JPH04323916A - 適応形平衡フィルタ - Google Patents
適応形平衡フィルタInfo
- Publication number
- JPH04323916A JPH04323916A JP3352084A JP35208491A JPH04323916A JP H04323916 A JPH04323916 A JP H04323916A JP 3352084 A JP3352084 A JP 3352084A JP 35208491 A JP35208491 A JP 35208491A JP H04323916 A JPH04323916 A JP H04323916A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- input
- adaptive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 42
- 238000012546 transfer Methods 0.000 claims abstract description 15
- 238000011156 evaluation Methods 0.000 claims description 13
- 239000006260 foam Substances 0.000 claims description 5
- 230000006978 adaptation Effects 0.000 claims description 4
- 230000001629 suppression Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H2021/007—Computation saving measures; Accelerating measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H2021/007—Computation saving measures; Accelerating measures
- H03H2021/0072—Measures relating to the coefficients
- H03H2021/0074—Reduction of the update frequency
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は適応形平衡フィルタに関
する。
する。
【０００２】
【従来の技術】ディジタル交換設備における重要な問題
は二重動作、すなわち存在する二線線路を介しての高い
データレートでの同時送信および受信である。その際の
問題点は、なかんずく送信および受信経路内の二線線路
の分岐におけるアナログ送信経路からアナログ受信経路
への漏話である。従来通常のアナログの終端回路技術の
代わりに特に８ｋｍの距離範囲を有する公衆回路網では
一般にディジタルエコー抑制と呼ばれる方法が有利であ
ることが認められている。その際に、エコー経路の伝達
機能による漏話が送信経路と受信経路との間のフィルタ
に相応して言及され得ることから出発される。エコー抑
制のためにはいま、エコー経路に対して逆の伝達機能を
有するいわゆる平衡フィルタが送信経路と受信経路との
間に接続される。
は二重動作、すなわち存在する二線線路を介しての高い
データレートでの同時送信および受信である。その際の
問題点は、なかんずく送信および受信経路内の二線線路
の分岐におけるアナログ送信経路からアナログ受信経路
への漏話である。従来通常のアナログの終端回路技術の
代わりに特に８ｋｍの距離範囲を有する公衆回路網では
一般にディジタルエコー抑制と呼ばれる方法が有利であ
ることが認められている。その際に、エコー経路の伝達
機能による漏話が送信経路と受信経路との間のフィルタ
に相応して言及され得ることから出発される。エコー抑
制のためにはいま、エコー経路に対して逆の伝達機能を
有するいわゆる平衡フィルタが送信経路と受信経路との
間に接続される。
【０００３】このような平衡フィルタはたとえばＳ．Ｊ
．Ｐｏｏｌｅ 、Ｇ．Ｓｕｒａｃｅ、Ｂ．Ｓｉｎｇｈ
、Ｎ．Ｄｙｅｒの「適応形平衡を含んでいるＣＭＯＳ加
入者線オーディオ処理回路」（Ａ ＣＭＯＳ Ｓｕｂｓ
ｃｒｉｂｅｒ Ｌｉｎｅ Ａｕｄｉｏ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｃｉｒｃｕｉｔｓ Ｉｎｃｌｕｄｉｎｇ Ａｄ
ａｐｔｉｖｅ Ｂａｌａｎｃｅ）、回路およびシステム
国際シンポジウム、ヘルシンキ、１９８８年６月７〜９
日、第１９３１〜１９３４頁（特に第４図）から公知で
ある。 この平衡フィルタは適応形フィルタとして構成されてい
る。すなわち平衡フィルタはエコー経路のさまざまなま
たは変化する伝達機能に適応する。逆伝達機能の設定の
ためには平衡フィルタの係数が、特定の規範に従って形
成された誤差信号が最小化されるように変更される。公
知の適応形平衡フィルタはなかんずく、誤差信号により
最適なフィルタ係数を求める適応フィルタ（バックグラ
ウンドフィルタ）と、固定のフィルタ係数を有するシャ
ドーフィルタ（フォアグラウンドフィルタ）とから成っ
ており、その際にシャドーフィルタのフィルタ係数は特
定の条件のもとに適応形フィルタのフィルタ係数に等し
くセットされる。その際に、フィルタ係数の転送のため
の条件は所与の長い監視時間にわたり適応形フィルタの
誤差がシャドーフィルタの誤差よりも小さいことである
。すなわち送信信号の誤差の際には適応はほとんど不可
能であり、また適応形フィルタの伝達機能は、従って、
大きい誤差を伴っている。従って、この状態ではシャド
ーフィルタの最後に設定された伝達特性が一定に保たれ
る。すなわちフィルタ係数は転送されない。
．Ｐｏｏｌｅ 、Ｇ．Ｓｕｒａｃｅ、Ｂ．Ｓｉｎｇｈ
、Ｎ．Ｄｙｅｒの「適応形平衡を含んでいるＣＭＯＳ加
入者線オーディオ処理回路」（Ａ ＣＭＯＳ Ｓｕｂｓ
ｃｒｉｂｅｒ Ｌｉｎｅ Ａｕｄｉｏ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｃｉｒｃｕｉｔｓ Ｉｎｃｌｕｄｉｎｇ Ａｄ
ａｐｔｉｖｅ Ｂａｌａｎｃｅ）、回路およびシステム
国際シンポジウム、ヘルシンキ、１９８８年６月７〜９
日、第１９３１〜１９３４頁（特に第４図）から公知で
ある。 この平衡フィルタは適応形フィルタとして構成されてい
る。すなわち平衡フィルタはエコー経路のさまざまなま
たは変化する伝達機能に適応する。逆伝達機能の設定の
ためには平衡フィルタの係数が、特定の規範に従って形
成された誤差信号が最小化されるように変更される。公
知の適応形平衡フィルタはなかんずく、誤差信号により
最適なフィルタ係数を求める適応フィルタ（バックグラ
ウンドフィルタ）と、固定のフィルタ係数を有するシャ
ドーフィルタ（フォアグラウンドフィルタ）とから成っ
ており、その際にシャドーフィルタのフィルタ係数は特
定の条件のもとに適応形フィルタのフィルタ係数に等し
くセットされる。その際に、フィルタ係数の転送のため
の条件は所与の長い監視時間にわたり適応形フィルタの
誤差がシャドーフィルタの誤差よりも小さいことである
。すなわち送信信号の誤差の際には適応はほとんど不可
能であり、また適応形フィルタの伝達機能は、従って、
大きい誤差を伴っている。従って、この状態ではシャド
ーフィルタの最後に設定された伝達特性が一定に保たれ
る。すなわちフィルタ係数は転送されない。
【０００４】しかしながら、たとえばモデムによるデー
タ伝送の場合のように狭帯域の信号を有する二重動作に
は問題がある。一方では適応形フィルタの適応は狭帯域
の信号の際には非常に困難であり、また大きい誤差と結
び付けられており、他方で連続的にシャドーフィルタに
よる適応形フィルタの誤差を有する係数の転送が行われ
る。なぜならば、シャドーフィルタは適応形フィルタに
くらべてより大きい誤差を有するからである。しかし適
応形フィルタ、従ってまたシャドーフィルタも強く誤差
を有するので、十分なエコー抑制は可能でなく、このこ
とはやはりデータ伝送の擾乱に通じ得る。
タ伝送の場合のように狭帯域の信号を有する二重動作に
は問題がある。一方では適応形フィルタの適応は狭帯域
の信号の際には非常に困難であり、また大きい誤差と結
び付けられており、他方で連続的にシャドーフィルタに
よる適応形フィルタの誤差を有する係数の転送が行われ
る。なぜならば、シャドーフィルタは適応形フィルタに
くらべてより大きい誤差を有するからである。しかし適
応形フィルタ、従ってまたシャドーフィルタも強く誤差
を有するので、十分なエコー抑制は可能でなく、このこ
とはやはりデータ伝送の擾乱に通じ得る。
【０００５】
【発明が解決しようとする課題】本発明の課題は、これ
らの欠点を有していない適応形平衡フィルタを提供する
ことである。
らの欠点を有していない適応形平衡フィルタを提供する
ことである。
【０００６】
【課題を解決するための手段】この課題は請求項１によ
る適応形平衡フィルタにより解決される。本発明思想の
実施態様は請求項２以下の対象である。
る適応形平衡フィルタにより解決される。本発明思想の
実施態様は請求項２以下の対象である。
【０００７】
【実施例】以下、単一の図面に示されている実施例によ
り本発明を一層詳細に説明する。
り本発明を一層詳細に説明する。
【０００８】本発明による適応形平衡フィルタは、図面
に示されているように、入力端に図示されていない受信
経路により伝送されたアナログ入力信号ＡＩを与えられ
ているアナログ‐ディジタル変換器ＡＤＣと、入力端に
ディジタル入力信号ＤＩを与えられており、また出力端
から図示されていない受信経路にアナログ出力信号ＡＯ
を与えるディジタル‐アナログ変換器ＤＡＣとを含んで
いる。アナログ‐ディジタル変換器ＡＤＣもディジタル
‐アナログ変換器ＤＡＣもエイリアス防止フィルタまた
はサンプリングレート上昇および低下のための装置のよ
うな信号処理のために必要なすべての装置を含んでいる
。送信経路と受信経路との間のエコー経路はその際に伝
達関数Ｈ（ｓ）により書かれ得る。
に示されているように、入力端に図示されていない受信
経路により伝送されたアナログ入力信号ＡＩを与えられ
ているアナログ‐ディジタル変換器ＡＤＣと、入力端に
ディジタル入力信号ＤＩを与えられており、また出力端
から図示されていない受信経路にアナログ出力信号ＡＯ
を与えるディジタル‐アナログ変換器ＤＡＣとを含んで
いる。アナログ‐ディジタル変換器ＡＤＣもディジタル
‐アナログ変換器ＤＡＣもエイリアス防止フィルタまた
はサンプリングレート上昇および低下のための装置のよ
うな信号処理のために必要なすべての装置を含んでいる
。送信経路と受信経路との間のエコー経路はその際に伝
達関数Ｈ（ｓ）により書かれ得る。
【０００９】アナログ‐ディジタル変換器ＡＤＣの出力
端には一方では減算器Ｓ１の非反転入力端が直接に、ま
た他方では減算器Ｓ２の非反転入力端がフォームフィル
タＦＯ１を介して接続されている。減算器Ｓ１の反転入
力端は伝達関数Ｈｓ（ｚ）を有するシャドーフィルタＦ
Ｆの出力端と、また減算器Ｓ２の反転入力端は伝達関数
Ｈａ（ｚ）を有する適応形フィルタＢＦの出力端と接続
されている。減算器Ｓ１の出力端からディジタル出力信
号ＤＯが与えられる。
端には一方では減算器Ｓ１の非反転入力端が直接に、ま
た他方では減算器Ｓ２の非反転入力端がフォームフィル
タＦＯ１を介して接続されている。減算器Ｓ１の反転入
力端は伝達関数Ｈｓ（ｚ）を有するシャドーフィルタＦ
Ｆの出力端と、また減算器Ｓ２の反転入力端は伝達関数
Ｈａ（ｚ）を有する適応形フィルタＢＦの出力端と接続
されている。減算器Ｓ１の出力端からディジタル出力信
号ＤＯが与えられる。
【００１０】ディジタル入力信号ＤＩはディジタル‐ア
ナログ変換器ＤＡＣのほかにシャドーフィルタＦＦ、適
応形フィルタＢＦおよびフィルタバンクＦＢの入力端に
も導かれている。その際にシャドーフィルタＦＦ、適応
形フィルタＢＦおよびフィルタバンクＦＢの入力端の間
にフィックスフィルタＦＸが、また適応形フィルタＢＦ
およびフィルタバンクＦＢの入力端の前に追加的にフォ
ームフィルタＦＯ１と同一に構成されている別のフォー
ムフィルタＦＯ２が接続されている。
ナログ変換器ＤＡＣのほかにシャドーフィルタＦＦ、適
応形フィルタＢＦおよびフィルタバンクＦＢの入力端に
も導かれている。その際にシャドーフィルタＦＦ、適応
形フィルタＢＦおよびフィルタバンクＦＢの入力端の間
にフィックスフィルタＦＸが、また適応形フィルタＢＦ
およびフィルタバンクＦＢの入力端の前に追加的にフォ
ームフィルタＦＯ１と同一に構成されている別のフォー
ムフィルタＦＯ２が接続されている。
【００１１】フィルタバンクＦＢはその入力端に与えら
れている信号、すなわちフィックスフィルタＦＸおよび
フォームフィルタＦＯ２を介して導かれたディジタル入
力信号ＤＩを３つの特定の周波数範囲に対応付けられて
いる部分信号に分割する。そのためにフィルタバンクＦ
Ｂは３つの帯域通過フィルタＢＰ１ないしＢＰ３を有す
る。フィルタバンクＦＢの出力端は帯域通過フィルタＢ
Ｐ１ないしＢＰ３の出力端と一致しており、またそれぞ
れ評価回路ＣＣの入力端と接続されている。評価回路Ｃ
Ｃの出力端から、フィルタバンクＦＢにより定められた
周波数範囲の各々のなかの特定の最小エネルギーの超過
の際に制御信号が与えられる。そのために評価回路ＣＣ
はたとえば、それぞれフィルタＦＢの相応の出力信号の
絶対値を形成する３つの絶対値装置ＡＶ１ないしＡＶ３
と、それぞれ絶対値装置ＡＶ１ないしＡＶ３の後に接続
されている３つの低域通過フィルタＬＰ１ないしＬＰ３
と、低域通過フィルタＬＰ１ないしＬＰ３の後に接続さ
れている３つのコンパレータＣ１ないしＣ３とから成っ
ている。これらのコンパレータはそれぞれ等しい参照値
または異なる参照値Ｒ１ないしＲ３を与えられており、
またアンドゲートＡＧと接続されている。このアンドゲ
ートはコンパレータＣ１ないしＣ３の出力のアンド演算
を行い、またその出力端から制御信号を与える。この制
御信号は適応形フィルタＢＦの係数出力端とシャドーフ
ィルタＦＦの係数入力端との間に接続されている転送装
置ＧＴの制御入力端に導かれており、その際に制御信号
の生起の際に適応形フィルタＢＦのフィルタ係数がシャ
ドーフィルタＦＦに転送される。
れている信号、すなわちフィックスフィルタＦＸおよび
フォームフィルタＦＯ２を介して導かれたディジタル入
力信号ＤＩを３つの特定の周波数範囲に対応付けられて
いる部分信号に分割する。そのためにフィルタバンクＦ
Ｂは３つの帯域通過フィルタＢＰ１ないしＢＰ３を有す
る。フィルタバンクＦＢの出力端は帯域通過フィルタＢ
Ｐ１ないしＢＰ３の出力端と一致しており、またそれぞ
れ評価回路ＣＣの入力端と接続されている。評価回路Ｃ
Ｃの出力端から、フィルタバンクＦＢにより定められた
周波数範囲の各々のなかの特定の最小エネルギーの超過
の際に制御信号が与えられる。そのために評価回路ＣＣ
はたとえば、それぞれフィルタＦＢの相応の出力信号の
絶対値を形成する３つの絶対値装置ＡＶ１ないしＡＶ３
と、それぞれ絶対値装置ＡＶ１ないしＡＶ３の後に接続
されている３つの低域通過フィルタＬＰ１ないしＬＰ３
と、低域通過フィルタＬＰ１ないしＬＰ３の後に接続さ
れている３つのコンパレータＣ１ないしＣ３とから成っ
ている。これらのコンパレータはそれぞれ等しい参照値
または異なる参照値Ｒ１ないしＲ３を与えられており、
またアンドゲートＡＧと接続されている。このアンドゲ
ートはコンパレータＣ１ないしＣ３の出力のアンド演算
を行い、またその出力端から制御信号を与える。この制
御信号は適応形フィルタＢＦの係数出力端とシャドーフ
ィルタＦＦの係数入力端との間に接続されている転送装
置ＧＴの制御入力端に導かれており、その際に制御信号
の生起の際に適応形フィルタＢＦのフィルタ係数がシャ
ドーフィルタＦＦに転送される。
【００１２】本発明による適応形平衡フィルタで重要な
ことは、ディジタル入力信号ＤＩのみが評価されること
、評価が少なくともディジタル入力信号ＤＩの３つの周
波数範囲内で行われること、また個々の周波数範囲内の
特定の最小エネルギーの生起の際に初めてシャドーフィ
ルタＦＦへの適応形フィルタＢＦの係数の転送が行われ
ることである。すなわちこの場合にのみシャドーフィル
タＦＦのデータが更新される。さもなければシャドーフ
ィルタＦＦの係数は、再び広帯域のディジタル信号が与
えられるまで、一定に保たれる。
ことは、ディジタル入力信号ＤＩのみが評価されること
、評価が少なくともディジタル入力信号ＤＩの３つの周
波数範囲内で行われること、また個々の周波数範囲内の
特定の最小エネルギーの生起の際に初めてシャドーフィ
ルタＦＦへの適応形フィルタＢＦの係数の転送が行われ
ることである。すなわちこの場合にのみシャドーフィル
タＦＦのデータが更新される。さもなければシャドーフ
ィルタＦＦの係数は、再び広帯域のディジタル信号が与
えられるまで、一定に保たれる。
【００１３】本発明の実施例では、加えて、フィックス
フィルタＦＸおよび両フォームフィルタＦＯ１およびＦ
Ｏ２が設けられている。その際にフィックスフィルタＦ
Ｘは一定の係数、すなわち適応形フィルタＢＦ、従って
またシャドーフィルタＦＦのすべての適応範囲内に生起
する、別個に実現される伝達関数Ｈａ（ｚ）またはＨｓ
（ｚ）の係数を実現し、従ってまた適応形フィルタＢＦ
およびシャドーフィルタＦＦに対する費用を減ずる。 フォームフィルタＦＯ２は、平均的な音声スペクトルが
白色雑音のスペクトルに近似するように、すなわち本質
的に高域通過特性を有するように設計されている。それ
により、フィルタバンクＦＢおよび評価回路ＣＣの個々
の周波数範囲に対応付けられている回路部分の一層均等
な駆動が与えられていることが達成される。フォームフ
ィルタＦＯ２と同一のフォームフィルタＦＯ１はアナロ
グ入力信号ＡＩの成分と適応形フィルタＢＦを介して導
かれるディジタル入力信号ＤＩの成分との一致評価を減
算器Ｓ２の出力端から与えられる誤差信号において達成
する役割をする。
フィルタＦＸおよび両フォームフィルタＦＯ１およびＦ
Ｏ２が設けられている。その際にフィックスフィルタＦ
Ｘは一定の係数、すなわち適応形フィルタＢＦ、従って
またシャドーフィルタＦＦのすべての適応範囲内に生起
する、別個に実現される伝達関数Ｈａ（ｚ）またはＨｓ
（ｚ）の係数を実現し、従ってまた適応形フィルタＢＦ
およびシャドーフィルタＦＦに対する費用を減ずる。 フォームフィルタＦＯ２は、平均的な音声スペクトルが
白色雑音のスペクトルに近似するように、すなわち本質
的に高域通過特性を有するように設計されている。それ
により、フィルタバンクＦＢおよび評価回路ＣＣの個々
の周波数範囲に対応付けられている回路部分の一層均等
な駆動が与えられていることが達成される。フォームフ
ィルタＦＯ２と同一のフォームフィルタＦＯ１はアナロ
グ入力信号ＡＩの成分と適応形フィルタＢＦを介して導
かれるディジタル入力信号ＤＩの成分との一致評価を減
算器Ｓ２の出力端から与えられる誤差信号において達成
する役割をする。
【００１４】個々の周波数範囲へのディジタル信号ＤＩ
の分割は、たとえば再帰的および非再帰的構造を有する
任意のディジタルフィルタ、特にウェーブディジタルフ
ィルタとして構成されている複数個の帯域通過フィルタ
から成るフィルタバンクＦＢにより行われる。評価回路
ＣＣによる個々の周波数範囲内の信号エネルギーの評価
はなかんずく、低域通過フィルタリングによる絶対値形
成および所与の参照値との比較により実行される。等し
い仕方で絶対値形成の代わりにたとえば二乗も可能であ
る。参照値はその際に、低域通過フィルタの時定数によ
り決定される監視時間中にエネルギーが適応形フィルタ
ＢＦの正確な適応のために十分であったときにのみシャ
ドーフィルタＦＦによる係数の転送が行われるように設
定される。参照値はその際に異なっていても同一であっ
てもよく、さらに一定に保たれてもよいし、たとえば外
部プログラミングにより変更可能であってもよい。フィ
ルタバンクＦＢおよび評価回路ＣＣの精度は周波数範囲
の数の増大により一層高められ得るが、３つの周波数範
囲、すなわち低い周波数範囲、中間の周波数範囲および
高い周波数範囲への分割は特に電話分野での大抵の応用
に対して完全に十分である。こうして本発明による適応
形フィルタは狭帯域信号を有する動作に対しても二重動
作、ここでは特に狭帯域信号を有する二重動作に対して
も特に適している。
の分割は、たとえば再帰的および非再帰的構造を有する
任意のディジタルフィルタ、特にウェーブディジタルフ
ィルタとして構成されている複数個の帯域通過フィルタ
から成るフィルタバンクＦＢにより行われる。評価回路
ＣＣによる個々の周波数範囲内の信号エネルギーの評価
はなかんずく、低域通過フィルタリングによる絶対値形
成および所与の参照値との比較により実行される。等し
い仕方で絶対値形成の代わりにたとえば二乗も可能であ
る。参照値はその際に、低域通過フィルタの時定数によ
り決定される監視時間中にエネルギーが適応形フィルタ
ＢＦの正確な適応のために十分であったときにのみシャ
ドーフィルタＦＦによる係数の転送が行われるように設
定される。参照値はその際に異なっていても同一であっ
てもよく、さらに一定に保たれてもよいし、たとえば外
部プログラミングにより変更可能であってもよい。フィ
ルタバンクＦＢおよび評価回路ＣＣの精度は周波数範囲
の数の増大により一層高められ得るが、３つの周波数範
囲、すなわち低い周波数範囲、中間の周波数範囲および
高い周波数範囲への分割は特に電話分野での大抵の応用
に対して完全に十分である。こうして本発明による適応
形フィルタは狭帯域信号を有する動作に対しても二重動
作、ここでは特に狭帯域信号を有する二重動作に対して
も特に適している。
【００１５】最後に言及すべきこととして、もちろんデ
ィジタル入力信号ＤＩとして白色雑音に相応する検査信
号を供給する際には両フォームフィルタＦＯ１およびＦ
Ｏ２は橋絡されるべきである。
ィジタル入力信号ＤＩとして白色雑音に相応する検査信
号を供給する際には両フォームフィルタＦＯ１およびＦ
Ｏ２は橋絡されるべきである。
【図１】本発明の実施例を示す図。
ＡＤＣ アナログ‐ディジタル変換器ＡＯ
アナログ出力信号 ＡＶ１〜ＡＶ３ 絶対器装置 ＢＦ 適応形フィルタ Ｃ１〜Ｃ３ コンパレータ ＣＣ 評価回路 ＤＡＣ ディジタル‐アナログ変換器ＤＩ
ディジタル入力信号 ＤＯ ディジタル出力信号 ＦＢ フィルタバンク ＦＦ シャドーフィルタ ＦＯ１、ＦＯ２ フォームフィルタＦＸ
フィックスフィルタ ＧＴ 転送装置 ＬＰ１〜ＬＰ３ 低域通過フィルタＲ１〜Ｒ３
参照値 Ｓ１、Ｓ２ 減算器
アナログ出力信号 ＡＶ１〜ＡＶ３ 絶対器装置 ＢＦ 適応形フィルタ Ｃ１〜Ｃ３ コンパレータ ＣＣ 評価回路 ＤＡＣ ディジタル‐アナログ変換器ＤＩ
ディジタル入力信号 ＤＯ ディジタル出力信号 ＦＢ フィルタバンク ＦＦ シャドーフィルタ ＦＯ１、ＦＯ２ フォームフィルタＦＸ
フィックスフィルタ ＧＴ 転送装置 ＬＰ１〜ＬＰ３ 低域通過フィルタＲ１〜Ｒ３
参照値 Ｓ１、Ｓ２ 減算器
Claims (4)
- 【請求項１】 適応形平衡フィルタにおいて、入力端
にディジタル入力信号（ＤＩ）を与えられており、また
出力端にアナログ出力信号（ＡＯ）を与えるディジタル
‐アナログ変換器（ＤＡＣ）と、入力端にディジタル入
力信号（ＤＩ）を与えられており、またそれぞれ周波数
範囲に対応付けられている２つよりも多い出力端を有す
るフィルタバンク（ＦＢ）と、入力端でそれぞれフィル
タバンク（ＦＢ）の出力端と接続されており、また出力
端に各周波数範囲内で特定の最小エネルギーの超過の際
に制御信号を与える評価回路（ＣＣ）と、信号出力端と
、フィルタ係数を出力するための係数出力端と、誤差信
号入力端と、ディジタル入力信号（ＤＩ）を与えられて
いる信号入力端とを有する適応形フィルタ（ＢＦ）と、
信号入力端にディジタル入力信号（ＤＩ）を与えられて
おり、また信号出力端とフィルタ係数をロードするため
の係数入力端とを有するシャドーフィルタ（ＦＦ）と、
入力端にアナログ入力信号（ＡＩ）を与えられているア
ナログ‐ディジタル変換器（ＡＤＣ）と、非反転入力端
でアナログ‐ディジタル変換器（ＡＤＣ）の出力端と、
また反転入力端でシャドーフィルタ（ＦＦ）の信号出力
端と接続されており、また出力端にディジタル出力信号
（ＤＯ）を与える第１の減算器（Ｓ１）と、非反転入力
端でアナログ‐ディジタル変換器（ＡＤＣ）の出力端と
、また反転入力端で適応形フィルタ（ＢＦ）の信号出力
端と、また出力端で適応形フィルタ（ＢＦ）の誤差信号
入力端と接続されている第２の減算器（Ｓ２）と、適応
形フィルタ（ＢＦ）の係数出力端とシャドーフィルタ（
ＦＦ）の係数入力端との間に接続されており、また制御
入力端で評価回路（ＣＣ）の出力端と接続されており、
制御入力端における相応の制御信号の生起の際に適応形
フィルタ（ＢＦ）のフィルタ係数をシャドーフィルタ（
ＦＦ）に転送する転送装置（ＧＴ）とを含んでいること
を特徴とする適応形平衡フィルタ。 - 【請求項２】 シャドーフィルタ（ＦＦ）、適応形フ
ィルタ（ＢＦ）およびフィルタバンク（ＦＢ）の前に接
続されているフィックスフィルタ（ＦＸ）を含んでいる
ことを特徴とする請求項１記載の適応形平衡フィルタ。 - 【請求項３】 第２の減算器（Ｓ２）の非反転入力端
の前に接続されている第１のフォームフィルタ（ＦＯ１
）と、第１のフォームフィルタと同一の伝達特性を有し
、またフィルタバンク（ＦＢ）ならびに適応形フィルタ
（ＢＦ）の前に接続されている第２のフォームフィルタ
（ＦＯ２）とを含んでいることを特徴とする請求項１ま
たは２記載の適応形平衡フィルタ。 - 【請求項４】 評価回路（ＣＣ）が、それぞれ入力端
に対応付けられている絶対値装置（ＡＶ１、ＡＶ２、Ａ
Ｖ３）と、その後に接続されているそれぞれの低域通過
フィルタ（ＬＰ１、ＬＰ２、ＬＰ３）と、その後に接続
されているそれぞれ参照値（Ｒ１、Ｒ２、Ｒ３）との比
較のためのコンパレータ（Ｃ１、Ｃ２、Ｃ３）と、コン
パレータ（Ｃ１、Ｃ２、Ｃ３）の出力をアンド演算し、
出力端に制御信号を与えるアンドゲート（ＡＧ）とを含
んでいることを特徴とする請求項１ないし３の１つに記
載の適応形平衡フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90124441A EP0491063B1 (de) | 1990-12-17 | 1990-12-17 | Adaptives Balancefilter |
| AT90124441.8 | 1990-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323916A true JPH04323916A (ja) | 1992-11-13 |
| JP3224835B2 JP3224835B2 (ja) | 2001-11-05 |
Family
ID=8204852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35208491A Expired - Lifetime JP3224835B2 (ja) | 1990-12-17 | 1991-12-13 | 適応形平衡フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5233550A (ja) |
| EP (1) | EP0491063B1 (ja) |
| JP (1) | JP3224835B2 (ja) |
| DE (1) | DE59009303D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19506324C1 (de) * | 1995-02-23 | 1995-10-12 | Siemens Ag | Adaptives Balancefilter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2126851B (en) * | 1979-08-17 | 1984-08-15 | Daniel Graupe | Adaptive filter |
| US4491701A (en) * | 1981-03-05 | 1985-01-01 | At&T Bell Laboratories | Adaptive filter including a far end energy discriminator |
| DE58907787D1 (de) * | 1989-06-16 | 1994-07-07 | Siemens Ag | Verfahren und Anordnung zur Verbesserung des Dynamikbereichs eines adaptiven rekursiven Netzwerks zur Verarbeitung zeitdiskreter Signale. |
-
1990
- 1990-12-17 EP EP90124441A patent/EP0491063B1/de not_active Expired - Lifetime
- 1990-12-17 DE DE59009303T patent/DE59009303D1/de not_active Expired - Lifetime
-
1991
- 1991-12-13 JP JP35208491A patent/JP3224835B2/ja not_active Expired - Lifetime
- 1991-12-13 US US07/807,167 patent/US5233550A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0491063B1 (de) | 1995-06-21 |
| US5233550A (en) | 1993-08-03 |
| DE59009303D1 (de) | 1995-07-27 |
| EP0491063A1 (de) | 1992-06-24 |
| JP3224835B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2219360C (en) | Single-chip software configurable transceiver for asymmetric communication system | |
| JPS6171728A (ja) | デイジタル・エコー・キヤンセラー | |
| CA1226346A (en) | Methods of and circuit arrangements for compensating cross-talk and/or echo signals | |
| US7729429B1 (en) | Active replica transformer hybrid | |
| EP0773643A3 (en) | An interference reduction scheme and method | |
| JPS59225626A (ja) | デ−タ伝送装置用エコ−キヤンセラ装置 | |
| US6173021B1 (en) | Method and apparatus for reducing interference in a twisted wire pair transmission system | |
| US7151828B2 (en) | Circuit arrangement for the analogue suppression of echoes | |
| AU1425100A (en) | Arrangement and method for interference cancelling | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| IL159851A (en) | Device for improving the transmission characteristics of electrical information lines and an information transmission system | |
| US7298711B1 (en) | Echo cancellation in a communication device | |
| JP2928801B2 (ja) | エコー相殺方法および加入者ラインオーディオ処理回路 | |
| JPH04323916A (ja) | 適応形平衡フィルタ | |
| EP0929160A2 (en) | Apparatus and method for reducing local interference in subscriber loop communication system | |
| US11616531B2 (en) | Echo cancelling system and echo cancelling method | |
| US5341417A (en) | Integrated PCM-CODEC circuit with telemetering noise elimination | |
| KR100475771B1 (ko) | 2선 풀 듀플렉스 채널 송신 방법에서의 에코 보상 장치 및방법 | |
| US20030086382A1 (en) | Coefficient domain history storage of voice processing systems | |
| CA2579723C (en) | Telephone line interface, side-tone attenuation circuit and method | |
| JPS6112130A (ja) | Ｐｃｍ符号復号器 | |
| CN101567710A (zh) | 可消除回音及串音的接收装置及其相关接收方法 | |
| JP3419130B2 (ja) | エコーキャンセラ装置 | |
| US11716116B2 (en) | Analog echo cancelation method | |
| KR20040032781A (ko) | 브리지 회로 및 통신 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010719 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 11 |