JPH04320351A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04320351A
JPH04320351A JP3088306A JP8830691A JPH04320351A JP H04320351 A JPH04320351 A JP H04320351A JP 3088306 A JP3088306 A JP 3088306A JP 8830691 A JP8830691 A JP 8830691A JP H04320351 A JPH04320351 A JP H04320351A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrode
semiconductor device
semiconductor
conductor lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3088306A
Other languages
Japanese (ja)
Inventor
Yoshimasa Adachi
足立 佳正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP3088306A priority Critical patent/JPH04320351A/en
Publication of JPH04320351A publication Critical patent/JPH04320351A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PURPOSE:To provide manufacturing method for semiconductor device in which cost can be reduced and which can deal with high density packaging. CONSTITUTION:A copper conductor lead 15 is formed through electrolytic plating on a film carrier 14. Gold electrode protrusions 16 are then formed at positions on the conductor lead 15 corresponding to the electrode terminals 12 of a semiconductor element 11 to be mounted on the conductor lead 15. A hole part 18 is made through etching in the film carrier 14. Electrolytic gold plating 17 is then applied onto the surfaces of the conductor lead 15 and the electrode protrusions 16 in order to prevent corrosion of copper. The electrode protrusions are then positioned with respect to the electrode terminal 12 of the semiconductor element 11 through the electrolytic gold plating 17 and thermally bonded under pressure and then a thin protective coat 19 is applied onto the surface of the semiconductor element 11 thus completing a package.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】〔発明の目的〕[Object of the invention]

【0002】0002

【産業上の利用分野】本発明は、半導体素子をフィルム
キャリアなどの絶縁フィルムに接合する半導体装置の製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element is bonded to an insulating film such as a film carrier.

【0003】0003

【従来の技術】近年、ICまたはLSI等の半導体素子
は、液晶ディスプレイあるいはELディスプレイ等の分
野で多量に用いられている。そして、これらのディスプ
レイは、小型でコンパクトなものが望まれている。
2. Description of the Related Art In recent years, semiconductor devices such as ICs and LSIs have been widely used in fields such as liquid crystal displays and EL displays. These displays are desired to be small and compact.

【0004】したがって、半導体素子においても小形化
に対応するため、パッケージの小形化、薄形化が要求さ
れてきている。そして、この小形化、薄形化に対応して
、半導体素子を製造するに際しては、拡散工程、電極配
線工程の終了したシリコンウエハを半導体素子単位のチ
ップに切断し、チップの周辺に設けられたアルミ電極端
子から外部端子へ電極リードを取り出して取扱いやすく
し、さらに、機械的保護のためにパッケージングする。
[0004] Therefore, in order to cope with the miniaturization of semiconductor devices, there has been a demand for smaller and thinner packages. In response to this miniaturization and thinning, when manufacturing semiconductor devices, the silicon wafer that has undergone the diffusion process and electrode wiring process is cut into chips for each semiconductor element, and The electrode lead is taken out from the aluminum electrode terminal to the external terminal to make it easier to handle, and it is further packaged for mechanical protection.

【0005】これらの半導体素子の実装方法には、通常
、ワイヤボンディング、フリップチップまたはフィルム
キャリア等があり、とくに、フィルムキャリア方式は、
ディバイスの小形化、薄形化あるいは高密度化のために
有望である。
[0005] The mounting methods for these semiconductor elements usually include wire bonding, flip chip, film carrier, etc. In particular, the film carrier method is
It is promising for making devices smaller, thinner, or more dense.

【0006】ここで、従来の半導体装置を、図8を参照
して説明する。
A conventional semiconductor device will now be described with reference to FIG.

【0007】図8に示すように、半導体素子1上に設け
られた電極端子2には、金属突起3が設けられている。 また、一定幅のポリイミドからなるフィルムキャリア4
には、電解金メッキ5がほどこされた金属リード端子6
が取り付けられている。そして、金属突起3に金属リー
ド端子6を接続するに際しては、電極端子スイッチの数
にかかわらず、一括接続するので、接続箇所の信頼度は
高くなる。また、半導体素子1の電極端子2に設けられ
る金属突起3およびリード端子6の破壊強度が40g以
上もあるため、半導体素子1の接続を金属突起3および
リード端子6のみで行なえる。
As shown in FIG. 8, an electrode terminal 2 provided on a semiconductor element 1 is provided with a metal protrusion 3. As shown in FIG. In addition, a film carrier 4 made of polyimide with a certain width is used.
has a metal lead terminal 6 coated with electrolytic gold plating 5.
is installed. When connecting the metal lead terminals 6 to the metal protrusions 3, the reliability of the connection points is increased because the connections are made all at once regardless of the number of electrode terminal switches. Furthermore, since the metal protrusions 3 and lead terminals 6 provided on the electrode terminals 2 of the semiconductor element 1 have a breaking strength of 40 g or more, the semiconductor element 1 can be connected only with the metal protrusions 3 and the lead terminals 6.

【0008】さらに、半導体素子1およびリード端子6
上に保護コート7をするのみで、機器への実装が可能と
なり、小型化、薄形化したパッケージングとして利用で
きる。
Furthermore, the semiconductor element 1 and lead terminals 6
By simply applying a protective coat 7 on top, it can be mounted on equipment and can be used as smaller, thinner packaging.

【0009】上述のように、フィルムキャリア方式は、
小型化、薄形化が図れ、信頼性が高いパッケージングと
することができ、長尺のテープ状態で取り扱うことがで
きるので、半導体素子の実装方法として操作性が非常に
よい。
As mentioned above, the film carrier method is
Since it can be made smaller and thinner, has highly reliable packaging, and can be handled in the form of a long tape, it is very easy to operate as a method for mounting semiconductor elements.

【0010】0010

【発明が解決しようとする課題】しかしながら、このフ
ィルムキャリア方式の場合、半導体素子の電極端子上の
金属突起の形成に問題を有している。
However, this film carrier method has a problem in the formation of metal protrusions on the electrode terminals of the semiconductor element.

【0011】すなわち、金属突起は半導体素子の電極端
子上に、バリヤメタルとよばれる多層金属層を設け、こ
の多層金属層上に電解メッキ法により金属突起を設けて
いる。
That is, a multilayer metal layer called a barrier metal is provided on the electrode terminal of a semiconductor element, and the metal protrusion is provided on this multilayer metal layer by electrolytic plating.

【0012】そして、この多層金属層を形成するために
、蒸着工程、フォトリソ工程、メッキ工程等の複雑な工
程は、半導体素子の歩留まりを低下させるばかりか、著
しくコストを上昇させるものである。
[0012] Complicated processes such as vapor deposition, photolithography, and plating to form this multilayer metal layer not only reduce the yield of semiconductor devices but also significantly increase costs.

【0013】さらに、液晶ディスプレイの駆動用半導体
素子等においては、ディスプレイの高精細化、装置の小
形化で、半導体素子の高密度化が進み、従来の半導体素
子の電極端子上への金属突起の形成方法では、金属突起
の大きさに限界があり、また、フィルムキャリアの製作
においても、導体リードをエッチングにより形成するた
め、半導体素子の電極端子配置の高密度化に対応できな
い問題を有している。
Furthermore, with regard to semiconductor elements for driving liquid crystal displays, the density of semiconductor elements is increasing due to the higher definition of displays and the miniaturization of devices, and the metal protrusions on the electrode terminals of conventional semiconductor elements are increasing. With this method, there is a limit to the size of the metal protrusions, and in the production of film carriers, the conductor leads are formed by etching, which poses the problem of not being able to accommodate the high density of electrode terminal arrangements on semiconductor devices. There is.

【0014】本発明は、上記問題点に鑑みなされたもの
で、コストの低下を図るとともに高密度化に対応できる
半導体装置の製造方法を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a method for manufacturing a semiconductor device that can reduce costs and accommodate higher density.

【0015】〔発明の構成〕[Configuration of the invention]

【0016】[0016]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁フィルム上に電解メッキ法により導体リ
ードを形成し、前記導体リード上に接続される半導体素
子の電極端子に対応する位置に金属突起を形成し、この
金属突起を前記半導体素子の電極端子に接続するもので
ある。
[Means for Solving the Problems] A method for manufacturing a semiconductor device of the present invention includes forming conductive leads on an insulating film by electrolytic plating, and forming conductive leads at positions corresponding to electrode terminals of a semiconductor element connected to the conductive leads. A metal protrusion is formed on the semiconductor element, and the metal protrusion is connected to the electrode terminal of the semiconductor element.

【0017】[0017]

【作用】本発明は、絶縁フィルム上に形成された導体リ
ード上の半導体素子の電極端子に対応する位置に、電解
メッキ法により金属突起を形成するため、従来のように
半導体素子上に直接金属突起を形成する必要がないので
、半導体素子の製造歩留まりが向上するとともに、一般
的な半導体素子を用いることができるので、コストの低
下を図ることができる。また、半導体素子の電極端子配
置の高密度化に対しても半導体素子の電極端子上への金
属突起の大きさに制限されず、また、フィルムキャリア
の製作においても、導体リードを電解メッキ法により形
成するため、容易に対応できる。
[Operation] The present invention uses electrolytic plating to form metal protrusions at positions corresponding to the electrode terminals of the semiconductor element on the conductor leads formed on the insulating film. Since there is no need to form protrusions, the manufacturing yield of semiconductor devices is improved, and since general semiconductor devices can be used, costs can be reduced. Furthermore, in order to increase the density of the electrode terminal arrangement of semiconductor devices, the size of metal protrusions on the electrode terminals of semiconductor devices is not limited. Because it is formed, it can be easily accommodated.

【0018】[0018]

【実施例】以下、本発明の半導体装置の製造方法の一実
施例を図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

【0019】図1において、11は実装される半導体素
子で、この半導体素子11の表面には、電極端子12が
設けられ、半導体素子11の表面および電極端子12の
一部にかかってたとえば窒化シリコン(SiN)からな
る保護用のパッシベーション膜13が形成されている。
In FIG. 1, reference numeral 11 denotes a semiconductor element to be mounted, and an electrode terminal 12 is provided on the surface of this semiconductor element 11. A protective passivation film 13 made of (SiN) is formed.

【0020】また、14は長尺上の絶縁フィルムである
ポリイミド等のフィルムキャリアで、このフィルムキャ
リア14には、たとえば銅(Cu)製の導体リード15
が、電解メッキ法により形成され、この導体リード15
には、電極端子12の位置に対応して、金(Au)製の
金属突起16が同様に、電解メッキされて形成されてい
る。さらに、導体リード15および金属突起16には、
電解金メッキ17が形成されている。
Further, 14 is a film carrier made of polyimide or the like which is a long insulating film, and this film carrier 14 has conductor leads 15 made of copper (Cu), for example.
is formed by electrolytic plating, and this conductor lead 15
Similarly, metal protrusions 16 made of gold (Au) are formed by electrolytic plating in correspondence to the positions of the electrode terminals 12 . Furthermore, the conductor lead 15 and the metal protrusion 16 include
Electrolytic gold plating 17 is formed.

【0021】そして、電解金メッキ17を介した金属突
起16は、導体リード15に電気的に接続されている。 さらに、フィルムキャリア14には、孔部18が形成さ
れこの孔部18近傍には、保護コート19が設けられて
いる。そうして、パッケージとして、半導体装置になっ
ている。
The metal protrusion 16 is electrically connected to the conductor lead 15 via the electrolytic gold plating 17. Furthermore, a hole 18 is formed in the film carrier 14, and a protective coat 19 is provided near the hole 18. Then, as a package, it becomes a semiconductor device.

【0022】次に、図2ないし図7を参照して上記半導
体装置の製造方法について説明する。
Next, a method for manufacturing the above semiconductor device will be explained with reference to FIGS. 2 to 7.

【0023】まず、図2に示すように、フィルムキャリ
ア14上に第1のメッキレジストを塗布し、導体リード
15形成用の図示しないマスクを使い、露光、現像を行
ない、第1のメッキレジストパターン21を形成する。
First, as shown in FIG. 2, a first plating resist is applied onto the film carrier 14, and exposed and developed using a mask (not shown) for forming the conductor leads 15, thereby forming a first plating resist pattern. Form 21.

【0024】次に、図3に示すように、電解メッキ法に
より、フィルムキャリア14上に銅の導体リード15を
形成する。
Next, as shown in FIG. 3, copper conductor leads 15 are formed on the film carrier 14 by electrolytic plating.

【0025】そして、図4に示すように、導体リード1
5および第1のメッキレジストパターン21上に、導体
リード15上の実装される半導体素子11の電極端子1
2の位置に対応して金属突起16を形成する空間22を
有する第2のメッキレジストパターン23を形成する。
Then, as shown in FIG. 4, the conductor lead 1
5 and the first plating resist pattern 21, the electrode terminal 1 of the semiconductor element 11 to be mounted on the conductor lead 15 is
A second plating resist pattern 23 having a space 22 in which a metal protrusion 16 is formed is formed corresponding to the position No. 2.

【0026】そうして、図5に示すように、第2のメッ
キレジストパターン23の空間22に、導電リード15
と電気的に接続するように、電解メッキにより金の電極
突部16を形成する。
Then, as shown in FIG. 5, a conductive lead 15 is placed in the space 22 of the second plating resist pattern 23.
A gold electrode protrusion 16 is formed by electrolytic plating so as to be electrically connected to the gold electrode protrusion 16.

【0027】この後、図6に示すように、フィルムキャ
リア14に孔部18および図示しない位置決め孔等をエ
ッチングにより形成するとともに、第1のメッキレジス
トパターン21および第2のメッキレジストパターン2
3を取り除く。
Thereafter, as shown in FIG. 6, holes 18 and positioning holes (not shown) are formed in the film carrier 14 by etching, and the first plating resist pattern 21 and the second plating resist pattern 2 are formed in the film carrier 14 by etching.
Remove 3.

【0028】さらに、図7に示すように、導体リード1
5および電極突部16の表面に銅の腐食等を防止する電
解金メッキ17をほどこす。
Furthermore, as shown in FIG.
Electrolytic gold plating 17 is applied to the surfaces of 5 and electrode protrusions 16 to prevent copper corrosion and the like.

【0029】そうして、電解金メッキ17を介して、導
体リード上に形成された電極突部を、半導体素子11の
電極端子12に位置決め、加熱加圧により接合し、図1
に示すように、半導体素子11上の表面に、薄い保護コ
ート19を行ないパッケージとして完成する。
Then, the electrode protrusions formed on the conductor leads are positioned on the electrode terminals 12 of the semiconductor element 11 through the electrolytic gold plating 17 and bonded by heating and pressurizing, as shown in FIG.
As shown in FIG. 2, a thin protective coat 19 is applied to the surface of the semiconductor element 11 to complete the package.

【0030】[0030]

【発明の効果】本発明の半導体装置の製造方法によれば
、絶縁フィルム上に形成された導体リード上の半導体素
子の電極端子に対応する位置に、電解メッキ法により金
属突起を形成するため、従来のように半導体素子上に直
接金属突起を形成する必要がないので、半導体素子の製
造歩留まりが向上することができるとともに、一般的な
半導体素子を用いることができるので、コストの低下を
図ることができる。また、半導体素子の電極端子配置の
高密度化に対しても半導体素子の電極端子上への金属突
起の大きさに制限されず、フィルムキャリアの製作にお
いても、導体リードを電解メッキ法により形成するため
、容易に対応することができる。
According to the method of manufacturing a semiconductor device of the present invention, metal protrusions are formed by electrolytic plating at positions corresponding to electrode terminals of a semiconductor element on conductor leads formed on an insulating film. Since there is no need to form metal protrusions directly on semiconductor elements as in the past, the manufacturing yield of semiconductor elements can be improved, and since general semiconductor elements can be used, costs can be reduced. Can be done. Furthermore, in order to increase the density of the electrode terminal arrangement of semiconductor elements, the size of metal protrusions on the electrode terminals of semiconductor elements is not limited, and even in the production of film carriers, conductor leads can be formed by electrolytic plating. Therefore, it can be easily handled.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の半導体装置の一実施例を示す断面図で
ある。
FIG. 1 is a sectional view showing an embodiment of a semiconductor device of the present invention.

【図2】同上半導体装置の製造の一工程を示す断面図で
ある。
FIG. 2 is a cross-sectional view showing one step in manufacturing the semiconductor device.

【図3】同上半導体装置の製造の図2の次の工程を示す
断面図である。
FIG. 3 is a cross-sectional view showing the next step in FIG. 2 in manufacturing the semiconductor device.

【図4】同上半導体装置の製造の図3の次の工程を示す
断面図である。
FIG. 4 is a cross-sectional view showing the next step in FIG. 3 in manufacturing the semiconductor device.

【図5】同上半導体装置の製造の図4の次の工程を示す
断面図である。
FIG. 5 is a cross-sectional view showing the next step in FIG. 4 in manufacturing the semiconductor device.

【図6】同上半導体装置の製造の図5の次の工程を示す
断面図である。
FIG. 6 is a cross-sectional view showing the next step in FIG. 5 in manufacturing the semiconductor device.

【図7】同上半導体装置の製造の図6の次の工程を示す
断面図である。
FIG. 7 is a cross-sectional view showing the next step in FIG. 6 in manufacturing the semiconductor device.

【図8】従来例の半導体装置を示す断面図である。FIG. 8 is a cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

11    半導体素子 12    電極端子 14    絶縁フィルムとしてのフィルムキャリア1
5    導体リード 16    金属突起
11 Semiconductor element 12 Electrode terminal 14 Film carrier 1 as an insulating film
5 Conductor lead 16 Metal protrusion

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  絶縁フィルム上に電解メッキ法により
導体リードを形成し、前記導体リード上に接続される半
導体素子の電極端子に対応する位置に金属突起を形成し
、この金属突起を前記半導体素子の電極端子に接続する
ことを特徴とする半導体装置の製造方法。
1. A conductor lead is formed on an insulating film by electrolytic plating, a metal protrusion is formed on the conductor lead at a position corresponding to an electrode terminal of a semiconductor element to be connected, and the metal protrusion is connected to the semiconductor element. 1. A method of manufacturing a semiconductor device, the method comprising connecting to an electrode terminal of a semiconductor device.
JP3088306A 1991-04-19 1991-04-19 Manufacture of semiconductor device Pending JPH04320351A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3088306A JPH04320351A (en) 1991-04-19 1991-04-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3088306A JPH04320351A (en) 1991-04-19 1991-04-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04320351A true JPH04320351A (en) 1992-11-11

Family

ID=13939252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3088306A Pending JPH04320351A (en) 1991-04-19 1991-04-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04320351A (en)

Similar Documents

Publication Publication Date Title
US4784972A (en) Method of joining beam leads with projections to device electrodes
US7312521B2 (en) Semiconductor device with holding member
KR100658543B1 (en) Semiconductor device and manufacturing method thereof
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US6492200B1 (en) Semiconductor chip package and fabrication method thereof
US7531381B2 (en) Manufacturing method of a quad flat no-lead package structure
KR100659625B1 (en) Semiconductor device and method for manufacturing the same
KR20020044590A (en) Metal redistribution layer having solderable pads and wire bondable pads
JPH02133943A (en) High integrated circuit and manufacture thereof
EP0593666A4 (en) Fabricating electronic circuitry unit containing stacked ic layers having lead rerouting
US20030122237A1 (en) Semiconductor device
EP1440470B1 (en) Method of wire bonding a microelectronic die
US20070013064A1 (en) Semiconductor device and electronic apparatus
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
US20040089946A1 (en) Chip size semiconductor package structure
US6486000B2 (en) Semiconductor package and fabricating method thereof
JPH03293740A (en) Connecting method for semiconductor device
US11810843B2 (en) Integrated capacitor with extended head bump bond pillar
JPH04320351A (en) Manufacture of semiconductor device
US5512780A (en) Inorganic chip-to-package interconnection circuit
JP3351878B2 (en) Semiconductor device and method of manufacturing the same
KR100608331B1 (en) Multi chip package
JPH10340923A (en) Method for connecting semiconductor device
KR20030016914A (en) Structure Of Solder Bump In Semiconductor Device And Method Of Forming The Same