JPH04315263A - マスクパターン折り曲げ方法および装置 - Google Patents
マスクパターン折り曲げ方法および装置Info
- Publication number
- JPH04315263A JPH04315263A JP3082104A JP8210491A JPH04315263A JP H04315263 A JPH04315263 A JP H04315263A JP 3082104 A JP3082104 A JP 3082104A JP 8210491 A JP8210491 A JP 8210491A JP H04315263 A JPH04315263 A JP H04315263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- folding
- mask pattern
- pattern
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000005452 bending Methods 0.000 title claims abstract description 29
- 238000013461 design Methods 0.000 claims abstract description 25
- 238000003780 insertion Methods 0.000 claims description 13
- 230000037431 insertion Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- RKWPMPQERYDCTB-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(4-nitrophenyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C(NC(=O)OCC)=CC=2NC(C=3C=CC(=CC=3)[N+]([O-])=O)=NC=2C=1N(CC=1C=CC=CC=1)CCC1=CC=CC=C1 RKWPMPQERYDCTB-UHFFFAOYSA-N 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 238000005056 compaction Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PVCRZXZVBSCCHH-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(4-phenoxyphenyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C(NC(=O)OCC)=CC=2NC(C=3C=CC(OC=4C=CC=CC=4)=CC=3)=NC=2C=1N(CC=1C=CC=CC=1)CCC1=CC=CC=C1 PVCRZXZVBSCCHH-UHFFFAOYSA-N 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
開発におけるセルレイアウト設計支援技術に関し、特に
プロセスの変更に伴うデザインルールの違いに対応させ
てパターン形状のコンパクション（変更・圧縮）が良好
に可能とされるマスクパターン折り曲げ方法および装置
に適用して有効な技術に関する。
開発におけるセルレイアウト設計支援技術に関し、特に
プロセスの変更に伴うデザインルールの違いに対応させ
てパターン形状のコンパクション（変更・圧縮）が良好
に可能とされるマスクパターン折り曲げ方法および装置
に適用して有効な技術に関する。
【０００２】
【従来の技術】従来、セルレイアウト設計における自動
整形技術としては、たとえば特開昭６１−６７１７５号
公報に記載されるように、マスクパターン中の各図形を
相互に接続する配線の周辺に他の図形が存在しない空き
領域がある場合、この空き領域を探索し、配線にジョグ
（折り曲げ線分）を挿入することによって空き領域を詰
め、高密度に図形をレイアウトすることができる方式が
ある。
整形技術としては、たとえば特開昭６１−６７１７５号
公報に記載されるように、マスクパターン中の各図形を
相互に接続する配線の周辺に他の図形が存在しない空き
領域がある場合、この空き領域を探索し、配線にジョグ
（折り曲げ線分）を挿入することによって空き領域を詰
め、高密度に図形をレイアウトすることができる方式が
ある。
【０００３】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、空き領域の探索が図形間のみで
あり、このために直接配線以外にジョグを挿入すること
ができず、セル面積の充分な最小化を図ることができな
いという問題がある。
な従来技術においては、空き領域の探索が図形間のみで
あり、このために直接配線以外にジョグを挿入すること
ができず、セル面積の充分な最小化を図ることができな
いという問題がある。
【０００４】そこで、本発明の目的は、配線層以外の層
にもジョグを挿入してパターンをコンパクションし、さ
らに空き領域をなくしてセル面積の最小化を図ることが
できるマスクパターン折り曲げ方法および装置を提供す
ることにある。
にもジョグを挿入してパターンをコンパクションし、さ
らに空き領域をなくしてセル面積の最小化を図ることが
できるマスクパターン折り曲げ方法および装置を提供す
ることにある。
【０００５】また、本発明の他の目的は、旧プロセスの
セルを基に新プロセスのセルに整形する際に、プロセス
デザインルール間の微妙な違いに対応させてパターン形
状を自動整形し、素子特性の個別変更およびピッチ合わ
せに対応できるマスクパターン折り曲げ方法および装置
を提供することにある。
セルを基に新プロセスのセルに整形する際に、プロセス
デザインルール間の微妙な違いに対応させてパターン形
状を自動整形し、素子特性の個別変更およびピッチ合わ
せに対応できるマスクパターン折り曲げ方法および装置
を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００８】すなわち、本発明のマスクパターン折り曲
げ方法は、マスクパターンの入力層またはシンボル毎に
図形データへの加工および属性・設計ルールを考慮した
演算により、該マスクパターンを構成する辺の折り曲げ
箇所を発見して変形・圧縮を行うマスクパターン折り曲
げ方法であって、ジョグ挿入のための折り曲げ対象層お
よび折り曲げ基準層を指定し、この折り曲げ基準層の辺
を折り曲げたい距離だけオーバーサイズし、さらに折り
曲げ対象層の辺を、オーバーサイズした層と折り曲げ対
象層との交点で分割し、デザインルール、すなわち図形
およびパターンの幅および間隔などの最大および最小寸
法規則に基づいて座標決定するものである。
げ方法は、マスクパターンの入力層またはシンボル毎に
図形データへの加工および属性・設計ルールを考慮した
演算により、該マスクパターンを構成する辺の折り曲げ
箇所を発見して変形・圧縮を行うマスクパターン折り曲
げ方法であって、ジョグ挿入のための折り曲げ対象層お
よび折り曲げ基準層を指定し、この折り曲げ基準層の辺
を折り曲げたい距離だけオーバーサイズし、さらに折り
曲げ対象層の辺を、オーバーサイズした層と折り曲げ対
象層との交点で分割し、デザインルール、すなわち図形
およびパターンの幅および間隔などの最大および最小寸
法規則に基づいて座標決定するものである。
【０００９】また、本発明のマスクパターン折り曲げ装
置は、辺を折り曲げる対象となるシンボルの層名、辺を
折り曲げる際に基準となるシンボルの層名、基準層から
折り曲げる箇所までの距離、および折り曲げ箇所が基準
層の外側か内側かを指定する入力ライブラリを備えるも
のである。
置は、辺を折り曲げる対象となるシンボルの層名、辺を
折り曲げる際に基準となるシンボルの層名、基準層から
折り曲げる箇所までの距離、および折り曲げ箇所が基準
層の外側か内側かを指定する入力ライブラリを備えるも
のである。
【００１０】
【作用】前記したマスクパターン折り曲げ方法および装
置によれば、入力ライブラリで折り曲げ対象層と折り曲
げ基準層を指定することにより、設計者からの指定によ
るジョグ挿入方式を可能とすることができる。
置によれば、入力ライブラリで折り曲げ対象層と折り曲
げ基準層を指定することにより、設計者からの指定によ
るジョグ挿入方式を可能とすることができる。
【００１１】この場合に、折り曲げ基準層をオーバーサ
イズした層と折り曲げ対象層との交点をジョグ挿入のた
めの辺の分割点とすることにより、辺の分割点を決定す
る方法として図形演算を行うツールを用いることでパタ
ーン上でのジョグ挿入箇所の検出の精度を上げることが
でき、さらにデザインルールに基づいて分割後の辺を含
む図形をコンパクションすることによってデザインルー
ル違反をなくすことができる。
イズした層と折り曲げ対象層との交点をジョグ挿入のた
めの辺の分割点とすることにより、辺の分割点を決定す
る方法として図形演算を行うツールを用いることでパタ
ーン上でのジョグ挿入箇所の検出の精度を上げることが
でき、さらにデザインルールに基づいて分割後の辺を含
む図形をコンパクションすることによってデザインルー
ル違反をなくすことができる。
【００１２】これにより、配線層以外の層にもジョグを
入れてパターンをコンパクションし、セル面積の最小化
を図ることができる。
入れてパターンをコンパクションし、セル面積の最小化
を図ることができる。
【００１３】また、既存セルを旧プロセスルールのマス
クパターンから新プロセスルールのマスクパターンに自
動整形する際に、シンボル単位での設計上の属性や特性
、またはマスクパターン上での設計上の変更項目に対応
することができる。
クパターンから新プロセスルールのマスクパターンに自
動整形する際に、シンボル単位での設計上の属性や特性
、またはマスクパターン上での設計上の変更項目に対応
することができる。
【００１４】
【実施例】図１は本発明のマスクパターン折り曲げ方法
および装置の一実施例であるＭＯＳトランジスタの幅確
保における入力パターンおよび入力ライブラリへの指定
を示す説明図、図２は本実施例における指定の層を図形
毎にオーバーサイズするＳＩＺＥ演算を示す説明図、図
３は層間のＡＮＤ領域を求めるＡＮＤ演算を示す説明図
、図４は２層の図形間で接する辺を求めるＴＯＵＣＨ演
算を示す説明図、図５は折り曲げ対象層のジョグ挿入点
での辺分割を示す説明図、図６は下方向へのコンパクシ
ョン処理を示す説明図、図７は本実施例におけるマスク
パターン折り曲げ装置を示す概略構成図である。
および装置の一実施例であるＭＯＳトランジスタの幅確
保における入力パターンおよび入力ライブラリへの指定
を示す説明図、図２は本実施例における指定の層を図形
毎にオーバーサイズするＳＩＺＥ演算を示す説明図、図
３は層間のＡＮＤ領域を求めるＡＮＤ演算を示す説明図
、図４は２層の図形間で接する辺を求めるＴＯＵＣＨ演
算を示す説明図、図５は折り曲げ対象層のジョグ挿入点
での辺分割を示す説明図、図６は下方向へのコンパクシ
ョン処理を示す説明図、図７は本実施例におけるマスク
パターン折り曲げ装置を示す概略構成図である。
【００１５】まず、図６により本実施例のＭＯＳトラン
ジスタのマスクパターン構成を説明する。
ジスタのマスクパターン構成を説明する。
【００１６】本実施例のパターン構成は、たとえばＣＭ
ＯＳ標準セルのＭＯＳトランジスタの幅確保におけるパ
ターン構成とされ、第１配線層１、第２配線層２および
拡散層３から構成され、第１配線層１と拡散層３とのＡ
ＮＤ部分が第１ゲート４、第２配線層２と拡散層３との
ＡＮＤ部分が第２ゲート５とされている。そして、折り
曲げ基準層が第１および第２ゲート４，５、折り曲げ対
象層が拡散層３に指定されており、第１ゲート４と第２
ゲート５のゲート幅が異なる寸法に形成されている。
ＯＳ標準セルのＭＯＳトランジスタの幅確保におけるパ
ターン構成とされ、第１配線層１、第２配線層２および
拡散層３から構成され、第１配線層１と拡散層３とのＡ
ＮＤ部分が第１ゲート４、第２配線層２と拡散層３との
ＡＮＤ部分が第２ゲート５とされている。そして、折り
曲げ基準層が第１および第２ゲート４，５、折り曲げ対
象層が拡散層３に指定されており、第１ゲート４と第２
ゲート５のゲート幅が異なる寸法に形成されている。
【００１７】また、パターンの折り曲げ装置としては、
たとえば図７に示すようにグラフィック端末６、入力ラ
イブラリ７およびセルデータの入力データベース８、セ
ル自動整形装置９および出力データベース１０などから
構成され、旧プロセスルールで作製されたセルの入力デ
ータベース８を、グラフィック端末６からのディジタイ
ズおよび入力ライブラリ７の指定によってセル自動整形
装置９を通じて自動整形し、新プロセスルールのマスク
パターンとして出力データベース１０に入力されるよう
になっている。
たとえば図７に示すようにグラフィック端末６、入力ラ
イブラリ７およびセルデータの入力データベース８、セ
ル自動整形装置９および出力データベース１０などから
構成され、旧プロセスルールで作製されたセルの入力デ
ータベース８を、グラフィック端末６からのディジタイ
ズおよび入力ライブラリ７の指定によってセル自動整形
装置９を通じて自動整形し、新プロセスルールのマスク
パターンとして出力データベース１０に入力されるよう
になっている。
【００１８】次に、本実施例の作用について、図１〜図
６により説明する。
６により説明する。
【００１９】始めに、図１に示すように設計者が入力ラ
イブラリ７で折り曲げ基準層を第１ゲート４および第２
ゲート５、折り曲げ対象層を拡散層３と指定する。この
時、２つの第１および第２ゲート４，５のゲート幅が異
なるデザインルールを指定する（第１ゲートのゲート幅
ｗ１ ＝第２ゲートのゲート幅ｗ２ ＝拡散層３の幅ｗ
）。
イブラリ７で折り曲げ基準層を第１ゲート４および第２
ゲート５、折り曲げ対象層を拡散層３と指定する。この
時、２つの第１および第２ゲート４，５のゲート幅が異
なるデザインルールを指定する（第１ゲートのゲート幅
ｗ１ ＝第２ゲートのゲート幅ｗ２ ＝拡散層３の幅ｗ
）。
【００２０】続いて、グラフィック端末６などを通じて
ジョグ挿入点の探索処理を行う。たとえば、図２に示す
ように図形演算処理で第１および第２ゲート４，５の層
をオーバーサイズした層１１，１２を作成する。この時
、オーバーサイズする値Ｓは入力ライブラリ７で指定す
る。そして、図３に示すようにオーバーサイズした層１
１，１２と拡散層３とのＡＮＤ演算を行う。
ジョグ挿入点の探索処理を行う。たとえば、図２に示す
ように図形演算処理で第１および第２ゲート４，５の層
をオーバーサイズした層１１，１２を作成する。この時
、オーバーサイズする値Ｓは入力ライブラリ７で指定す
る。そして、図３に示すようにオーバーサイズした層１
１，１２と拡散層３とのＡＮＤ演算を行う。
【００２１】さらに、ＡＮＤ演算後の層１３，１４と拡
散層３とのＴＯＵＣＨ演算を行い、拡散層３と接触する
辺１５，１６と折り曲げ対象辺１７を見つける。この時
、入力ライブラリ７の指定から図４に示すようにグラフ
ィック端末６上で上辺を選択する。そして、図５に示す
ように拡散層３と接触する辺１５，１６の座標をジョグ
挿入点１８〜２１とし、拡散層３の折り曲げ対象辺１７
をジョグ挿入点１８〜２１で分割する。
散層３とのＴＯＵＣＨ演算を行い、拡散層３と接触する
辺１５，１６と折り曲げ対象辺１７を見つける。この時
、入力ライブラリ７の指定から図４に示すようにグラフ
ィック端末６上で上辺を選択する。そして、図５に示す
ように拡散層３と接触する辺１５，１６の座標をジョグ
挿入点１８〜２１とし、拡散層３の折り曲げ対象辺１７
をジョグ挿入点１８〜２１で分割する。
【００２２】続いて、デザインルールに従って、図６に
示すようにセル自動整形装置９によりパターンを下方向
に折り曲げ、第１ゲート４のゲート幅をＷ１にコンパク
ションし、第２ゲート５のゲート幅は同じ寸法のＷ２
（＝ｗ２ ）とする。この時、拡散層３の幅Ｗをコンパ
クション後の第１ゲートのゲート幅Ｗ１ と同じにする
。 以上のように、ゲート幅Ｗ１ ，Ｗ２ の異なるＭＯＳ
トランジスタへの対応が可能となる。
示すようにセル自動整形装置９によりパターンを下方向
に折り曲げ、第１ゲート４のゲート幅をＷ１にコンパク
ションし、第２ゲート５のゲート幅は同じ寸法のＷ２
（＝ｗ２ ）とする。この時、拡散層３の幅Ｗをコンパ
クション後の第１ゲートのゲート幅Ｗ１ と同じにする
。 以上のように、ゲート幅Ｗ１ ，Ｗ２ の異なるＭＯＳ
トランジスタへの対応が可能となる。
【００２３】従って、本実施例のＭＯＳトランジスタの
幅確保によれば、入力ライブラリ７で折り曲げ基準層を
第１ゲート４および第２ゲート５、折り曲げ対象層を拡
散層３と指定することにより、設計者のグラフィック端
末６からの指定によるジョグ挿入を可能とし、この場合
に折り曲げ基準層をオーバーサイズした層１１，１２と
折り曲げ対象層との交点をジョグ挿入のための辺の分割
点とすることによってパターン上でのジョグ挿入点１８
〜２１を検出し、デザインルールに基づいて分割後の辺
を含む図形をコンパクションすることができる。
幅確保によれば、入力ライブラリ７で折り曲げ基準層を
第１ゲート４および第２ゲート５、折り曲げ対象層を拡
散層３と指定することにより、設計者のグラフィック端
末６からの指定によるジョグ挿入を可能とし、この場合
に折り曲げ基準層をオーバーサイズした層１１，１２と
折り曲げ対象層との交点をジョグ挿入のための辺の分割
点とすることによってパターン上でのジョグ挿入点１８
〜２１を検出し、デザインルールに基づいて分割後の辺
を含む図形をコンパクションすることができる。
【００２４】これにより、本実施例のように第１ゲート
４および第２ゲート５のゲート幅Ｗ１ ，Ｗ２ の異な
るＭＯＳトランジスタへの対応が可能となり、特に配線
層以外の層にもジョグを入れてパターンをコンパクショ
ンすることができるので、セル面積の最小化を図ること
ができる。
４および第２ゲート５のゲート幅Ｗ１ ，Ｗ２ の異な
るＭＯＳトランジスタへの対応が可能となり、特に配線
層以外の層にもジョグを入れてパターンをコンパクショ
ンすることができるので、セル面積の最小化を図ること
ができる。
【００２５】また、上述のパターンの折り曲げ処理によ
ってシンボル単位での設計上の属性や特性、またはマス
クパターン上での設計上の変更項目に対応することがで
きるので、特にＣＭＯＳ標準セルおよびマクロセルに良
好に適用され、旧プロセスルールで作製された既存セル
のマスクパターンを新プロセスルールのマスクパターン
に自動整形することが可能となる。
ってシンボル単位での設計上の属性や特性、またはマス
クパターン上での設計上の変更項目に対応することがで
きるので、特にＣＭＯＳ標準セルおよびマクロセルに良
好に適用され、旧プロセスルールで作製された既存セル
のマスクパターンを新プロセスルールのマスクパターン
に自動整形することが可能となる。
【００２６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００２７】たとえば、本実施例については、ＭＯＳト
ランジスタの幅確保におけるマスクパターン折り曲げ方
法に適用した場合について説明したが、本発明は前記実
施例に限定されるものではなく、たとえば屈曲配線の逆
方向屈曲化、コンタクト数確保、直線配線の屈曲化、配
線のドッグボーン化、配線の幅確保（配線幅とゲート長
の不一致に対応）、端子接続層のドッグボーン化、端子
接続層の屈曲化などのパターン折り曲げ方法などに広く
適用可能である。
ランジスタの幅確保におけるマスクパターン折り曲げ方
法に適用した場合について説明したが、本発明は前記実
施例に限定されるものではなく、たとえば屈曲配線の逆
方向屈曲化、コンタクト数確保、直線配線の屈曲化、配
線のドッグボーン化、配線の幅確保（配線幅とゲート長
の不一致に対応）、端子接続層のドッグボーン化、端子
接続層の屈曲化などのパターン折り曲げ方法などに広く
適用可能である。
【００２８】たとえば、屈曲配線の逆方向屈曲化、コン
タクト数確保については、拡散層を折り曲げ対象層、拡
散層内のコンタクトを折り曲げ基準層に指定し、実施例
と同様に折り曲げ基準層をオーバーサイズした層との交
点で折り曲げ対象層の辺を分割後、縦横２方向にコンパ
クションすることによって、ジョグの挿入が可能となる
。
タクト数確保については、拡散層を折り曲げ対象層、拡
散層内のコンタクトを折り曲げ基準層に指定し、実施例
と同様に折り曲げ基準層をオーバーサイズした層との交
点で折り曲げ対象層の辺を分割後、縦横２方向にコンパ
クションすることによって、ジョグの挿入が可能となる
。
【００２９】また、直線配線の屈曲化および配線のドッ
グボーン化については、配線層を折り曲げ対象層、コン
タクトを折り曲げ基準層に指定、配線の幅確保について
は、ゲートを構成する配線層を折り曲げ対象層、ゲート
を折り曲げ基準層に指定、端子接続層のドッグボーン化
および端子接続層の屈曲化は、端子接続層となる配線層
を折り曲げ対象層、端子を折り曲げ基準層に指定するこ
とによって同様にコンパクションが可能となる。
グボーン化については、配線層を折り曲げ対象層、コン
タクトを折り曲げ基準層に指定、配線の幅確保について
は、ゲートを構成する配線層を折り曲げ対象層、ゲート
を折り曲げ基準層に指定、端子接続層のドッグボーン化
および端子接続層の屈曲化は、端子接続層となる配線層
を折り曲げ対象層、端子を折り曲げ基準層に指定するこ
とによって同様にコンパクションが可能となる。
【００３０】さらに、素子定数の異なるパターン、外部
ピッチと内部ピッチの違うパターンなどの場合にも適用
され、素子特性の個別変更およびピッチ合わせへの対応
が可能となる。
ピッチと内部ピッチの違うパターンなどの場合にも適用
され、素子特性の個別変更およびピッチ合わせへの対応
が可能となる。
【００３１】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である特にＣＭＯＳ標準
セルに用いられるマスクパターン折り曲げ方法および装
置に適用した場合について説明したが、これに限定され
るものではなく、たとえばＣＭＯＳマクロセル、ＭＯＳ
セルなどの他のセルのマスクパターンについても広く適
用可能である。
てなされた発明をその利用分野である特にＣＭＯＳ標準
セルに用いられるマスクパターン折り曲げ方法および装
置に適用した場合について説明したが、これに限定され
るものではなく、たとえばＣＭＯＳマクロセル、ＭＯＳ
セルなどの他のセルのマスクパターンについても広く適
用可能である。
【００３２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３３】（１）．辺を折り曲げる対象となるシンボ
ルの層名、辺を折り曲げる際に基準となるシンボルの層
名、基準層から折り曲げる箇所までの距離、および折り
曲げ箇所が基準層の外側か内側かを指定する入力ライブ
ラリを備え、ジョグ挿入のための折り曲げ対象層および
折り曲げ基準層を指定し、この折り曲げ基準層の辺を折
り曲げたい距離だけオーバーサイズし、さらに折り曲げ
対象層の辺を、オーバーサイズした層と折り曲げ対象層
との交点で分割し、デザインルールに基づいて座標決定
することにより、パターン上でのジョグ挿入箇所を検出
し、デザインルールに基づいてマスクパターンをコンパ
クションすることができるので、設計者によるジョグ挿
入方式を可能とすることができる。
ルの層名、辺を折り曲げる際に基準となるシンボルの層
名、基準層から折り曲げる箇所までの距離、および折り
曲げ箇所が基準層の外側か内側かを指定する入力ライブ
ラリを備え、ジョグ挿入のための折り曲げ対象層および
折り曲げ基準層を指定し、この折り曲げ基準層の辺を折
り曲げたい距離だけオーバーサイズし、さらに折り曲げ
対象層の辺を、オーバーサイズした層と折り曲げ対象層
との交点で分割し、デザインルールに基づいて座標決定
することにより、パターン上でのジョグ挿入箇所を検出
し、デザインルールに基づいてマスクパターンをコンパ
クションすることができるので、設計者によるジョグ挿
入方式を可能とすることができる。
【００３４】（２）．前記（１） により、配線層以外
の層にジョグを挿入してパターンのコンパクションが可
能となるので、セル面積の最小化を図ることができる。
の層にジョグを挿入してパターンのコンパクションが可
能となるので、セル面積の最小化を図ることができる。
【００３５】（３）．前記（１） により、シンボル単
位での設計上の属性や特性、またはマスクパターン上で
の設計上の変更に対応可能となるので、旧プロセスルー
ルにおけるマスクパターンの既存セルを新プロセスルー
ルのマスクパターンに自動整形することができる。
位での設計上の属性や特性、またはマスクパターン上で
の設計上の変更に対応可能となるので、旧プロセスルー
ルにおけるマスクパターンの既存セルを新プロセスルー
ルのマスクパターンに自動整形することができる。
【００３６】（４）．前記（３） により、プロセスデ
ザインルール間の微妙な違いに対応させてパターン形状
を整形することができるので、素子特性の個別変更およ
びピッチ合わせへの対応が可能となる。
ザインルール間の微妙な違いに対応させてパターン形状
を整形することができるので、素子特性の個別変更およ
びピッチ合わせへの対応が可能となる。
【図１】本発明のマスクパターン折り曲げ方法および装
置の一実施例であるＭＯＳトランジスタの幅確保におけ
る入力パターンおよび入力ライブラリへの指定を示す説
明図である。
置の一実施例であるＭＯＳトランジスタの幅確保におけ
る入力パターンおよび入力ライブラリへの指定を示す説
明図である。
【図２】本実施例における指定の層を図形毎にオーバー
サイズするＳＩＺＥ演算を示す説明図である。
サイズするＳＩＺＥ演算を示す説明図である。
【図３】本実施例における層間のＡＮＤ領域を求めるＡ
ＮＤ演算を示すための説明図である。
ＮＤ演算を示すための説明図である。
【図４】本実施例における２層の図形間で接する辺を求
めるＴＯＵＣＨ演算を示す説明図である。
めるＴＯＵＣＨ演算を示す説明図である。
【図５】本実施例における折り曲げ対象層のジョグ挿入
点での辺分割を示す説明図である。
点での辺分割を示す説明図である。
【図６】本実施例における下方向へのコンパクション処
理を示す説明図である。
理を示す説明図である。
【図７】本実施例におけるマスクパターン折り曲げ装置
を示す概略構成図である。
を示す概略構成図である。
１ 第１配線層
２ 第２配線層
３ 拡散層（折り曲げ対象層）
４ 第１ゲート（折り曲げ基準層）
５ 第２ゲート（折り曲げ基準層）
６ グラフィック端末
７ 入力ライブラリ
８ 入力データベース
９ セル自動整形装置
１０ 出力データベース
１１，１２ オーバーサイズした層
１３，１４ ＡＮＤ演算後の層
１５，１６ 拡散層と接触する辺
１７ 折り曲げ対象辺
１８〜２１ ジョグ挿入点
Claims (2)
- 【請求項１】 マスクパターンの入力層またはシンボ
ル毎に図形データへの加工および属性・設計ルールを考
慮した演算により、該マスクパターンを構成する辺の折
り曲げ箇所を発見して変形・圧縮を行うマスクパターン
折り曲げ方法であって、ジョグ挿入のための折り曲げ対
象層および折り曲げ基準層を指定し、該折り曲げ基準層
の辺を折り曲げたい距離だけオーバーサイズし、さらに
前記折り曲げ対象層の辺を該オーバーサイズした層と前
記折り曲げ対象層との交点で分割し、デザインルールに
基づいて座標決定することを特徴とするマスクパターン
折り曲げ方法。 - 【請求項２】 マスクパターンの入力層またはシンボ
ル毎に図形データへの加工および属性・設計ルールを考
慮した演算により、該マスクパターンを構成する辺の折
り曲げ箇所を発見して変形・圧縮を行うマスクパターン
折り曲げ装置であって、辺を折り曲げる対象となるシン
ボルの層名、辺を折り曲げる際に基準となるシンボルの
層名、基準層から折り曲げる箇所までの距離、および折
り曲げ箇所が基準層の外側か内側かを指定する入力ライ
ブラリを備えることを特徴とするマスクパターン折り曲
げ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082104A JPH04315263A (ja) | 1991-04-15 | 1991-04-15 | マスクパターン折り曲げ方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082104A JPH04315263A (ja) | 1991-04-15 | 1991-04-15 | マスクパターン折り曲げ方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04315263A true JPH04315263A (ja) | 1992-11-06 |
Family
ID=13765107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082104A Pending JPH04315263A (ja) | 1991-04-15 | 1991-04-15 | マスクパターン折り曲げ方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04315263A (ja) |
-
1991
- 1991-04-15 JP JP3082104A patent/JPH04315263A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Weste | Virtual grid symbolic layout | |
| US6966045B2 (en) | Method and computer program product for estimating wire loads | |
| US5987086A (en) | Automatic layout standard cell routing | |
| US6006024A (en) | Method of routing an integrated circuit | |
| US5689433A (en) | Method and apparatus for compacting integrated circuits with wire length minimization | |
| US6209123B1 (en) | Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors | |
| US5625568A (en) | Method and apparatus for compacting integrated circuits with standard cell architectures | |
| US6438729B1 (en) | Connectivity-based approach for extracting layout parasitics | |
| KR100399645B1 (ko) | 집적 회로 레이아웃에서 다각형 표현 방법 | |
| US5984510A (en) | Automatic synthesis of standard cell layouts | |
| US5920486A (en) | Parameterized cells for generating dense layouts of VLSI circuits | |
| US6756242B1 (en) | Method of modifying an integrated circuit | |
| US6457163B1 (en) | Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device | |
| US20110078642A1 (en) | Method for Calculating Capacitance Gradients in VLSI Layouts Using A Shape Processing Engine | |
| US5905654A (en) | Method and device for designing layout of milliwave or microwave integrated circuit | |
| US6772401B2 (en) | Correction of spacing violations between design geometries and wide class objects of dummy geometries | |
| US6892363B2 (en) | Correction of width violations of dummy geometries | |
| US6920620B2 (en) | Method and system for creating test component layouts | |
| US20040019861A1 (en) | Automated design rule violation correction when adding dummy geometries to a design layout | |
| US20040019866A1 (en) | Correction of spacing violations between wide class objects of dummy geometries | |
| JP2002535752A (ja) | 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用 | |
| CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| JPH04315263A (ja) | マスクパターン折り曲げ方法および装置 | |
| US20040075436A1 (en) | Calculating method for inductance in a semiconductor integrated circuit | |
| Guruswamy et al. | A general multi-layer area router |