JPH0430566B2 - - Google Patents

Info

Publication number
JPH0430566B2
JPH0430566B2 JP57168010A JP16801082A JPH0430566B2 JP H0430566 B2 JPH0430566 B2 JP H0430566B2 JP 57168010 A JP57168010 A JP 57168010A JP 16801082 A JP16801082 A JP 16801082A JP H0430566 B2 JPH0430566 B2 JP H0430566B2
Authority
JP
Japan
Prior art keywords
display
data line
capacitive element
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57168010A
Other languages
Japanese (ja)
Other versions
JPS5957217A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57168010A priority Critical patent/JPS5957217A/en
Publication of JPS5957217A publication Critical patent/JPS5957217A/en
Publication of JPH0430566B2 publication Critical patent/JPH0430566B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はスイツチ素子と容量素子を備えた表示
電極がマトリクス状に形成されたアレイ基板を用
いる形式の液晶表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a liquid crystal display device using an array substrate in which display electrodes including switch elements and capacitive elements are formed in a matrix.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

最近、多画素表示用液晶表示装置には、各画素
の輝度又は点灯・非点灯を制御するためのスイツ
チ素子や表示信号蓄積用容量素子を備えた表示電
極を半導体集積回路技術や薄膜技術を用いて半導
体基板又は絶縁体基板上にマトリクス状に配置し
たアレイ基板が用いられている。
Recently, multi-pixel liquid crystal display devices have been using semiconductor integrated circuit technology and thin film technology to create display electrodes equipped with switch elements and display signal storage capacitive elements to control the brightness or lighting/non-lighting of each pixel. An array substrate arranged in a matrix on a semiconductor substrate or an insulating substrate is used.

第1図はスイツチ/容量素子アレイの構成例を
説明するための等価回路図、スイツチとしての
MOS形FET1のソースまたはドレインはMOS形
容量素子2の一端および画素を定義する表示電極
3と電気的に接続されている。MOS形FET1の
ゲートは行毎に共通接続されてアドレスライン
Y1,Y2…Ynが設けられ、ドレインまたはソース
は列毎に共通接続されてデータラインX1,X2
Xmが設けられる。前記MOS形FET1、MOS形
容量素子2、アドレスおよびデータラインは例え
ば半導体基板上に作成され、さらに例えば層間絶
縁膜を介してその上に表示電極3が形成される。
Figure 1 is an equivalent circuit diagram to explain an example of the configuration of a switch/capacitive element array.
The source or drain of the MOS type FET 1 is electrically connected to one end of the MOS type capacitive element 2 and a display electrode 3 defining a pixel. The gates of MOS type FET1 are commonly connected for each row and are connected to the address line.
Y 1 , Y 2 ...Yn are provided, and their drains or sources are commonly connected for each column, and data lines X 1 , X 2 ...
Xm is provided. The MOS type FET 1, MOS type capacitive element 2, and address and data lines are formed, for example, on a semiconductor substrate, and furthermore, a display electrode 3 is formed thereon via, for example, an interlayer insulating film.

第2図は、第1図のスイツチ/容量素子アレイ
を用いた表示装置の一例としての液晶表示装置を
説明するための構成図で、3は表示電極、4はス
イツチ/容量素子が形成された例えばシリコン基
板、5は層間絶縁膜、6は補強用基板、7は透明
導電膜より成る対向電極、8は透明絶縁基板、9
はスペーサおよび封着部、10は液晶層である。
FIG. 2 is a configuration diagram for explaining a liquid crystal display device as an example of a display device using the switch/capacitor array shown in FIG. 1, in which 3 is a display electrode, 4 is a switch/capacitor element formed For example, a silicon substrate, 5 an interlayer insulating film, 6 a reinforcing substrate, 7 a counter electrode made of a transparent conductive film, 8 a transparent insulating substrate, 9
1 is a spacer and a sealing portion, and 10 is a liquid crystal layer.

第2図の液晶表示装置の動作は次のように行な
われる。すなわち第1図において、アドレスライ
ンY1,Y2…Ynは走査駆動回路からの走査信号に
より順次走査駆動され、MOS FET1はライン
毎にTF/nの期間だけ順次導通状態にもたらさ
れる。ここでTFはフレーム走査周期である。上
記走査と同期してデータラインX1,X2…Xmに
データ例えばm並列画像信号電圧を供給すると、
該信号電圧はライン毎に順次MOS形容量素子2
に書き込まれ、フレーム走査周期(TF)にわた
つて保持される。この保持された信号電圧は表示
電極3に導かれ、対向電極7との間に挾持された
液晶層10を信号電圧に応じて励起し、この結果
画像表示がなされる。
The operation of the liquid crystal display device shown in FIG. 2 is performed as follows. That is, in FIG. 1, the address lines Y 1 , Y 2 , . . . Yn are sequentially scan-driven by a scan signal from a scan drive circuit, and the MOS FETs 1 are sequentially turned on for a period of TF/n for each line. Here, T F is the frame scanning period. When data, for example m parallel image signal voltages, are supplied to the data lines X 1 , X 2 . . . Xm in synchronization with the above scanning,
The signal voltage is sequentially applied to the MOS type capacitive element 2 for each line.
is written to and retained for the frame scan period (T F ). This held signal voltage is guided to the display electrode 3, and excites the liquid crystal layer 10 held between it and the counter electrode 7 in accordance with the signal voltage, so that an image is displayed.

この種の液晶表示装置はブラウン管を使用した
ものと比較して低消費電力、かつ薄形であるとい
う特徴があり、画像表示用として組み込んだ携帯
用テレビが開発されており、今後携帯用機器の表
示部に多用される可能性がある。
This type of liquid crystal display device has the characteristics of low power consumption and thinness compared to those using a cathode ray tube, and portable televisions incorporating it for image display have been developed, and in the future, portable devices will be used. It may be frequently used in display parts.

このような携帯用テレビ等の表示部に前記液晶
表示装置を用いて、たとえばテレビ画像表示の他
に常時、時刻や簡単な情報を表示する機能を付加
した時は、液晶表示装置には常時電源を接続して
おく必要があり、この時電源には携帯用小形電池
が用いられるため、液晶表示装置の消費電力が問
題となる。前記液晶表示装置を用いた時の電池の
寿命は現状で数時間程度であり、常時電源(電
池)を“ON”しておくには、前記液晶表示装置
の消費電力は多すぎる。これは、データライン
X1,X2…Xmを駆動する回路が数メガヘルツの
クロツクパルスで動作するとともに、データライ
ンの浮遊容量と表示画素の容量素子2に数十キロ
ヘルツで充放電電流を流すためである。
When the liquid crystal display device is used in the display section of such a portable television, for example, and a function is added to display the time or simple information at all times in addition to displaying the TV image, the liquid crystal display device must be constantly powered. Since a portable small battery is used as a power source at this time, the power consumption of the liquid crystal display device becomes a problem. At present, the battery life when using the liquid crystal display device is about several hours, and the power consumption of the liquid crystal display device is too large to keep the power supply (battery) “ON” all the time. This is the data line
This is because the circuit driving X 1 , X 2 . . .

従来は上記理由にて時刻や簡単な情報表示用と
して電卓や腕時計等に用いられているセグメント
形の液晶表示装置を前記液晶表示装置とは別に設
けており、これら2種の表示装置を設けることに
より携帯用機器の小形化が妨げられていた。
Conventionally, for the above-mentioned reasons, a segment type liquid crystal display device used in calculators, wristwatches, etc. for displaying time and simple information has been provided separately from the liquid crystal display device, and it is necessary to provide these two types of display devices. This has hindered the miniaturization of portable devices.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を改良したもので、テレビ
画像表示のような画素表示の状態と、これより低
消費電力で時刻や簡単な情報を表示する状態の2
種類の表示状態を選択できる小形の液晶表示装置
を提供することを目的としたものである。
The present invention improves the above-mentioned problems, and has two types of display: pixel display like TV image display, and display of time and simple information with lower power consumption.
The object of the present invention is to provide a small liquid crystal display device that allows selection of different display states.

〔発明の概要〕[Summary of the invention]

本発明における液晶表示装置は、アレイ基板側
では表示電極毎に表示電極選択用スイツチ素子と
表示信号蓄積用容量素子の他に容量素子選択用ス
イツチ素子を設け、一方、対向電極は前記表示電
極の整数個分に相当する幅を有する複数の帯状透
明電極により構成する。このような構成として、
容量素子選択用スイツチ素子を全てオンとした、
容量素子を利用する多画素表示もモードと、容量
素子選択用スイツチ素子を全てオフとした、容量
素子を用いない時刻表示等の表示モードとを選択
的に切換え得るようにした。
In the liquid crystal display device according to the present invention, in addition to a display electrode selection switch element and a display signal storage capacitor element, a capacitor element selection switch element is provided for each display electrode on the array substrate side, while a counter electrode is provided with a capacitive element selection switch element for each display electrode. It is composed of a plurality of band-shaped transparent electrodes each having a width corresponding to an integral number of electrodes. With such a configuration,
All capacitive element selection switch elements are turned on,
It is possible to selectively switch between a multi-pixel display mode that uses capacitive elements and a display mode such as time display that does not use capacitive elements, in which all capacitive element selection switch elements are turned off.

〔発明の効果〕〔Effect of the invention〕

本発明による液晶表示装置は、一つの表示画面
内で二種類の表示モード、即ちテレビ画像等の多
画素表示の状態と、時刻や簡単な情報を表示する
状態とを選択できる。従つて2種類の表示モード
に対応して二つの表示装置を別個に構成して並置
する方式に比べて装置の小型化が図られる。また
容量素子を使用しない表示状態は容量素子を使用
する多画素表示状態より表示画素数は減るが、低
消費電力であり、本発明による常時時刻や簡単な
情報等を表示することが容易に可能となつた。
The liquid crystal display device according to the present invention can select two types of display modes within one display screen, that is, a multi-pixel display state such as a television image, and a state where the time and simple information are displayed. Therefore, compared to a system in which two display devices are configured separately and placed side by side in correspondence with two types of display modes, the size of the device can be reduced. In addition, a display state that does not use capacitive elements has fewer display pixels than a multi-pixel display state that uses capacitive elements, but it consumes less power and can easily display the time and simple information according to the present invention. It became.

〔発明の実施例〕[Embodiments of the invention]

本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described using the drawings.

第3図は、本実施例におけるスイツチ/容量素
子アレイ構成を示す等価回路図で、11は表示画
素選択用スイツチ素子としてのMOS形FET、1
2は表示信号蓄積用MOS形容量素子、13は画
素を定義する表示電極、14はMOS形容量素子
12を選択するスイツチ素子としてのMOS形
FETであり、マトリクス状に配置してある。表
示電極13はMOS形FET11のソースまたはド
レインおよびMOS形FET14のソースまたはド
レインと電気的に接続され、MOS形FET14の
ドレインまたはソースにはMOS形容量素子12
の一端が接続され、またMOS形FET14の全ゲ
ートが図示していないが一つの制御端子に共通接
続される。MOS形FET11のゲートは行毎に共
通接続されて第1のアドレスラインY1,Y2
Ymが形成され、ドレインまたはソースは列毎に
共通接続されてデータラインX1,X2…Xmが形
成され、その両端にはデータライン切替用スイツ
チ素子としてのMOS形FET15,16が設けら
れる。前記MOS形FET11,14,15,1
6、MOS形容量素子12、アドレスラインおよ
びデータラインは同一シリコン基板上に作成さ
れ、この上に層間絶縁膜を介してアルミニウム等
にて反射板を兼ねる表示電極13を形成する。表
示電極13に対向する透明電極は第4図に示すよ
うにガラス基板17上に透明導電膜(In2O3)を
用いて表示電極13の整数個に相当する幅を有す
る互いに平行な複数本の帯状電極21として配設
される。帯状電極21は第2のアドレスライン
Y1′,Y2′…Yi′を構成し、その隙間は表示電極1
3の隙間と一致させており、また、一端は透明基
板17の端に取り出される。第5図は本実施例に
おける液晶表示装置の具体的構成を示す平面図と
断面図で、18は第3図に示すMOS形FET1
1,14とMOS形容量素子12およびアドレス
ラインY1,Y2…Yn、データラインX1,X2…Xm
が形成されたシリコン基板であり、この上に層間
絶縁膜19を介して表示電極13が形成されてい
る。20は補強用基板、21は透明導電膜(In2
O3)よりなる第2のアドレスラインとしての帯
状電極、22は液晶層、23はスペーサを兼ねた
封着部であり第5図中点線で囲つた領域は表示画
素領域である。なおシリコン基板18には、さら
に第1、第2の走査回路24,25、第1、第2
のデータライン駆動回路26,27が形成されて
いる。第1の走査回路24はアドレスラインY1
Y2…Ynと、また第1、第2のデータライン駆動
回路26,27はそれぞれデータライン切替えス
イツチ用MOS形FET15,16を介してデータ
ラインX1,X2…Xmと、それぞれシリコン基板
18上で電気的に接続されている。第2の走査回
路25は第2のアドレスラインY1′,Y2′…Yj′相
互間で電気的に短絡しないように塗布した導電性
ペースト28を介して第2のアドレスライン
Y1′,Y2′…Yi′即ち帯状電極21に接続される。
第6図は前記各接続を模式的に示したもので、デ
ータラインX1,X2…Xmの一端は、MOS形FET
16からなるスイツチを介した後、さらにとなり
合う複数本(第6図では2本)毎に共通接続され
見かけ上データラインをX1′,X2′…Xj′となるよ
うにしてデータライン駆動回路27に接続され
る。また第6図には第2のアドレスラインY1′,
Y2′…Yi′となる帯状電極21の幅を表示電極1
3の2倍とした例を示す。
FIG. 3 is an equivalent circuit diagram showing the switch/capacitive element array configuration in this embodiment, in which 11 is a MOS type FET as a switch element for display pixel selection;
2 is a MOS type capacitive element for display signal storage, 13 is a display electrode that defines a pixel, and 14 is a MOS type capacitive element as a switch element for selecting the MOS type capacitive element 12.
They are FETs and are arranged in a matrix. The display electrode 13 is electrically connected to the source or drain of the MOS type FET 11 and the source or drain of the MOS type FET 14, and the MOS type capacitive element 12 is connected to the drain or source of the MOS type FET 14.
One end of the MOS FET 14 is connected, and all gates of the MOS FET 14 are commonly connected to one control terminal (not shown). The gates of the MOS FETs 11 are commonly connected for each row to the first address lines Y 1 , Y 2 . . .
Ym is formed, and the drains or sources are commonly connected for each column to form data lines X 1 , X 2 . . . Said MOS type FET11, 14, 15, 1
6. The MOS type capacitive element 12, the address line, and the data line are formed on the same silicon substrate, and a display electrode 13 which also serves as a reflection plate is formed from aluminum or the like through an interlayer insulating film thereon. As shown in FIG. 4, the transparent electrodes facing the display electrodes 13 are formed by using a transparent conductive film (In 2 O 3 ) on the glass substrate 17 to form a plurality of parallel electrodes having a width corresponding to an integral number of the display electrodes 13. It is arranged as a strip-shaped electrode 21. The strip electrode 21 is a second address line.
Y 1 ′, Y 2 ′...Yi′ are formed, and the gap between them is the display electrode 1
3, and one end is taken out to the end of the transparent substrate 17. FIG. 5 is a plan view and a cross-sectional view showing the specific structure of the liquid crystal display device in this embodiment, and 18 is a MOS type FET 1 shown in FIG. 3.
1, 14, MOS type capacitive element 12, address lines Y 1 , Y 2 ...Yn, data lines X 1 , X 2 ...Xm
A display electrode 13 is formed on the silicon substrate with an interlayer insulating film 19 interposed therebetween. 20 is a reinforcing substrate, 21 is a transparent conductive film (In 2
22 is a liquid crystal layer, 23 is a sealing part which also serves as a spacer, and the area surrounded by dotted lines in FIG. 5 is a display pixel area. Note that the silicon substrate 18 further includes first and second scanning circuits 24 and 25, and first and second scanning circuits 24 and 25.
Data line drive circuits 26 and 27 are formed. The first scanning circuit 24 has address lines Y 1 ,
Y 2 ...Yn, and the first and second data line drive circuits 26 and 27 are connected to the data lines X 1 , X 2 ... electrically connected at the top. The second scanning circuit 25 connects the second address lines Y 1 ', Y 2 '...Yj' through a conductive paste 28 applied to prevent electrical short-circuiting between them.
Y 1 ', Y 2 '...Yi', that is, connected to the strip electrode 21.
Figure 6 schematically shows each of the connections described above. One end of the data lines X 1 , X 2 ...Xm is connected to a MOS FET.
After passing through the switch consisting of 16, the data lines are driven by connecting multiple lines (two lines in Figure 6) in common to each other so that the data lines appear to be X 1 ', X 2 '...Xj'. Connected to circuit 27. Also, in FIG. 6, the second address line Y 1 ',
The width of the strip electrode 21 that is Y 2 ′...Yi′ is the display electrode 1
An example is shown in which the value is twice 3.

以上のような構成の液晶表示装置は、MOS形
容量素子12を使用する場合と使用しない場合の
2種類の表示モードの切換えが可能であり、以下
に各々の表示モードについて述べる。
The liquid crystal display device configured as described above is capable of switching between two types of display modes: when the MOS type capacitive element 12 is used and when the MOS type capacitive element 12 is not used. Each display mode will be described below.

MOS形容量素子12を使用し表示動作させる
時は、第3図に示すMOS形FET15の全ゲート
に“ON”信号を印加してこれを導通状態にし、
データラインX1,X2…Xmと第1のデータライ
ン駆動回路26とを電気的に接続し、MOS形
FET16の全ゲートには“OFF”信号を印加し
てこれを非導通状態にさせデータラインX1,X2
…Xmと第2のデータライン駆動回路27とを切
離すとともに、MOS形FET14の全ゲートに
“ON”信号を印加してこれを導通状態にさせ、
MOS形容量素子12の一端が表示電極13と
MOS形FET11のソースまたはドレインと電気
的に接続されるようにする。この時の等価回路は
第1図と同様になり、従来と同じく第1のアドレ
スラインY1,Y2…Ynには第1の走査回路24か
らの走査信号を印加してこれを順次選択する。選
択されたアドレスラインに接続されているMOS
形FET11は前記選択時のみ導通状態となり、
MOS形容量素子12には第1のデータライン駆
動回路26から出力される表示信号がデータライ
ンX1,X2…Xmを通じて入力され、次に選択さ
れるまでの間表示信号を蓄積し、表示電極13に
は蓄積された表示信号が出力される。また表示電
極13と対向して設けられる第2のアドレスライ
ンY1′,Y2′…Yi′全部に第2の走査回路25から
の共通信号を印加し、複数本から成る第2のアド
レスラインを見かけ上表示電極13全部に対向す
る一つの電極となるようにする。これにより液晶
層22には表示電極13と第2のアドレスライン
Y1′,Y2′…Yn′に各々印加された信号間の電位
差に相当する電圧が印加され、その電圧に応じて
画像表示がなされる。
When the MOS type capacitive element 12 is used for display operation, an "ON" signal is applied to all gates of the MOS type FET 15 shown in Fig. 3 to make it conductive.
The data lines X 1 , X 2 ...Xm and the first data line drive circuit 26 are electrically connected, and the MOS type
An “OFF” signal is applied to all gates of FET16 to make them non-conductive and the data lines X 1 , X 2
...Xm and the second data line drive circuit 27 are separated, and an "ON" signal is applied to all gates of the MOS FET 14 to make it conductive.
One end of the MOS type capacitive element 12 is connected to the display electrode 13.
It is electrically connected to the source or drain of the MOS FET 11. The equivalent circuit at this time is similar to that shown in Fig. 1, and as in the conventional case, the scanning signals from the first scanning circuit 24 are applied to the first address lines Y 1 , Y 2 . . . Yn, and these are sequentially selected. . MOS connected to selected address line
FET11 becomes conductive only when the above selection is made.
Display signals output from the first data line drive circuit 26 are input to the MOS type capacitive element 12 through the data lines X 1 , X 2 . . . Xm, and the display signals are accumulated and displayed until the next selection. The accumulated display signal is output to the electrode 13. In addition, a common signal from the second scanning circuit 25 is applied to all of the second address lines Y 1 ', Y 2 '...Yi' provided facing the display electrode 13, and the second address lines consisting of a plurality of lines are appears to be one electrode facing all of the display electrodes 13. As a result, the liquid crystal layer 22 has the display electrode 13 and the second address line.
A voltage corresponding to the potential difference between the signals applied to each of Y 1 ', Y 2 '...Yn' is applied, and an image is displayed according to the voltage.

MOS形容量素子12を使用せずに表示動作を
させる時は、第3図に示すMOS形FET15を非
導通、MOS形FET16を導通状態にし、第6図
に示すようにデータラインX1,X2…Xmを複数
本毎に共通接続して第2のデータライン駆動回路
27に接続するとともに、MOS形FET14全部
を非導通状態にしてMOS形容量素子12を表示
電極13より分離させる。さらに第1のアドレス
ラインY1,Y2…Yn全部にMOS形FET11全部
を導通状態にするための共通な“ON”信号を第
1の走査回路24より同時に印加する。この場
合、表示電極13には第2のデータライン駆動回
路27から出力される表示信号がデータライン
X1′,X2′…Xj′を通じて印加され、第2のアドレ
スラインY1′,Y2′…Yi′には第1の走査回路24
からの走査信号が順次印加される。この時の表示
動作は、直交する二組の複数から成る平行電極を
有する通常のマトリクス形液晶パネルを線順次方
式にて時分割に駆動するときの表示動作と同じに
なる。前記通常のマトリクス形パネルは腕時計に
組み込まれており低消費電力が実証されている。
MOS形容量素子12を用いない表示動作時の表
示画素数は第6図からもわかるように(X′j)×
(Yi′)となる。たとえば多画素表示時に走査信号
を印加する第1のアドレスラインY1,Y2…Ynを
240本(Yn=240)、表示信号を印加するデータラ
インX1,X2…Xmを180本(Xm=180)設け、第
2のアドレスラインY1′,Y2′…Yi′を時分割駆動
が可能な18本(Yi′=18)とし表示電極13の10
個分に対応する幅を有するようにし、前記データ
ライン(240本)はMOS形FET16を介した後
8本ずつ共通接続されて見かけ上30本(Xj′=30)
のデータラインになるようにすると、MOS形容
量素子12を使用しない時の表示画素は18×39と
なり、5×7ドツトで構成する文字なら2行×5
文字の表示ができる。この時第2のデータライン
駆動回路27におけるクロツクパルス周波数は、
第1のデータライン駆動回路26におけるクロツ
クパルス周波数と比較した場合、1フレーム周波
数(fF)が同じとするとfF×Yi′×Xj′/fF×Yn×Xm=
1/80とな り、第2のデータライン駆動回路27は数十キロ
ヘルツの低速動作を行なう。また第2のデータラ
イン駆動回路27に接続される容量成分は、
MOS形容量素子12が分離されてデータライン
の浮遊容量のみとなるので、充放電電流が減少す
るとともに、前記クロツクパルス周波数が低下し
たことを比較して、単位時間あたりにデータライ
ンの浮遊容量に充放電電流が流れる回数も減る。
これらによりMOS形容量素子12を使用しない
時の表示動作においては、電池を使用して常時表
示動作を行なつても支障がない程度までに消費電
力が低下し、時刻等の簡単な情報を常時表示でき
るようになつた。
When performing a display operation without using the MOS capacitive element 12, the MOS FET 15 shown in FIG. 3 is made non-conductive, the MOS FET 16 is made conductive, and the data lines X 1 , 2 . . . Further, the first scanning circuit 24 simultaneously applies a common "ON" signal to all of the first address lines Y 1 , Y 2 , . . . Yn to make all the MOS FETs 11 conductive. In this case, the display signal output from the second data line drive circuit 27 is applied to the display electrode 13 on the data line.
X 1 ′, X 2 ′...Xj′, and the second address lines Y 1 ′, Y 2 ′...Yi′
Scanning signals from are sequentially applied. The display operation at this time is the same as the display operation when a normal matrix liquid crystal panel having two orthogonal sets of parallel electrodes is time-divisionally driven in a line-sequential manner. The conventional matrix-type panels have been incorporated into wristwatches and have demonstrated low power consumption.
As can be seen from Figure 6, the number of display pixels during display operation without using the MOS type capacitive element 12 is (X'j) x
(Yi′). For example, the first address lines Y 1 , Y 2 ...Yn, which apply scanning signals during multi-pixel display,
240 (Yn = 240), 180 ( Xm = 180) data lines X 1 , X 2 . . . Assuming 18 driveable electrodes (Yi' = 18), 10 of the display electrodes 13
The data lines (240 lines) are connected in common by eight lines after passing through the MOS FET 16, so that there are apparently 30 lines (Xj' = 30).
If the data line is set to 1, the display pixels will be 18 x 39 when the MOS capacitive element 12 is not used, and if the character is composed of 5 x 7 dots, it will be 2 lines x 5.
Can display characters. At this time, the clock pulse frequency in the second data line drive circuit 27 is
When compared with the clock pulse frequency in the first data line drive circuit 26, assuming that the one frame frequency (fF) is the same, f F ×Yi′×Xj′/f F ×Yn×Xm=
1/80, and the second data line drive circuit 27 operates at a low speed of several tens of kilohertz. Further, the capacitive component connected to the second data line drive circuit 27 is
Since the MOS type capacitive element 12 is separated and there is only the stray capacitance of the data line, the charging/discharging current is reduced and the clock pulse frequency is also lowered. The number of times the discharge current flows also decreases.
As a result, during display operation when the MOS capacitive element 12 is not used, power consumption is reduced to the extent that there is no problem even if the display operation is always performed using batteries, and simple information such as the time can be displayed at all times. Now it can be displayed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例のスイツチ/容量素子アレイの
等価回路図、第2図は従来の液晶表示装置の構成
例を示す断面図、第3図は本発明の実施例におけ
るスイツチ/容量素子アレイ等価回路図、第4図
は同実施例における対向透明電極の構成図、第5
図a,bは同実施例の液晶表示装置の構成を示す
平面図と断面図、第6図は同じく各電極と駆動回
路の接続を模式的に示した図である。 11……MOS形FET(表示画素選択用スイツ
チ素子)、12……MOS形容量素子、13……表
示電極、14……MOS形FET(容量素子選択用
スイツチ素子)、17……ガラス基板、18……
シリコン基板、21……透明帯状電極、22……
液晶層、24,25……走査回路、26,27…
…データライン駆動回路。
Fig. 1 is an equivalent circuit diagram of a conventional switch/capacitive element array, Fig. 2 is a sectional view showing a configuration example of a conventional liquid crystal display device, and Fig. 3 is an equivalent circuit diagram of a switch/capacitive element array in an embodiment of the present invention. The circuit diagram, Fig. 4 is a configuration diagram of the opposing transparent electrode in the same embodiment, and Fig. 5 is a circuit diagram.
Figures a and b are a plan view and a cross-sectional view showing the structure of the liquid crystal display device of the same embodiment, and FIG. 6 is a diagram schematically showing the connection between each electrode and a drive circuit. 11...MOS type FET (switch element for display pixel selection), 12...MOS type capacitive element, 13...display electrode, 14...MOS type FET (switch element for capacitive element selection), 17...glass substrate, 18...
Silicon substrate, 21... Transparent strip electrode, 22...
Liquid crystal layer, 24, 25... Scanning circuit, 26, 27...
...Data line drive circuit.

Claims (1)

【特許請求の範囲】 1 それぞれスイツチ素子と容量素子を備えた複
数の表示電極がマトリクス状に第1のアドレスラ
インとデータラインの交点位置に配置されたアレ
イ基板と透明電極が形成された透明な対向基板と
の間に液晶層を挾持して構成される液晶表示装置
において、 前記複数の表示電極とこれに接続される各容量
素子との間にそれぞれ容量素子選択用スイツチ素
子を設けると共に、前記透明電極を前記表示電極
の複数個分に相当する幅をもつ複数本の第2のア
ドレスラインとして配設し、 前記データラインに第1のデータライン駆動回
路を電気的に接続し、前記容量素子選択用スイツ
チ素子を全てオンとし、前記第1のアドレスライ
ンを順次選択し、前記第1のデータライン駆動回
路から出力される表示信号を前記データラインを
通じて前記容量素子に入力して蓄積し、この蓄積
した表示信号を前記表示電極に出力すると共に、
前記第2のアドレスライン全部には共通信号を印
加する表示モードと、 前記データラインに第2のデータライン駆動回
路を電気的に接続し、前記容量素子選択用スイツ
チ素子を全てオフとし、前記第1のアドレスライ
ンを全部選択し、前記第2のデータライン駆動回
路から出力される表示信号を前記データラインを
通じて前記表示電極に印加すると共に、前記第2
のアドレスラインには順次走査信号を印加する表
示モードとを有することを特徴とする液晶表示装
置。
[Claims] 1. An array substrate in which a plurality of display electrodes each having a switch element and a capacitor element are arranged in a matrix at the intersection of a first address line and a data line, and a transparent substrate on which a transparent electrode is formed. In a liquid crystal display device configured by sandwiching a liquid crystal layer between a counter substrate, a capacitive element selection switch element is provided between each of the plurality of display electrodes and each capacitive element connected thereto; A transparent electrode is arranged as a plurality of second address lines having a width corresponding to the plurality of display electrodes, a first data line drive circuit is electrically connected to the data line, and the capacitor All the selection switch elements are turned on, the first address lines are selected in sequence, the display signal output from the first data line drive circuit is input to the capacitive element through the data line, and is accumulated. Outputting the accumulated display signal to the display electrode, and
a display mode in which a common signal is applied to all of the second address lines; a second data line drive circuit is electrically connected to the data lines; all the capacitive element selection switch elements are turned off; 1 address line, and apply a display signal output from the second data line drive circuit to the display electrode through the data line, and
1. A liquid crystal display device having a display mode in which a scanning signal is sequentially applied to the address lines.
JP57168010A 1982-09-27 1982-09-27 Liquid crystal display device Granted JPS5957217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57168010A JPS5957217A (en) 1982-09-27 1982-09-27 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57168010A JPS5957217A (en) 1982-09-27 1982-09-27 Liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS5957217A JPS5957217A (en) 1984-04-02
JPH0430566B2 true JPH0430566B2 (en) 1992-05-22

Family

ID=15860127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57168010A Granted JPS5957217A (en) 1982-09-27 1982-09-27 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS5957217A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917467A (en) * 1988-06-16 1990-04-17 Industrial Technology Research Institute Active matrix addressing arrangement for liquid crystal display
JPH034038U (en) * 1989-06-01 1991-01-16

Also Published As

Publication number Publication date
JPS5957217A (en) 1984-04-02

Similar Documents

Publication Publication Date Title
US4114070A (en) Display panel with simplified thin film interconnect system
US4532506A (en) Matrix display and driving method therefor
WO2020215906A1 (en) Array substrate, driving method, and display device
US8416172B2 (en) Liquid crystal display and driving method thereof
US20060028593A1 (en) Method of driving liquid crystal display device
WO2000008625A1 (en) Electrooptic device and electronic device
WO2008015813A1 (en) Active matrix substrate and display device with same
TW200425020A (en) A control circuit for a common line
KR100648141B1 (en) Display device and drive method thereof
JP2002006331A (en) Liquid crystal display device
JPH05303114A (en) Liquid crystal display element
US7102612B2 (en) Power-saving circuits and methods for driving active matrix display elements
US7053876B2 (en) Flat panel display device having digital memory provided in each pixel
US7859502B2 (en) Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus
JPH09243995A (en) Active matrix array, liquid crystal display device and its drive method
EP0224388A2 (en) Active matrix liquid crystal display device
US20030214472A1 (en) Display circuit structure for liquid crystal display
JP3690076B2 (en) Liquid crystal display device
JPH0430566B2 (en)
EP1570311B1 (en) Active matrix display devices
JPH04319919A (en) Liquid crystal display
JPH0451835B2 (en)
JPS6214152B2 (en)
JPH043552B2 (en)
JPS60192370A (en) Thin film transistor array