JPH04298028A - Method of forming ohmic electrode - Google Patents

Method of forming ohmic electrode

Info

Publication number
JPH04298028A
JPH04298028A JP8748091A JP8748091A JPH04298028A JP H04298028 A JPH04298028 A JP H04298028A JP 8748091 A JP8748091 A JP 8748091A JP 8748091 A JP8748091 A JP 8748091A JP H04298028 A JPH04298028 A JP H04298028A
Authority
JP
Japan
Prior art keywords
layer
ohmic electrode
electrode
material layer
contact resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8748091A
Other languages
Japanese (ja)
Inventor
Yasushi Yokoi
横井 靖
Yasuhiro Motoyoshi
本吉 康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8748091A priority Critical patent/JPH04298028A/en
Publication of JPH04298028A publication Critical patent/JPH04298028A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To avoid an increase in a wiring resistance like a method of providing a diffusion barrier, restrict an increase in a contact resistance of an ohmic electrode which is held in a high temperature, and prevent an external appearance deterioration of the electrode. CONSTITUTION:An AuGe layer 3, an Ni layer 4, and an Au layer 5 are laminated on a GaAs substrate 2 by vacuum evaporation to form a metallic material layer 6 for an ohmic electrode. Successively, a titanium layer 7 is formed on the metallic material layer 6 for the ohmic electrode by the vacuum evaporation. Thereafter, for instance, it is heat-treated to alloy at 450 deg.C for 5min. in an N2 gas atmosphere or in a reduction atmosphere. Thus, the metallic material layer 6 for the ohmic electrode is alloyed by the AuGe layer 3, the Ni layer 4, and the Au layer 5 to obtain a small contact resistance with the GaAs substrate 2. Concurrently, the alloyed titanium layer 7 is formed on the metallic material layer 6 for the ohmic electrode.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、オーミック電極の形成
方法に関する。具体的にいうと、本発明は、高温保持中
における特性劣化の小さなオーミック電極を形成するた
めの方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an ohmic electrode. Specifically, the present invention relates to a method for forming an ohmic electrode whose characteristics are less degraded during high temperature maintenance.

【0002】0002

【従来の技術】n型GaAs基板に接触抵抗の小さなオ
ーミック電極を形成する方法としては、AuGe/Ni
法が最も広く用いられている。
[Prior Art] As a method for forming an ohmic electrode with low contact resistance on an n-type GaAs substrate, AuGe/Ni
The law is the most widely used.

【0003】この方法は、図3に示すように、GaAs
基板22の表面にGeを含んだAuを真空蒸着させてA
uGe層23を形成し、このAuGe層23の上にNi
を蒸着させてNi層24を形成し、場合によってはNi
層24の上にさらにAuを真空蒸着させてAu層25を
形成した後、AuGeの共融温度(約356℃)以上の
温度で10秒から数分間熱処理を施してAuとGeを合
金化させ、AuGe/Ni系のオーミック電極21を形
成するものである。このようにしてAuGe/Ni法に
より形成されたオーミック電極21は、膜厚、膜組成お
よび合金化熱処理条件を適当に選べば、電極表面が滑ら
かで信頼性の高いものが得られるとされている。
This method, as shown in FIG.
Au containing Ge is vacuum-deposited on the surface of the substrate 22 to form A
A uGe layer 23 is formed, and Ni is formed on this AuGe layer 23.
The Ni layer 24 is formed by evaporating Ni.
After further vacuum-depositing Au on the layer 24 to form the Au layer 25, heat treatment is performed for 10 seconds to several minutes at a temperature higher than the eutectic temperature of AuGe (approximately 356° C.) to alloy Au and Ge. , an AuGe/Ni-based ohmic electrode 21 is formed. The ohmic electrode 21 thus formed by the AuGe/Ni method is said to have a smooth electrode surface and high reliability by appropriately selecting the film thickness, film composition, and alloying heat treatment conditions. .

【0004】一方、半導体の電極にあっては、リードフ
レームとの接続のためにAuワイヤーボンディング性が
要求されることが多い。しかしながら、上記のオーミッ
ク電極では、電極形成工程において熱処理を施されるた
め、表面にAu膜を蒸着させている場合でも電極表面を
純粋なAuに保つことが難しく、Auワイヤーボンディ
ング性に劣るという問題があった。即ち、純粋なAu表
面にワイヤーボンディングする場合に比べてボンディン
グ強度が低下することがあった。
On the other hand, semiconductor electrodes often require Au wire bonding properties for connection with lead frames. However, since the above-mentioned ohmic electrode is subjected to heat treatment in the electrode formation process, it is difficult to maintain the electrode surface as pure Au even when an Au film is deposited on the surface, resulting in poor Au wire bonding properties. was there. That is, the bonding strength may be lower than that in the case of wire bonding to a pure Au surface.

【0005】この問題点を解消するため、オーミック電
極の上にさらにAuを最上層とするTi/Pt/Au等
の積層蒸着膜からなる配線金属を積層したものがある。 この配線金属を積層されたオーミック電極では、最上層
が純粋なAu層であるため、Auワイヤーボンディング
性は良好となっている。
[0005] In order to solve this problem, there is a method in which a wiring metal made of a laminated vapor deposited film of Ti/Pt/Au or the like with Au as the uppermost layer is further laminated on the ohmic electrode. In this ohmic electrode in which wiring metals are laminated, since the uppermost layer is a pure Au layer, the Au wire bondability is good.

【0006】しかし、オーミック電極のみの場合には、
高温保持中における接触抵抗や外観の変化が比較的小さ
いのに対し、配線金属を積層されたオーミック電極の場
合には、300℃程度の高温保持により、オーミック電
極と配線金属との間で元素の拡散が生じ、このため接触
抵抗が増大し、電極表面の凹凸もかなり大きくなるとい
う欠点がある。
However, in the case of only ohmic electrodes,
While the change in contact resistance and appearance during high-temperature holding is relatively small, in the case of ohmic electrodes laminated with wiring metal, elemental changes occur between the ohmic electrode and the wiring metal by holding at a high temperature of about 300°C. Disadvantages include diffusion, which increases contact resistance and considerably increases the unevenness of the electrode surface.

【0007】この拡散を防止するため、図3のように、
オーミック電極21と配線金属27との間に、反応性ス
パッタリングによって形成されたTiN膜やTiWN膜
,TaN膜を拡散バリアー26とする方法が提案されて
いる。また、オーミック電極21と配線金属27との間
に蒸着によって形成されたTi膜を拡散バリアー26と
する方法も提案されている。このような拡散バリアー2
6を設ければ、高温保持中におけるオーミック電極21
の接触抵抗の増大を抑え、配線金属表面の外観劣化を抑
制することができる。
In order to prevent this diffusion, as shown in FIG.
A method has been proposed in which a TiN film, a TiWN film, or a TaN film formed by reactive sputtering is used as the diffusion barrier 26 between the ohmic electrode 21 and the wiring metal 27. Furthermore, a method has also been proposed in which a Ti film formed by vapor deposition between the ohmic electrode 21 and the wiring metal 27 is used as the diffusion barrier 26. Such a diffusion barrier 2
6, the ohmic electrode 21 during high temperature maintenance
It is possible to suppress an increase in contact resistance and to suppress deterioration of the appearance of the wiring metal surface.

【0008】しかし、これらの拡散バリアーは、いずれ
も高抵抗の金属材料であり、しかもバリアーとしての役
割をするだけの膜厚が必要であるため、オーミック電極
の配線抵抗が増大するという問題があった。さらに、反
応性スパッタリングによる拡散バリアーでは、反応性ス
パッタリング工程が蒸着工程とは別に必要となり、電極
製作工程の複雑化やコストアップ等の問題があった。
[0008] However, these diffusion barriers are all made of high-resistance metal materials, and need to be thick enough to function as a barrier, so there is a problem that the wiring resistance of the ohmic electrode increases. Ta. Furthermore, in the case of a diffusion barrier formed by reactive sputtering, a reactive sputtering process is required separately from a vapor deposition process, which poses problems such as complicating the electrode manufacturing process and increasing costs.

【0009】[0009]

【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、拡散バリアーを設ける方法のように配線抵抗
を増大させることなく、高温保持中における接触抵抗の
増大を抑制し、電極の外観劣化を防止することができる
オーミック電極の形成方法を提供することにある。
[Problems to be Solved by the Invention] The present invention has been made in view of the drawbacks of the conventional examples described above, and its purpose is to increase wiring resistance as in the method of providing a diffusion barrier. It is an object of the present invention to provide a method for forming an ohmic electrode that can suppress an increase in contact resistance during high temperature maintenance and prevent deterioration of the appearance of the electrode.

【0010】0010

【課題を解決するための手段】本発明のオーミック電極
の形成方法は、半導体の表面にオーミック電極用金属材
料層を着膜させ、オーミック電極用金属材料層の上にチ
タン層を積層させ、ついで、前記オーミック電極用金属
材料層及びチタン層を合金化することを目的として熱処
理を施すことを特徴としている。
[Means for Solving the Problems] The method for forming an ohmic electrode of the present invention includes depositing a metal material layer for an ohmic electrode on the surface of a semiconductor, laminating a titanium layer on the metal material layer for an ohmic electrode, and then depositing a titanium layer on the metal material layer for an ohmic electrode. , is characterized in that heat treatment is performed for the purpose of alloying the metal material layer for ohmic electrode and the titanium layer.

【0011】また、上記チタン層の膜厚は、70nm以
下とするとよい。
[0011] Furthermore, the thickness of the titanium layer is preferably 70 nm or less.

【0012】0012

【作用】本発明にあっては、オーミック電極用金属材料
層とチタン層とを積層し、これらに熱処理を施すことに
より合金化させているので、オーミック電極にはチタン
の合金層が形成される。このため、オーミック電極自体
が耐熱性を有することとなり、オーミック電極用金属材
料層の元素がオーミック電極の表面へ拡散することを防
止することができる。また、配線金属のオーミック電極
への拡散も防げる。したがって、オーミック電極に配線
金属を設ける場合においても、高温保持中におけるオー
ミック電極の接触抵抗の増大を抑制でき、電極の外観劣
化を小さくすることができる。
[Operation] In the present invention, the metal material layer for ohmic electrode and the titanium layer are laminated and alloyed by heat treatment, so that a titanium alloy layer is formed on the ohmic electrode. . Therefore, the ohmic electrode itself has heat resistance, and it is possible to prevent the elements of the ohmic electrode metal material layer from diffusing to the surface of the ohmic electrode. It also prevents the wiring metal from diffusing into the ohmic electrode. Therefore, even when a wiring metal is provided on the ohmic electrode, an increase in contact resistance of the ohmic electrode during high temperature maintenance can be suppressed, and deterioration in the appearance of the electrode can be reduced.

【0013】また、高抵抗の拡散バリアーを用いること
なく接触抵抗や電極外観の劣化を防止することができる
ので、オーミック電極の配線抵抗が増大することがない
Furthermore, since contact resistance and deterioration of the electrode appearance can be prevented without using a high-resistance diffusion barrier, the wiring resistance of the ohmic electrode does not increase.

【0014】さらに、オーミック電極用金属材料層もチ
タン層も蒸着によって形成しているので、反応性スパッ
タリング等の工程が不要となり、電極形成工程の複雑化
やコストアップを回避することができる。
Furthermore, since both the metal material layer for the ohmic electrode and the titanium layer are formed by vapor deposition, processes such as reactive sputtering are not required, and it is possible to avoid complication of the electrode formation process and increase in cost.

【0015】[0015]

【実施例】図1に本発明の一実施例によるオーミック電
極1の熱処理前の断面図を示す。n型GaAs基板2の
表面には、真空蒸着法により、第1層としてGeを含む
Auを着膜させ、第2層としてNiを着膜させ、第3層
としてAuを着膜させ、連続して形成されたAuGe層
3とNi層4とAu層5とによってオーミック電極用金
属材料層6を形成する。つづけて、オーミック電極用金
属材料層6の上に真空蒸着法によってTiを蒸着させて
チタン(Ti)層7を形成する。なお、AuGe層3、
Ni層4及びAu層5の各膜厚は、それぞれ良好なオー
ミック接触が得られる範囲で適当に選択すればよいが、
チタン層7の膜厚は、後述のように限定する必要がある
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a sectional view of an ohmic electrode 1 before heat treatment according to an embodiment of the present invention. On the surface of the n-type GaAs substrate 2, Au containing Ge is deposited as a first layer, Ni is deposited as a second layer, and Au is deposited as a third layer by vacuum evaporation. An ohmic electrode metal material layer 6 is formed by the AuGe layer 3, Ni layer 4, and Au layer 5 formed by the above steps. Subsequently, Ti is deposited on the ohmic electrode metal material layer 6 by vacuum evaporation to form a titanium (Ti) layer 7. Note that the AuGe layer 3,
The thicknesses of the Ni layer 4 and the Au layer 5 may be appropriately selected within a range that provides good ohmic contact.
The thickness of the titanium layer 7 needs to be limited as described below.

【0016】この後、この熱処理前のオーミック電極1
をN2ガス雰囲気中または還元性雰囲気中において、A
uGeの共融点以上の温度(例えば、450℃)で5分
間合金化熱処理する。この熱処理により上記AuGe層
3,Ni層4及びAu層5が合金化されてオーミック電
極用金属材料層6が形成され、GaAs基板2との小さ
な接触抵抗が得られる。同時に、チタン層7も合金化熱
処理されるので、チタン層7とオーミック電極用金属材
料層6とが合金化され、オーミック電極1の表面にチタ
ンの合金層が形成され、この合金化されたチタン層7は
オーミック電極1の耐熱性を向上させ、高温保持中にお
ける元素の拡散を防止する。
After this, the ohmic electrode 1 before this heat treatment is
In a N2 gas atmosphere or a reducing atmosphere, A
Alloying heat treatment is performed for 5 minutes at a temperature higher than the eutectic point of uGe (for example, 450° C.). Through this heat treatment, the AuGe layer 3, Ni layer 4, and Au layer 5 are alloyed to form an ohmic electrode metal material layer 6, and a small contact resistance with the GaAs substrate 2 is obtained. At the same time, the titanium layer 7 is also subjected to alloying heat treatment, so that the titanium layer 7 and the ohmic electrode metal material layer 6 are alloyed, a titanium alloy layer is formed on the surface of the ohmic electrode 1, and this alloyed titanium Layer 7 improves the heat resistance of ohmic electrode 1 and prevents element diffusion during high temperature maintenance.

【0017】したがって、上記のようにして製作された
オーミック電極1の上に、図1のようにTi/Pt/A
uからなる配線金属8を設けた場合、合金化されたチタ
ン層7によって、高温保持中においても、配線金属8と
オーミック電極用金属材料層6との間の元素の拡散を防
止することができ、接触抵抗の増大を防止することがで
き、また、配線金属8の表面の外観劣化も防止すること
ができる。しかも、合金化されたチタン層7によれば、
オーミック電極1の配線抵抗を増大させることもない。
Therefore, as shown in FIG.
When the wiring metal 8 made of u is provided, the alloyed titanium layer 7 can prevent element diffusion between the wiring metal 8 and the ohmic electrode metal material layer 6 even during high temperature maintenance. , an increase in contact resistance can be prevented, and deterioration of the appearance of the surface of the wiring metal 8 can also be prevented. Moreover, according to the alloyed titanium layer 7,
There is no increase in the wiring resistance of the ohmic electrode 1.

【0018】チタン層の膜厚tを0〜200nmの範囲
で変化させてオーミック電極を形成し、各オーミック電
極の上にTi/Pt/Auからなる配線金属を積層し、
300℃に100時間保持した後の接触抵抗Rcの増加
を調べた。この結果を図2に示す。図2において、横軸
はチタン層の膜厚t、縦軸は接触抵抗Rcの値であって
、折れ線α(白丸)は高温保持前の接触抵抗Rcの値を
示し、折れ線β(黒丸)は300℃に100時間保持し
た後の接触抵抗Rcの値を示している。この結果によれ
ば、高温保持による接触抵抗Rcの増加の抑制に効果の
あるチタン層の膜厚tは、 0<t≦70nm(=70×10−9m)であり、特に
36nm付近において最も顕著な効果が得られた。すな
わち、チタン層を設けないオーミック電極では、300
℃,100時間の高温保持の前後で接触抵抗Rcが0.
11Ω・mmから0.37Ω・mmに増加したのに対し
、36nmの膜厚のチタン層を形成したオーミック電極
では、300℃,100時間の高温保持の前後で接触抵
抗Rcが0.13Ω・mmから0.20Ω・mmの増加
に留まった。
Ohmic electrodes are formed by varying the thickness t of the titanium layer in the range of 0 to 200 nm, and a wiring metal made of Ti/Pt/Au is laminated on each ohmic electrode.
The increase in contact resistance Rc after being held at 300° C. for 100 hours was investigated. The results are shown in FIG. In FIG. 2, the horizontal axis is the film thickness t of the titanium layer, the vertical axis is the value of contact resistance Rc, the polygonal line α (white circle) shows the value of contact resistance Rc before high temperature holding, and the polygonal line β (black circle) is the value of contact resistance Rc. The value of contact resistance Rc after being maintained at 300° C. for 100 hours is shown. According to this result, the thickness t of the titanium layer that is effective in suppressing the increase in contact resistance Rc due to high temperature maintenance is 0<t≦70 nm (=70×10-9 m), and it is most noticeable in the vicinity of 36 nm. The effect was obtained. In other words, in an ohmic electrode without a titanium layer, 300
℃, and the contact resistance Rc was 0.000 degrees before and after being held at high temperature for 100 hours.
The contact resistance Rc increased from 11 Ω・mm to 0.37 Ω・mm, whereas in the ohmic electrode with a 36 nm thick titanium layer, the contact resistance Rc was 0.13 Ω・mm before and after high temperature holding at 300°C for 100 hours. The increase was only 0.20Ω·mm.

【0019】なお、上記実施例では、第1層としてGe
を含むAuを蒸着させたが、Geの代わりにSn,Zn
を含むAuであってもよい。第2層はNi層に代えてP
t層を用いてもよい。
Note that in the above embodiment, Ge is used as the first layer.
However, Sn and Zn were deposited instead of Ge.
It may be Au containing. The second layer is P instead of Ni layer.
A t-layer may also be used.

【0020】また、チタン層の下のオーミック電極用金
属材料層は上記金属材料の組合せであれば、1層(例え
ば、AuGeNi共晶合金)で形成してもよいし、2層
(例えば、AuGe/Ni)あるいは3層以上の層で構
成してもよい。チタン層は、オーミック電極の最上層に
ある必要はなく、チタン層の上にさらにAu層を形成し
てもよい。
The ohmic electrode metal material layer under the titanium layer may be formed of one layer (for example, AuGeNi eutectic alloy) or two layers (for example, AuGeNi eutectic alloy) as long as the above metal materials are combined. /Ni) or may be composed of three or more layers. The titanium layer does not need to be the top layer of the ohmic electrode, and an Au layer may be further formed on the titanium layer.

【0021】[0021]

【発明の効果】本発明によれば、オーミック電極自体に
耐熱性を持たせることができ、オーミック電極に配線金
属を設ける場合においても、高温保持中におけるオーミ
ック電極の接触抵抗の増大を抑制でき、電極の外観劣化
を小さくすることができる。
According to the present invention, the ohmic electrode itself can have heat resistance, and even when the ohmic electrode is provided with wiring metal, the increase in contact resistance of the ohmic electrode during high temperature maintenance can be suppressed. Deterioration of the appearance of the electrode can be reduced.

【0022】また、高抵抗の拡散バリアーを用いること
なく接触抵抗や電極外観の劣化を防止することができる
ので、オーミック電極の配線抵抗が増大することがない
。さらに、反応性スパッタリング等の工程が不要となり
、電極形成工程の複雑化やコストアップを回避すること
ができる。
Furthermore, since contact resistance and deterioration of the electrode appearance can be prevented without using a high-resistance diffusion barrier, the wiring resistance of the ohmic electrode does not increase. Furthermore, processes such as reactive sputtering are not required, and it is possible to avoid complication of the electrode formation process and increase in cost.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】本発明の一実施例における熱処理前の状態を示
す断面図である。
FIG. 1 is a sectional view showing a state before heat treatment in an embodiment of the present invention.

【図2】本発明の方法により製作されたオーミック電極
における、接触抵抗RcのTi層膜厚依存性を示す図で
ある。
FIG. 2 is a diagram showing the dependence of contact resistance Rc on the Ti layer thickness in an ohmic electrode manufactured by the method of the present invention.

【図3】従来例における熱処理前の状態を示す断面図で
ある。
FIG. 3 is a sectional view showing a state before heat treatment in a conventional example.

【符号の説明】[Explanation of symbols]

2  GaAs基板 3  AuGe層 4  Ni層 5  Au層 6  オーミック電極用金属材料層 7  チタン層 2 GaAs substrate 3 AuGe layer 4 Ni layer 5 Au layer 6 Metal material layer for ohmic electrode 7 Titanium layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  半導体の表面にオーミック電極用金属
材料層を蒸着させ、オーミック電極用金属材料層の上に
チタン層を蒸着させ、ついで、前記オーミック電極用金
属材料層及びチタン層を合金化することを目的として熱
処理を施すことを特徴とするオーミック電極の形成方法
1. Depositing a metal material layer for ohmic electrodes on the surface of a semiconductor, depositing a titanium layer on the metal material layer for ohmic electrodes, and then alloying the metal material layer for ohmic electrodes and the titanium layer. A method for forming an ohmic electrode, characterized by performing heat treatment for the purpose.
【請求項2】  前記チタン層の膜厚を70nm以下と
したことを特徴とする請求項1に記載したオーミック電
極の形成方法。
2. The method for forming an ohmic electrode according to claim 1, wherein the thickness of the titanium layer is 70 nm or less.
JP8748091A 1991-03-26 1991-03-26 Method of forming ohmic electrode Pending JPH04298028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8748091A JPH04298028A (en) 1991-03-26 1991-03-26 Method of forming ohmic electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8748091A JPH04298028A (en) 1991-03-26 1991-03-26 Method of forming ohmic electrode

Publications (1)

Publication Number Publication Date
JPH04298028A true JPH04298028A (en) 1992-10-21

Family

ID=13916102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8748091A Pending JPH04298028A (en) 1991-03-26 1991-03-26 Method of forming ohmic electrode

Country Status (1)

Country Link
JP (1) JPH04298028A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242619A (en) * 1984-05-16 1985-12-02 Nippon Telegr & Teleph Corp <Ntt> Formation of semiconductor ohmic electrode
JPH0298171A (en) * 1988-10-04 1990-04-10 Murata Mfg Co Ltd Heat resistant ohmic electrode
JPH04286362A (en) * 1991-03-15 1992-10-12 Sharp Corp Ohmic electrode structure of compound semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242619A (en) * 1984-05-16 1985-12-02 Nippon Telegr & Teleph Corp <Ntt> Formation of semiconductor ohmic electrode
JPH0298171A (en) * 1988-10-04 1990-04-10 Murata Mfg Co Ltd Heat resistant ohmic electrode
JPH04286362A (en) * 1991-03-15 1992-10-12 Sharp Corp Ohmic electrode structure of compound semiconductor device

Similar Documents

Publication Publication Date Title
EP0843895B1 (en) Method of manufacturing a metal interconnect structure for an integrated circuit with improved electromigration reliability
JPH04320024A (en) Manufacture of semiconductor device
JPS60196937A (en) Semiconductor element and manufacture thereof
JP3304541B2 (en) Method of forming ohmic electrode
JP2565655B2 (en) Low resistance compound
JP2940455B2 (en) Compound semiconductor device
US4613890A (en) Alloyed contact for n-conducting GaAlAs-semi-conductor material
JPH04298028A (en) Method of forming ohmic electrode
US20210288159A1 (en) Semiconductor device
JP2942452B2 (en) Ohmic electrode of n-type semiconductor cubic boron nitride and method of forming the same
JP2959493B2 (en) Semiconductor light emitting device
JPH0298171A (en) Heat resistant ohmic electrode
KR930001311A (en) Metal wiring layer formation method of a semiconductor device
JP2003142696A (en) Schottky barrier diode
JPS61256766A (en) Electrode for compound semiconductor
US4081824A (en) Ohmic contact to aluminum-containing compound semiconductors
JPH05343401A (en) Semiconductor device
WO2000049645A1 (en) Electrode for semiconductor device and its manufacturing method
JPH07115185A (en) Electrode of semiconductor
JPH07176615A (en) Formation of wiring
JPS6231487B2 (en)
JPH05291560A (en) Barrier metal of semiconductor device
JPH05198577A (en) Manufacture of semiconductor device
JPS5932890B2 (en) Electrode formation method for shot diode
JP2785482B2 (en) Method for manufacturing semiconductor device