JPH04287348A - Semiconductor device and its mounting method - Google Patents
Semiconductor device and its mounting methodInfo
- Publication number
- JPH04287348A JPH04287348A JP3051807A JP5180791A JPH04287348A JP H04287348 A JPH04287348 A JP H04287348A JP 3051807 A JP3051807 A JP 3051807A JP 5180791 A JP5180791 A JP 5180791A JP H04287348 A JPH04287348 A JP H04287348A
- Authority
- JP
- Japan
- Prior art keywords
- package
- cavity
- semiconductor device
- heat
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 9
- 230000017525 heat dissipation Effects 0.000 claims abstract description 35
- 239000000919 ceramic Substances 0.000 claims abstract description 13
- 230000005855 radiation Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- YTRNSQPXEDGWMR-UHFFFAOYSA-N alpha-Cyclohexylmandelic acid Chemical compound C=1C=CC=CC=1C(O)(C(=O)O)C1CCCCC1 YTRNSQPXEDGWMR-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910018404 Al2 O3 Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は半導体装置とその実装方
法に係わり、特にキャビティアップ型のセラミックＰＧ
Ａパッケージを用いて、放熱性に優れた半導体装置と、
その半導体装置を低背実装ができる実装方法に関する。[Industrial Application Field] The present invention relates to a semiconductor device and its mounting method, and particularly to a cavity-up type ceramic PG.
A semiconductor device with excellent heat dissipation using A package,
The present invention relates to a mounting method that enables low-profile mounting of the semiconductor device.
【０００２】近年、半導体装置は、電子機器の多機能、
高性能、小型軽量化に呼応して、チップとも呼ばれる半
導体素子の大容量、高速、高密度集積化に伴って、チッ
プで生じる発熱がますます増大する方向にある。その一
方で、電子機器の軽薄短小の要請に応えるために、チッ
プが封止されるパッケージの小型薄型化も進められてい
る。[0002] In recent years, semiconductor devices have been used for multifunctional electronic equipment,
In response to higher performance, smaller size, and lighter weight, semiconductor elements, also called chips, have become larger in capacity, faster, and more densely integrated, and the heat generated by chips is on the rise. On the other hand, in order to meet the demands for lighter, thinner, and smaller electronic devices, progress is being made in making the packages in which chips are sealed smaller and thinner.
【０００３】そこで、半導体装置を正常に動作させるた
めに、チップで発生した熱を如何に効果的にパッケージ
から放出させるかが、半導体装置の性能を左右する重要
な製造技術となっている。Therefore, in order to operate the semiconductor device normally, how to effectively release the heat generated in the chip from the package has become an important manufacturing technology that affects the performance of the semiconductor device.
【０００４】0004
【従来の技術】半導体装置は、チップの保護、基板への
搭載、取扱の容易さなどの必要性から、一般にパッケー
ジに封入されて用いられる。このパッケージには、チッ
プの形状や導出されるリードの本数、あるいは顧客がい
ろいろな実装形態が採れるようにといったことから、種
々のパッケージ形態が採られている。そして、パッケー
ジ材料には熱硬化性樹脂を用いた、いわゆるプラスチッ
クパッケージがよく用いられている。2. Description of the Related Art Semiconductor devices are generally used sealed in packages because of the need for chip protection, mounting on a substrate, ease of handling, and the like. Various package forms are adopted for this package, depending on the shape of the chip, the number of leads led out, or to allow customers to use various mounting forms. A so-called plastic package using thermosetting resin as a package material is often used.
【０００５】ところが、顧客の要求に応じて作られる例
えばＡＳＩＣと呼ばれる半導体装置などに見られるよう
に、大容量、高速、高密度実装といった要請がますます
強まってくると、チップの発熱を重要視し、熱放散性能
の優れたパッケージ形態を実現していくことが必要にな
ってくる。However, as demands for large capacity, high speed, and high-density packaging become more and more important, as seen in semiconductor devices called ASICs that are manufactured in response to customer demands, chip heat generation becomes more important. Therefore, it will be necessary to realize a package form with excellent heat dissipation performance.
【０００６】そこで、多用されているプラスチックパッ
ケージに替わって、より熱放散性能が優れたセラミック
を封止材料として用いたいわゆるセラミックパッケージ
が用いられるようになっている。Therefore, instead of the widely used plastic packages, so-called ceramic packages using ceramic as a sealing material, which has better heat dissipation performance, are being used.
【０００７】セラミックパッケージの場合にも、プラス
チックパッケージに見られるようないろいろなパッケー
ジ形態、例えばＤＩＰ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ
Ｐａｃｋａｇｅ） とかＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐ）類似のパッケージ形態などがある。しかし、プラス
チックパッケージよりも高価なのであまり一般的でない
。むしろ、チップから導出するリードの本数が多く、し
かも発熱も大きいチップに適用される場合が多く。その
パッケージ形態はＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒ
ａｙ） パッケージが多い。[0007] In the case of ceramic packages as well, there are various package forms found in plastic packages, such as DIP (Dual In-line).
Package) or QFP (Quad Flat
P) There are similar package formats. However, it is less common because it is more expensive than plastic packaging. Rather, it is often applied to chips that have a large number of leads coming out of the chip and generate a lot of heat. Its package form is PGA (Pin Grid Arr.
ay) There are many packages.
【０００８】図５は従来のセラミックＰＧＡの一例の一
部切欠き斜視図であり、図５（Ａ）はキャビティアップ
型、図５（Ｂ）はキャビティダウン型を示す。図におい
て、１はパッケージ、１ａはキャビティ、２はチップ、
３はリードピン、６は蓋、７は支持板、８は放熱フィン
である。FIG. 5 is a partially cutaway perspective view of an example of a conventional ceramic PGA, with FIG. 5(A) showing a cavity-up type and FIG. 5(B) showing a cavity-down type. In the figure, 1 is a package, 1a is a cavity, 2 is a chip,
3 is a lead pin, 6 is a lid, 7 is a support plate, and 8 is a radiation fin.
【０００９】ＰＧＡパッケージには、プラスチックを基
材としたＰＰＧＡパッケージと呼ばれるものも開発され
ているが、こゝ例示するセラミックＰＧＡ、いわゆるＣ
ＰＧＡパッケージは、例えばＡｌ２ Ｏ３ （アルミナ
）とかＡｌＮ（ちっ化アルミニウム）などのセラミック
の熱伝導性の良さを活かしたパッケージである。[0009] Among the PGA packages, a type called a PPGA package based on plastic has also been developed, but this example is a ceramic PGA, so-called C.
A PGA package is a package that takes advantage of the good thermal conductivity of ceramics such as Al2O3 (alumina) and AlN (aluminum nitride).
【００１０】パッケージ１の下面には、数十本〜数百本
のリードピン３が格子状に植立されており、チップ２は
このパッケージ１に設けられたキャビティ１ａに直付け
されている。そして、このキャビティ１ａがパッケージ
１の上面に設けられているか下面に設けられているかに
よって、キャビティアップ型とキャビティダウン型とに
分かれる。On the lower surface of the package 1, several tens to hundreds of lead pins 3 are planted in a grid pattern, and the chip 2 is directly attached to a cavity 1a provided in the package 1. Depending on whether the cavity 1a is provided on the upper surface or the lower surface of the package 1, it is divided into a cavity-up type and a cavity-down type.
【００１１】図５（Ａ）に示したキャビティアップ型は
、キャビティ１ａがパッケージ１の上面の中央部に設け
られており、そのキャビティ１ａの底面には、例えばＡ
ｕ−Ｓｉの共晶によるろう接によってチップ２がダイボ
ンディングいる。そして、金属製の蓋６をろう接してキ
ャビティ１ａを封止した構成になっている。In the cavity-up type shown in FIG. 5A, a cavity 1a is provided at the center of the upper surface of the package 1, and the bottom surface of the cavity 1a has, for example, a
The chip 2 is die-bonded by soldering using u-Si eutectic. The cavity 1a is sealed by soldering a metal lid 6.
【００１２】このキャビティアップ型のパッケージ形態
においては、パッケージ１がヒートシンクとなっており
、チップ２で生じた発熱はこのパッケージ１に吸収され
、放熱されて温度上昇が抑えられるようになっている。In this cavity-up type package form, the package 1 serves as a heat sink, and the heat generated by the chip 2 is absorbed by the package 1 and radiated, thereby suppressing a temperature rise.
【００１３】図５（Ｂ）に示したキャビティダウン型は
、キャビティ１ａがパッケージ１の下面の中央部に設け
られている。そして、そのキャビティ１ａの底面にチッ
プ２がろう接されており、キャビティ１ａは金属製の蓋
６で封止されている。In the cavity down type shown in FIG. 5(B), a cavity 1a is provided at the center of the lower surface of the package 1. A chip 2 is soldered to the bottom of the cavity 1a, and the cavity 1a is sealed with a metal lid 6.
【００１４】一方、キャビティ１ａの上面には、熱伝導
性の良い金属製の支持板７を介して放熱フィン８がろう
接されている。そして、この放熱フィン８はパッケージ
１と一体となって、より熱容量の大きなヒートシンクに
なっている。また、放熱フィン８は、放熱効率をよくな
るように外気に接する表面積を大きくした構成になって
おり、フィンが数重〜十数重に設けられている。On the other hand, a heat dissipation fin 8 is soldered to the upper surface of the cavity 1a via a metal support plate 7 having good thermal conductivity. The radiation fins 8 are integrated with the package 1 to form a heat sink with a larger heat capacity. Further, the heat radiation fins 8 have a structure in which the surface area in contact with the outside air is increased to improve heat radiation efficiency, and the fins are provided in several to ten-odd layers.
【００１５】このキャビティダウン型のパッケージ形態
においては、チップ２で生じた発熱は、ヒートシンクで
あるパッケージ１と放熱フィン８に吸収されるとともに
、放熱フィン８を通して効果的に外部に放熱される。
ところが、キャビティアップ型の場合には、蓋６に放熱
フィン８を設けても、チップ２との間が中空になってい
るので、放熱の効果が半減する。従って、キャビティダ
ウン型の方が、キャビティアップ型のパッケージ形態よ
りも放熱効率がよい。In this cavity-down type package form, heat generated in the chip 2 is absorbed by the package 1 and the radiation fins 8, which are heat sinks, and is effectively radiated to the outside through the radiation fins 8. However, in the case of the cavity-up type, even if the heat dissipation fins 8 are provided on the lid 6, the space between the cover 6 and the chip 2 is hollow, so the heat dissipation effect is halved. Therefore, the cavity-down type has better heat dissipation efficiency than the cavity-up type package form.
【００１６】[0016]
【発明が解決しようとする課題】このように、導出リー
ドの本数が多く発熱量が大きいチップに対して適用され
るＰＧＡパッケージには、キャビティアップ型とキャビ
ティダウン型のパッケージ形態があるが、キャビティア
ップ型に比べてキャビティダウン型のパッケージの方が
、パッケージに放熱フィンを取り付けられるので放熱性
能がよい。[Problems to be Solved by the Invention] As described above, there are cavity-up type and cavity-down type package forms for PGA packages applied to chips with a large number of lead-out leads and a large amount of heat generation. Compared to up-type packages, cavity-down type packages have better heat dissipation performance because heat dissipation fins can be attached to the package.
【００１７】ところが、放熱フィンはパッケージの上面
から突出しているので、放熱フィン付きのキャビティダ
ウン型パッケージの半導体装置をプリント板などに搭載
すると、厚み方向の寸法が大きくなってしまう。そのた
め、このプリント板が実装される機器の軽薄短小の要請
，特に薄くする要請に応えられない問題があった。However, since the radiation fins protrude from the top surface of the package, when a semiconductor device in a cavity down type package with radiation fins is mounted on a printed board or the like, the dimension in the thickness direction becomes large. Therefore, there was a problem in that it was not possible to meet the demands for lighter, thinner, and smaller equipment on which this printed board was mounted, particularly for thinner equipment.
【００１８】そこで本発明は、キャビティアップ型パッ
ケージに放熱手段を設けて、放熱効率をより大きくなし
た半導体装置と、その半導体装置をプリント板に低背実
装できる実装方法を提供することを目的としている。SUMMARY OF THE INVENTION Accordingly, the present invention aims to provide a semiconductor device in which a cavity-up type package is provided with a heat dissipation means to increase heat dissipation efficiency, and a mounting method that enables low-profile mounting of the semiconductor device on a printed circuit board. There is.
【００１９】[0019]
【課題を解決するための手段】上で述べた課題は、セラ
ミック製のパッケージと、該パッケージの、上面の中央
部に設けられたキャビティにマウントされたチップと、
下面の周辺部に植立された複数本のリードピンを有する
キャビティアップ型の半導体装置であって、前記パッケ
ージは、下面中央部に放熱手段が熱伝導可能に設けられ
ているものであるように構成された半導体装置と、前記
半導体装置がプリント板に実装される際、放熱手段が該
プリント板に穿設された逃げ孔に挿通するように構成さ
れた半導体装置の実装方法と、によって解決される。[Means for Solving the Problems] The problems described above include a ceramic package, a chip mounted in a cavity provided in the center of the top surface of the package,
A cavity-up type semiconductor device having a plurality of lead pins planted in a peripheral portion of a lower surface, the package being configured such that a heat dissipation means is provided in a central portion of the lower surface to enable heat conduction. The present invention is solved by a semiconductor device and a mounting method for a semiconductor device configured such that when the semiconductor device is mounted on a printed board, a heat dissipation means is inserted into an escape hole formed in the printed board. .
【００２０】[0020]
【作用】半導体装置における従来のキャビティアップ型
パッケージは、プリント板に低背実装できるが放熱効率
がよくなかったのに対して、本発明においては、パッケ
ージの下面の中央部に放熱手段を設けて放熱するように
している。そして、この放熱手段には、複数本の柱状部
材、またはこの柱状部材に複数枚のフィンを設けて熱伝
導可能に植立させるようにしている。[Function] The conventional cavity-up type package for semiconductor devices can be mounted on a printed circuit board with a low profile, but the heat dissipation efficiency is not good.In contrast, in the present invention, a heat dissipation means is provided in the center of the bottom surface of the package. It is designed to dissipate heat. The heat dissipation means includes a plurality of columnar members, or a plurality of fins on the columnar members, and is erected to enable heat conduction.
【００２１】一方、この半導体装置をプリント板に実装
するに際しては、プリント板に設けた逃げ孔に放熱手段
の柱状部材が挿通するか、その逃げ孔にヒートシンクを
内設して、そのヒートシンクに柱状部材の先端を熱伝導
可能に当接させるようにしている。On the other hand, when this semiconductor device is mounted on a printed board, a columnar member of the heat dissipation means is inserted into an escape hole provided in the printed board, or a heat sink is installed inside the escape hole, and a columnar member is inserted into the heat sink. The tips of the members are brought into contact to enable heat conduction.
【００２２】こうすると、キャビティアップ型パッケー
ジであっても、放熱性を向上させることができるばかり
でなく、パッケージの下面に突出した放熱手段の高さを
見かけ上低くして低背実装も実現できる。[0022] In this way, even with a cavity-up type package, not only the heat dissipation performance can be improved, but also the height of the heat dissipation means protruding from the bottom surface of the package can be lowered in appearance, thereby realizing low-profile mounting. .
【００２３】[0023]
【実施例】図１は本発明の第１の実施例の一部切欠き斜
視図、図２は本発明の第２の実施例の一部切欠き斜視図
、図３は本発明の第３の実施例の断面図、図４は本発明
の第４の実施例の断面図である。図において、１はパッ
ケージ、１ａはキャビティ、２はチップ、３はリードピ
ン、４は放熱手段、４ａは柱状部材、４ｂはフィン、５
はプリント板、５ａは逃げ孔、５ｂはヒートシンク、６
は蓋、７は支持板である。[Embodiment] FIG. 1 is a partially cutaway perspective view of a first embodiment of the present invention, FIG. 2 is a partially cutaway perspective view of a second embodiment of the present invention, and FIG. 3 is a partially cutaway perspective view of a third embodiment of the present invention. FIG. 4 is a sectional view of a fourth embodiment of the present invention. In the figure, 1 is a package, 1a is a cavity, 2 is a chip, 3 is a lead pin, 4 is a heat dissipation means, 4a is a columnar member, 4b is a fin, 5
is a printed board, 5a is an escape hole, 5b is a heat sink, 6
is a lid, and 7 is a support plate.
【００２４】パッケージ１は、セラミック製のいわゆる
ＣＰＧＡパッケージと呼ばれるものあり、Ａｌ２ Ｏ３
とかＡｌＮなどの素材を成形し焼成して作ったもので
ある。そして、チップ２がマウントされるキャビティ１
ａがパッケージ１の上面の中央部に凹部となって設けら
れている。つまり、キャビティアップ型のＣＰＧＡパッ
ケージである。The package 1 is a so-called CPGA package made of ceramic, and is made of Al2O3.
It is made by molding and firing materials such as AlN. and cavity 1 where chip 2 is mounted.
A is provided in the center of the upper surface of the package 1 as a recessed portion. In other words, it is a cavity-up type CPGA package.
【００２５】パッケージ１の下面の周辺部には、数十〜
数百本のリードピン３が格子状に植えられている。図示
してないが、このリードピン３はパッケージ１の中で多
層配線されてキャビティ１ａの壁に端子が露出しており
、チップ２のパッドと接続されている。そして、キャビ
ティ１ａは金属製の蓋６がろう接されて封止される。At the periphery of the bottom surface of the package 1, several dozen to
Several hundred lead pins 3 are planted in a grid pattern. Although not shown, the lead pins 3 are wired in multiple layers within the package 1, with terminals exposed on the wall of the cavity 1a, and connected to pads of the chip 2. Then, the cavity 1a is sealed by soldering a metal lid 6.
【００２６】実施例：１
図１において、パッケージ１の下面の中央部には、放熱
手段４として複数個の柱状部材４ａが設けられている。
この柱状部材４ａは、例えばリードピン３と同じ材質の
Ｆｅ−Ｎｉ系の合金製でもよく、パッケージ１と同じ材
質のＡｌ２ Ｏ３ とかＡｌＮなどをメタライズして用
いることもできる。そして、リードピン３をパッケージ
１に銀ろうなどを用いてろう接する際に同時にろう接す
る。あるいは、パッケージ１を形成する際に、柱状部材
４ａも一体成形して焼成し、一体構成にすることもでき
る。Embodiment 1 In FIG. 1, a plurality of columnar members 4a are provided as heat dissipation means 4 at the center of the lower surface of the package 1. As shown in FIG. The columnar member 4a may be made of, for example, a Fe--Ni alloy, which is the same material as the lead pin 3, or may be made of the same material as the package 1, such as Al2 O3 or AlN, which is metallized. Then, when the lead pins 3 are soldered to the package 1 using silver solder or the like, they are soldered at the same time. Alternatively, when forming the package 1, the columnar member 4a can also be integrally molded and fired to form an integral structure.
【００２７】こうして、キャビティアップ型のパッケー
ジにおいても、効率よく放熱を行うことができ、放熱フ
ィンを設けたキャビティダウン型のパッケージと同じ放
熱効果が得られる場合で比較しても、実装高さがほゞ１
／３に縮小できた。[0027] In this way, heat can be dissipated efficiently even in a cavity-up type package, and the mounting height is lower than that of a cavity-down type package with heat dissipation fins, even though the same heat dissipation effect can be obtained. Houji 1
It was possible to reduce the size to /3.
【００２８】実施例：２
図２において、複数個の柱状部材４ａのそれぞれに、柱
状部材４ａと一体構成の複数枚のフィン４ｂが設けられ
ている。そうすると、放熱手段４の放熱効率をより一層
大きくすることができる。Embodiment 2 In FIG. 2, each of the plurality of columnar members 4a is provided with a plurality of fins 4b integrally constructed with the columnar member 4a. Then, the heat radiation efficiency of the heat radiation means 4 can be further increased.
【００２９】実施例：３
図３において、本発明になる半導体装置は、パッケージ
１の下面に放熱手段４が突出している。そこで、プリン
ト板５に逃げ孔５ａを設けて、この逃げ孔５ａに放熱手
段４が逃げるようにする。Embodiment 3 In FIG. 3, a semiconductor device according to the present invention has a heat dissipating means 4 protruding from the bottom surface of a package 1. Therefore, an escape hole 5a is provided in the printed board 5 so that the heat radiating means 4 can escape through the escape hole 5a.
【００３０】そうすると、プリント板５に実装した際、
放熱手段４のないパッケージ形態と全く同じ実装高さに
することができ、低背実装が実現できる。このような低
背に実装できる実装方法は、パッケージの上面に放熱フ
ィンを突設した従来のキャビティダウン型のパッケージ
形態では、如何ともし難いことである。[0030] Then, when mounted on the printed board 5,
The mounting height can be exactly the same as that of the package form without the heat dissipation means 4, and low-profile mounting can be realized. Such a low-profile mounting method is difficult to achieve with the conventional cavity-down type package in which heat dissipation fins are protruded from the top surface of the package.
【００３１】実施例：４
図４において、プリント板５に設けた逃げ孔５ａの中に
、例えば金属製のヒートシンク５ｂを設ける。そして、
プリント板５に実装した際、放熱手段４がこのヒートシ
ンク５ｂに熱伝導性よく当接するようにする。そうする
と、放熱手段４の放熱効率をより一層高くすることがで
きる。Embodiment 4 In FIG. 4, a heat sink 5b made of metal, for example, is provided in an escape hole 5a provided in a printed board 5. and,
When mounted on the printed board 5, the heat dissipation means 4 is brought into contact with the heat sink 5b with good thermal conductivity. By doing so, the heat radiation efficiency of the heat radiation means 4 can be further increased.
【００３２】[0032]
【発明の効果】従来のＰＧＡパッケージにおいては、特
ににキャビティダウン型のパッケージに放熱フィンを設
けると実装高さが高くなり、機器の低背指向に適用し難
かったのに対して、本発明になる半導体装置においては
、キャビティアップ型のパッケージの下面に放熱手段を
設けて、放熱効率をより高くしている。また、実装高さ
が高くならないように、プリント板に逃げ孔を設けて、
その逃げ孔にパッケージの下面に突出した放熱手段を逃
がす実装方法を採るようにしている。[Effects of the Invention] In the conventional PGA package, especially when a cavity-down type package is provided with heat dissipation fins, the mounting height becomes high, making it difficult to apply it to low-profile devices. In this semiconductor device, heat dissipation means is provided on the bottom surface of a cavity-up type package to further increase heat dissipation efficiency. In addition, to prevent the mounting height from becoming too high, we provided relief holes on the printed board.
A mounting method is adopted in which the heat dissipation means protruding from the bottom surface of the package escapes into the escape hole.
【００３３】このように、今後ますます高密度集積化、
高速化が進んで発熱が大きくなる傾向にある半導体装置
に対して、ＰＧＡパッケージで効率よく放熱しながら、
しかも低背実装が実現できるので、本発明は半導体装置
のパッケージ技術の発展に寄与するところが大である。[0033] In this way, in the future, there will be more and more high-density integration,
Semiconductor devices tend to generate more heat as speed increases, and PGA packages efficiently dissipate heat while providing
Furthermore, since low-profile packaging can be realized, the present invention greatly contributes to the development of packaging technology for semiconductor devices.
【図１】 本発明の第１の実施例の一部切欠き斜視図
である。FIG. 1 is a partially cutaway perspective view of a first embodiment of the invention.
【図２】 本発明の第２の実施例の一部切欠き斜視図
である。FIG. 2 is a partially cutaway perspective view of a second embodiment of the invention.
【図３】 本発明の第３の実施例の断面図である。FIG. 3 is a sectional view of a third embodiment of the present invention.
【図４】 本発明の第４の実施例の断面図である。FIG. 4 is a sectional view of a fourth embodiment of the present invention.
【図５】 従来のセラミックＰＧＡの一例の一部切欠
き斜視図であり、（Ａ）はキャビティアップ型、（Ｂ）
はキャビティダウン型である。FIG. 5 is a partially cutaway perspective view of an example of a conventional ceramic PGA, in which (A) is a cavity-up type and (B) is a cavity-up type.
is a cavity down type.
１ パッケージ １
ａ キャビティ２ チップ
３ リードピン
４ 放熱手段 ４ａ 柱状
部材 ４ｂ フィン
５ プリント板 ５ａ 逃げ孔
５ｂ ヒートシンク1 package 1
a Cavity 2 Chip 3 Lead pin 4 Heat dissipation means 4a Column member 4b Fin 5 Printed board 5a Escape hole 5b Heat sink
Claims (5)
、該パッケージ（１） の、上面の中央部に設けられた
キャビティ（１ａ）にマウントされたチップ（２） と
、下面の周辺部に植立された複数本のリードピン（３）
を有するキャビティアップ型の半導体装置であって、前
記パッケージ（１）は、下面中央部に放熱手段（４）
が熱伝導可能に設けられているものであることを特徴と
する半導体装置。Claim 1: A ceramic package (1), a chip (2) mounted in a cavity (1a) provided in the center of the upper surface of the package (1), and a chip (2) mounted on the periphery of the lower surface of the package (1). Multiple lead pins (3)
A cavity-up type semiconductor device having a heat dissipating means (4) in the center of the lower surface of the package (1).
What is claimed is: 1. A semiconductor device characterized in that the semiconductor device is provided to be heat conductive.
状部材（４ａ）が植立されているものである請求項１記
載の半導体装置。2. The semiconductor device according to claim 1, wherein the heat dissipation member (4) has a plurality of columnar members (4a) planted thereon.
４ａ）のそれぞれが複数枚のフィン（４ｂ）を有するも
のである請求項２記載の半導体装置。3. The heat dissipation member (4) is a columnar member (
3. The semiconductor device according to claim 2, wherein each of the fins (4a) has a plurality of fins (4b).
ト板（５） に実装される際、前記放熱手段（４） が
該プリント板（５） に穿設された逃げ孔（５ａ）に挿
通する半導体装置の実装方法。4. When the semiconductor device according to claim 1 is mounted on a printed board (5), the heat radiation means (4) is inserted into an escape hole (5a) formed in the printed board (5). A method for mounting semiconductor devices.
ａ）にヒートシンク（５ｂ）が内設され、請求項１記載
の半導体装置が、前記プリント板（５） に実装される
際、前記放熱手段（４） の先端部が前記ヒートシンク
（５ｂ）に熱伝導可能に当接する請求項４記載の半導体
装置の実装方法。5. An escape hole (5) of the printed board (5).
a) is provided with a heat sink (5b), and when the semiconductor device according to claim 1 is mounted on the printed board (5), the tip of the heat dissipation means (4) is disposed within the heat sink (5b). 5. The method of mounting a semiconductor device according to claim 4, wherein the semiconductor devices are brought into conductive contact.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051807A JPH04287348A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051807A JPH04287348A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its mounting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287348A true JPH04287348A (en) | 1992-10-12 |
Family
ID=12897193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051807A Withdrawn JPH04287348A (en) | 1991-03-18 | 1991-03-18 | Semiconductor device and its mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287348A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563773A (en) * | 1991-11-15 | 1996-10-08 | Kabushiki Kaisha Toshiba | Semiconductor module having multiple insulation and wiring layers |
| WO2013172420A1 (en) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | Semiconductor-element-accommodating package, semiconductor device and mounting structure |
-
1991
- 1991-03-18 JP JP3051807A patent/JPH04287348A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563773A (en) * | 1991-11-15 | 1996-10-08 | Kabushiki Kaisha Toshiba | Semiconductor module having multiple insulation and wiring layers |
| WO2013172420A1 (en) * | 2012-05-18 | 2013-11-21 | 京セラ株式会社 | Semiconductor-element-accommodating package, semiconductor device and mounting structure |
| US20150130043A1 (en) * | 2012-05-18 | 2015-05-14 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
| JP5837187B2 (en) * | 2012-05-18 | 2015-12-24 | 京セラ株式会社 | Semiconductor element storage package, semiconductor device, and mounting structure |
| US9443777B2 (en) | 2012-05-18 | 2016-09-13 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| US6853070B2 (en) | Die-down ball grid array package with die-attached heat spreader and method for making the same | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US6369455B1 (en) | Externally-embedded heat-dissipating device for ball grid array integrated circuit package | |
| US6081037A (en) | Semiconductor component having a semiconductor chip mounted to a chip mount | |
| US20080001277A1 (en) | Semiconductor package system and method of improving heat dissipation of a semiconductor package | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US6538321B2 (en) | Heat sink with collapse structure and semiconductor package with heat sink | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US6750397B2 (en) | Thermally enhanced semiconductor build-up package | |
| KR960000222B1 (en) | Package with heat sink | |
| KR20020043395A (en) | Semiconductor package | |
| JPH04287348A (en) | Semiconductor device and its mounting method | |
| JPH03174749A (en) | Semiconductor device | |
| KR100474193B1 (en) | BG Package and Manufacturing Method | |
| JPH08264688A (en) | Ceramic package for semiconductor | |
| JP2765242B2 (en) | Integrated circuit device | |
| JPS6151427B2 (en) | ||
| JPH0878616A (en) | Multi-chip module | |
| KR940010541B1 (en) | Module package | |
| KR20220077821A (en) | Natural convection induction heat slug design and semiconductor package equipped with the same | |
| JP3335657B2 (en) | Semiconductor package | |
| KR200241482Y1 (en) | structure of SBGA package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |