JPH04271178A - Optical converter - Google Patents
Optical converterInfo
- Publication number
- JPH04271178A JPH04271178A JP3012597A JP1259791A JPH04271178A JP H04271178 A JPH04271178 A JP H04271178A JP 3012597 A JP3012597 A JP 3012597A JP 1259791 A JP1259791 A JP 1259791A JP H04271178 A JPH04271178 A JP H04271178A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- thickness
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000002844 melting Methods 0.000 claims abstract description 33
- 230000008018 melting Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 60
- 229910021332 silicide Inorganic materials 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 238000004544 sputter deposition Methods 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 33
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は光電変換素子に関し、よ
り詳細には、1次元、または2次元方向に配列したフォ
トセンサからスイッチを介して走査素子により光電荷を
取出すように構成された走査用集積回路基板上で、上記
フォトセンサを積層手段で堆積形成している光電変換装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion element, and more particularly to a scanning device configured to extract photoelectric charges from photosensors arranged in one or two dimensions using a scanning element via a switch. The present invention relates to a photoelectric conversion device in which the photosensor described above is deposited on an integrated circuit board using a laminating means.
【0002】0002
【従来の技術】近年、ファクシミリ、デジタル複写機、
イメージリーダー、或はビデオカメラなどの画像情報処
理装置の普及に伴って、フォトセンサーを一次元に配列
した長尺ラインセンサや、二次元に配列したエリアセン
サが多用されている。これらに用いられるフォトセンサ
としては種々の形態が考えられるが、
(1)材料の特性に合わせて機能の分離が行なえる。
(2)大面積の一括作成が可能。
(3)基板の制約を受けない低温プロセスである。
(4)作成プロセスが容易で低コスト化が図れる。
という機能性を考慮して、スイッチ素子や走査回路を形
成した基板上に、薄膜型のフォトセンサを積層した積層
型光電変換装置の応用が活発である。[Prior Art] In recent years, facsimiles, digital copying machines,
2. Description of the Related Art With the spread of image information processing devices such as image readers and video cameras, long line sensors in which photo sensors are arranged in one dimension and area sensors in which photosensors are arranged in two dimensions are frequently used. Various forms of photosensors are conceivable for use in these applications, but (1) functions can be separated according to the characteristics of the material. (2) Large area can be created all at once. (3) It is a low temperature process that is not limited by the substrate. (4) The production process is easy and costs can be reduced. In consideration of this functionality, applications of stacked photoelectric conversion devices in which thin film photosensors are stacked on a substrate on which switching elements and scanning circuits are formed are being actively applied.
【0003】このような薄膜型フォトセンサを形成する
際には、光導電性膜の上下に電極を積層するという形態
をとるが、光導電性膜の下部に配置される電極を形成す
る材料は、下地基板へ与えるダメージをできるだけ避け
るため、あるいは上部に形成する層の熱などの影響や、
上部に形成する層との反応を抑えるため、通常は高融点
の金属が用いられる。[0003] When forming such a thin film type photosensor, electrodes are laminated above and below a photoconductive film, but the material for forming the electrodes placed below the photoconductive film is In order to avoid damage to the underlying substrate as much as possible, or to prevent the effects of heat from the layer formed on top,
A metal with a high melting point is usually used to suppress reaction with the layer formed on top.
【0004】0004
【発明が解決しようとする課題】しかしながら、上記下
部電極は、下地の走査回路部のスイッチ素子との接続の
ための配線を兼ねていて、素子パタ−ンの形成により生
じる多くの段差を横切ることになる。そのため、配線電
極としては、膜厚が厚くできる材料を選択して、断線を
避ける必要があるが、通常、フォトセンサの下部電極に
用いられる金属は、高融点で反応性が低い材料が採用さ
れているため、膜が硬く、曲げに対して脆く、また、十
分な厚さにできない。従って、上記段差部においてしば
しば断線が発生し、画素欠陥を生起するという問題を抱
えている。[Problems to be Solved by the Invention] However, the lower electrode also serves as wiring for connection to the switch element of the underlying scanning circuit section, and has to cross many steps caused by the formation of the element pattern. become. Therefore, for wiring electrodes, it is necessary to select a material that allows for a thick film to avoid disconnection, but normally the metal used for the lower electrode of a photosensor is a material with a high melting point and low reactivity. Because of this, the film is hard and brittle against bending, and it cannot be made sufficiently thick. Therefore, there is a problem in that disconnections often occur at the stepped portions, resulting in pixel defects.
【0005】[0005]
【発明の目的】本発明は上記事情に基いてなされたもの
で、フォトセンサの下部電極を基板上の配線電極に兼用
する場合でも、断線の発生を回避し、画素欠陥のない、
信頼性の高い光電変換装置を提供しようとするものであ
る。OBJECTS OF THE INVENTION The present invention has been made based on the above circumstances, and even when the lower electrode of a photosensor is also used as a wiring electrode on a substrate, it is possible to avoid the occurrence of disconnection and to avoid pixel defects.
The aim is to provide a highly reliable photoelectric conversion device.
【0006】[0006]
【課題を解決するための手段】このため、本発明では、
1次元、または2次元方向に配列したフォトセンサから
スイッチを介して走査素子により光電荷を取出すように
構成された走査用集積回路基板上で、上記フォトセンサ
を構成するために、層間絶縁膜の開口部を介して上記ス
イッチに対して電気的に接続される下部電極膜、上記光
電荷を発生する光導電性膜、及び上部電極膜の順序で堆
積している光電変換装置において、上記下部電極が、上
記上部電極および上記下部電極の重なり部によって決め
られる画素領域で、その膜厚が5000Å以下の低融点
の1層の金属または金属シリサイド電極層で構成され、
また、上記基板上に存在する段差部で、2層の金属また
は金属シリサイド電極層より構成されており、上記2層
の金属または金属シリサイド層は、その一方が5000
Å以下の膜厚の低融点の金属または金属シリサイド層で
あり、他方が10000Å以上の膜厚の高融点の金属ま
たは金属シリサイド層である。[Means for solving the problem] Therefore, in the present invention,
An interlayer insulating film is formed on a scanning integrated circuit board configured to extract photocharges from photosensors arranged in one or two dimensions using a scanning element via a switch. In a photoelectric conversion device in which a lower electrode film electrically connected to the switch through an opening, a photoconductive film that generates photocharges, and an upper electrode film are deposited in this order, the lower electrode is a pixel area determined by the overlapping portion of the upper electrode and the lower electrode, and is composed of a single metal or metal silicide electrode layer with a film thickness of 5000 Å or less and a low melting point,
Further, the step portion existing on the substrate is composed of two metal or metal silicide electrode layers, and one of the two metal or metal silicide layers has a
One is a low melting point metal or metal silicide layer with a thickness of 10,000 Å or more, and the other is a high melting point metal or metal silicide layer with a thickness of 10,000 Å or more.
【0007】[0007]
【実施例】以下、本発明を図示の実施例を参照して具体
的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically explained below with reference to illustrated embodiments.
【0008】図1、図2は、本発明を理解するために提
示されたフォトセンサの断面を示しており、それぞれ画
素部分の下部電極をCrで形成した場合と、Alで形成
した場合との概念図である。仮に、Alのような低融点
の金属を上記フォトセンサの下部電極に用いると、ヒロ
ックによるショートや、光導電性膜との反応による特性
劣化が発生しやすい。そこで、通常、この下部電極には
、Crのような高融点の金属が用いられる。このように
、Crなどを用いると、以上のような問題は起こらない
。勿論、高融点の金属として、CrのかわりにMo,T
i,W を用いても同様の効果が得られる。しかし、こ
の下部電極を段差部を横切るように形成し、下地の走査
回路部の配線電極に兼ねさせると、その段差部で破断し
て、断線を起こすおそれがある。これは、通常、上記下
部電極が上記段差部より薄い厚さであり、また、硬い材
料であるためである。FIGS. 1 and 2 show cross sections of a photosensor proposed for understanding the present invention, and show cases in which the lower electrode of the pixel portion is formed of Cr and Al, respectively. It is a conceptual diagram. If a metal with a low melting point such as Al is used for the lower electrode of the photosensor, short circuits due to hillocks and characteristic deterioration due to reactions with the photoconductive film are likely to occur. Therefore, a high melting point metal such as Cr is usually used for this lower electrode. In this way, if Cr or the like is used, the above problem does not occur. Of course, as high melting point metals, Mo and T can be used instead of Cr.
A similar effect can be obtained by using i,W. However, if this lower electrode is formed to cross the step and also serves as a wiring electrode for the underlying scanning circuit section, there is a risk that it will break at the step and cause a disconnection. This is because the lower electrode is usually thinner than the stepped portion and is made of a harder material.
【0009】そこで、本発明においては、図3に示すよ
うに、基板段差部における下部電極を2層に構成し、例
えば、下層をCrで、上層をAlで形成するのである。
この場合、通常Crの膜厚はそこにある段差の寸法より
も小さく、また、硬いために割れやすく、段切れを起こ
してしまうことがある。これは、CrではなくMo,T
i,W でも同様である。しかしながら、上記下部電極
は、例えば、上層にAlを用いることで、実質的な断線
を避けることができる。即ち、Alのような低融点の金
属は、膜質が柔らかく、段差以上の膜厚を堆積すること
ができるため、充分に上記段差を被覆して配線切れ起こ
さないようにできる。以上のような理由で画素欠陥の欠
陥の発生を抑制し、信頼性の高い光電変換装置を実現す
ることができる。Therefore, in the present invention, as shown in FIG. 3, the lower electrode at the step portion of the substrate is formed into two layers, for example, the lower layer is made of Cr and the upper layer is made of Al. In this case, the thickness of the Cr film is usually smaller than the dimension of the step therein, and since it is hard, it is easy to break and may cause step breakage. This is not Cr but Mo, T
The same applies to i and W. However, substantial disconnection can be avoided by using Al as the upper layer of the lower electrode, for example. That is, since a low melting point metal such as Al has a soft film quality and can be deposited to a thickness greater than the step difference, it is possible to sufficiently cover the step difference and prevent wiring breakage. For the reasons described above, it is possible to suppress the occurrence of pixel defects and realize a highly reliable photoelectric conversion device.
【0010】本発明において、光導電性膜の下に形成さ
れる下部電極の材料として使い分けることとなる、低融
点金属と高融点金属はそれぞれ以下に示すものである。In the present invention, the low melting point metal and the high melting point metal which are selectively used as materials for the lower electrode formed under the photoconductive film are shown below.
【0011】[低融点金属]一般には融点が1300℃
以下の1B〜3B族および2A族に属する金属で、代表
的に用いられるものは、Al,Mg,Cu,Ag,Au
,Zn,Cdである。
また、これらのシリサイドも低融点電極材料となる。こ
の膜の製法は、単一金属については通常の蒸着法、スパ
ッタ法、CVD法など、また、シリサイドについてはス
パッタ法が採用される。[Low melting point metal] Generally has a melting point of 1300°C
Among the metals belonging to Groups 1B to 3B and Group 2A below, those typically used are Al, Mg, Cu, Ag, and Au.
, Zn, and Cd. Moreover, these silicides also serve as low melting point electrode materials. As for the manufacturing method of this film, a normal vapor deposition method, a sputtering method, a CVD method, etc. are used for a single metal, and a sputtering method is used for a silicide.
【0012】堆積する膜厚としては、基板面上に存在す
る段差のうち、単一の段差で最大のものより大きければ
よい。通常は7000〜10000Åが最大の段差とな
るので、10000Å以上とすればよい。The thickness of the deposited film should be greater than the largest single step among the steps existing on the substrate surface. Usually, the maximum height difference is 7,000 to 10,000 Å, so it may be 10,000 Å or more.
【0013】[高融点金属]一般には融点が1200℃
以上の3A〜7Aおよび8族に属する遷移金属で、代表
的に用いられるものは、Ti,Ta,Cr,Mo,W,
Ni,Pd,Ptである。また、これらのシリサイドも
高融点電極材料となる。この膜の製法は、単一金属につ
いては通常の蒸着法、スパッタ法、CVD法など、また
、シリサイドについてはスパッタ法が採用される。[High melting point metal] Generally has a melting point of 1200°C
Among the transition metals belonging to the above 3A to 7A and 8 groups, those typically used are Ti, Ta, Cr, Mo, W,
These are Ni, Pd, and Pt. Moreover, these silicides also serve as high melting point electrode materials. As for the manufacturing method of this film, a normal vapor deposition method, a sputtering method, a CVD method, etc. are used for a single metal, and a sputtering method is used for a silicide.
【0014】堆積する膜厚は、その金属の上下に堆積さ
れる膜や、基板との熱膨張係数の差によって加熱、冷却
の際に発生する応力の大きさを勘案して決められる。こ
れは、基板や膜の種類によって一概に言えないが、通常
5000Å以下でなければ、割れ、はがれなどが高い確
率で金属膜に発生することになる。即ち、高融点金属の
膜厚は5000Å以下としなければならない。The thickness of the deposited film is determined by taking into consideration the magnitude of stress generated during heating and cooling due to the difference in thermal expansion coefficient between the films deposited above and below the metal and the substrate. Although this cannot be said with absolute certainty depending on the type of substrate or film, if the thickness is less than 5000 Å, there is a high probability that cracking, peeling, etc. will occur in the metal film. That is, the film thickness of the high melting point metal must be 5000 Å or less.
【0015】[0015]
【実施例1】次に、本発明の第1の実施態様を図4をも
とに具体的に説明する。まず、石英基板401上に、通
常のLP−CVD法により、SiH4 をガス流量50
SCCM、基板温度620℃、内圧0.3Torrの条
件で10分間堆積を行ない、ポリシリコン層402を1
000Å形成し、このポリシリコン層を、通常のホトリ
ソ工程により所望の形状にエッチングする。その後、9
00℃のO2 雰囲気中で、2.5時間、熱酸化を行な
うことにより、前記ポリシリコン層402の表面に酸化
膜404を500Åの厚さで形成する。[Embodiment 1] Next, a first embodiment of the present invention will be specifically explained based on FIG. 4. First, SiH4 was deposited on a quartz substrate 401 at a gas flow rate of 50 by the usual LP-CVD method.
The polysilicon layer 402 was deposited for 10 minutes using SCCM, a substrate temperature of 620° C., and an internal pressure of 0.3 Torr.
000 Å, and this polysilicon layer is etched into a desired shape by a normal photolithography process. After that, 9
By performing thermal oxidation for 2.5 hours in an O2 atmosphere at 00.degree. C., an oxide film 404 with a thickness of 500 .ANG. is formed on the surface of the polysilicon layer 402.
【0016】続いて、通常のLP−CVD法により、S
iH4 ガス流量50SCCM、基板温度620℃、内
圧0.3Torrの条件で30分間堆積を行ない、ポリ
シリコン層405を3000Åの厚さで形成する。この
ポリシリコン層に通常のイオン打ち込みにより、ドーズ
量81x1015cm−2、60keV の条件でB−
イオンを全面に打ち込み、その後、アニールをN2
雰囲気800℃で行なうことによって、B− イオンの
拡散を行なって、ポリシリコン層405をP型とする。
この後、通常のホトリソ工程によりポリシリコン層40
5を所望の形状にエッチングし、MOSトランジスタの
ゲート電極とする。[0016] Next, by the usual LP-CVD method, S
Deposition is performed for 30 minutes under the conditions of an iH4 gas flow rate of 50 SCCM, a substrate temperature of 620° C., and an internal pressure of 0.3 Torr to form a polysilicon layer 405 with a thickness of 3000 Å. By normal ion implantation into this polysilicon layer, B-
Ions are implanted into the entire surface, and then annealing is performed using N2
By performing the process in an atmosphere of 800° C., B- ions are diffused and the polysilicon layer 405 is made P type. After this, the polysilicon layer 40 is formed by a normal photolithography process.
5 is etched into a desired shape and used as a gate electrode of a MOS transistor.
【0017】この後、通常のイオン打ち込みにより、ド
ーズ量5x1015cm−2、160keV の条件で
P+ イオンを全面に打ち込み、その後、アニールをN
2 雰囲気800℃で行なうことによって、P+ イオ
ンの拡散を行なって、MOSトランジスタのソースおよ
びドレイン電極403,403’を形成する。After this, P+ ions are implanted into the entire surface by normal ion implantation at a dose of 5 x 1015 cm-2 and 160 keV, and then annealing is performed with N.
2. By performing the process in an atmosphere of 800° C., P+ ions are diffused to form the source and drain electrodes 403 and 403' of the MOS transistor.
【0018】続いて、通常のプラズマCVD法により、
SiH4 ガス流量0.5SCCM,NH3 14.4
SCCM,H2 4.5SCCM,基板温度200℃,
RFパワー3.5W ,内圧0.15Torrの条件で
160分間堆積を行ない、SiN層406を8000Å
の厚さで形成し、このSiN層及び酸化膜404を、通
常のホトリソ工程により所望の形状にエッチングし、ソ
ース、ドレイン電極の取り出し部を開孔する。[0018] Subsequently, by the usual plasma CVD method,
SiH4 gas flow rate 0.5SCCM, NH3 14.4
SCCM, H2 4.5SCCM, substrate temperature 200℃,
Deposition was performed for 160 minutes under the conditions of RF power of 3.5 W and internal pressure of 0.15 Torr, and the SiN layer 406 was deposited to a thickness of 8000 Å.
The SiN layer and the oxide film 404 are etched into a desired shape by a normal photolithography process, and holes are formed to take out the source and drain electrodes.
【0019】この上に、スパッタ法によりCr層407
を2000Åの厚さで,Al層408を10000Åの
厚さで堆積し、この後、通常のホトリソ工程により所望
の形状にエッチングし、画素を形成する部分についてA
l層を除き、MOSトランジスタからの引き出し部の段
差でAl層が残るようにして、2層の金属あるいは金属
シリサイドの下部電極を形成する。On top of this, a Cr layer 407 is formed by sputtering.
A layer 408 is deposited to a thickness of 2000 Å and an Al layer 408 is deposited to a thickness of 10000 Å, and then etched into a desired shape by a normal photolithography process to form an A
A two-layer metal or metal silicide lower electrode is formed by removing the L layer and leaving the Al layer at the step of the lead-out portion from the MOS transistor.
【0020】続いて、通常のプラズマCVD法により、
SiH4 ガス流量0.5SCCM,NH3 14.4
SCCM,H2 4.5SCCM,基板温度200℃,
RFパワー3.5W ,内圧0.15Torrの条件で
60分間堆積を行ない、SiN層408を8000Åの
厚さで形成して、MOSトランジスタなど下地回路のパ
ッシベーション膜とする。このSiN層を、通常のホト
リソ工程により所望の形状にエッチングし、Cr電極4
07の表面を一部露出させる。[0020] Next, by the usual plasma CVD method,
SiH4 gas flow rate 0.5SCCM, NH3 14.4
SCCM, H2 4.5SCCM, substrate temperature 200℃,
Deposition is performed for 60 minutes under the conditions of RF power of 3.5 W and internal pressure of 0.15 Torr to form a SiN layer 408 with a thickness of 8000 Å, which serves as a passivation film for underlying circuits such as MOS transistors. This SiN layer is etched into a desired shape by a normal photolithography process, and the Cr electrode 4 is etched into a desired shape.
Part of the surface of 07 is exposed.
【0021】次に、通常のプラズマCVD法により、S
i2 H6 ガス流量1.0SCCM,PH3 1.0
SCCM,H248.0SCCM,基板温度300℃,
RFパワー1.5W ,内圧1.2Torrの条件で1
0分間堆積を行ない、n+ 型の非晶質シリコン(n+
−a−Si:H)層410を1000Åの厚さで形成
し、続けて真空を破らずに、Si2 H6 ガス流量1
.0SCCM,H2 48.0SCCM,基板温度30
0℃,RFパワー1.0W ,内圧1.15Torrの
条件で140分間堆積を行ない,非ドープの非晶質シリ
コン(i−a−Si:H)層411を8000Åの厚さ
で形成し、さらに続けて真空を破らずにSiH4 ガス
流量0.1SCCM,B2 H6 0.2SCCM,H
2 74.5SCCM,基板温度200℃,RFパワー
33.0W ,内圧2.0Torrの条件で20分間堆
積を行ない、p+ 型の微結晶シリコン(p+ −μc
−Si:H)層412を1000Åの厚さで形成する。Next, by the usual plasma CVD method, S
i2 H6 Gas flow rate 1.0SCCM, PH3 1.0
SCCM, H248.0SCCM, substrate temperature 300℃,
1 under the conditions of RF power 1.5W and internal pressure 1.2Torr.
Deposition was performed for 0 minutes, and n+ type amorphous silicon (n+
-a-Si:H) layer 410 with a thickness of 1000 Å, followed by Si2 H6 gas flow rate 1 without breaking the vacuum.
.. 0SCCM, H2 48.0SCCM, substrate temperature 30
Deposition was performed for 140 minutes at 0° C., RF power 1.0 W, and internal pressure 1.15 Torr to form an undoped amorphous silicon (ia-a-Si:H) layer 411 with a thickness of 8000 Å. Continuously, without breaking the vacuum, SiH4 gas flow rate 0.1SCCM, B2 H6 0.2SCCM, H
2 74.5SCCM, substrate temperature 200℃, RF power 33.0W, and internal pressure 2.0Torr for 20 minutes to deposit p+ type microcrystalline silicon (p+ -μc
-Si:H) layer 412 is formed with a thickness of 1000 Å.
【0022】その後、スパッタ法により厚さ700Åの
ITO413を堆積し、通常のホトリソ工程により所望
の形状にエッチングして、フォトダイオードの上部電極
413を画素毎に分離する。Thereafter, ITO 413 with a thickness of 700 Å is deposited by sputtering, and etched into a desired shape by a normal photolithography process to separate the upper electrode 413 of the photodiode into each pixel.
【0023】続いて、p+ −μc−Si:H層412
、i−a−Si:H層411、n+ −a−Si:H層
410を、通常のホトリソ工程を用いて所望の形状にエ
ッチングし、画素分離を行なう。[0023] Next, p + -μc-Si:H layer 412
, ia-Si:H layer 411, and n+-a-Si:H layer 410 are etched into a desired shape using a normal photolithography process to perform pixel separation.
【0024】その後、通常のプラズマCVD法により、
SiH4 ガス流量0.5SCCM,NH3 14.4
SCCM,H2 4.5SCCM,基板温度200℃,
RFパワー3.5W ,内圧0.15Torrの条件で
160分間堆積を行ない、SiN層414を8000Å
の厚さで形成した。このSiN層414を、通常のホト
リソ工程により所望の形状にエッチングし、上部配線電
極の取り出し部を開孔する。[0024] Thereafter, by ordinary plasma CVD method,
SiH4 gas flow rate 0.5SCCM, NH3 14.4
SCCM, H2 4.5SCCM, substrate temperature 200℃,
Deposition was performed for 160 minutes under the conditions of RF power of 3.5 W and internal pressure of 0.15 Torr, and the SiN layer 414 was deposited to a thickness of 8000 Å.
It was formed with a thickness of . This SiN layer 414 is etched into a desired shape by a normal photolithography process, and a hole is opened for the upper wiring electrode to be taken out.
【0025】この上に、スパッタ法によりAlを100
00Åの厚さで堆積し、通常のホトリソ工程により所望
の形状にエッチングし、上部配線電極415を形成する
。
このようにして、本発明の光電変換装置の1つであるラ
インセンサを作成した。上記のプロセスで形成された光
電変換装置は、動作チェックを行なったところ、配線切
れの画素欠陥は全く検出されなかった。[0025] On top of this, 100% Al was applied by sputtering.
The upper wiring electrode 415 is deposited to a thickness of 0.00 Å and etched into a desired shape using a normal photolithography process. In this way, a line sensor, which is one of the photoelectric conversion devices of the present invention, was created. When the photoelectric conversion device formed by the above process was checked for operation, no pixel defects due to broken wiring were detected.
【0026】[0026]
【発明の効果】本発明は、以上説明したように、下部電
極が、上部電極および上記下部電極の重なり部によって
決められる画素領域で、その膜厚が5000Å以下の低
融点の1層の金属または金属シリサイド電極層で構成さ
れ、また、上記基板上に存在する段差部で、2層の金属
または金属シリサイド電極層より構成されており、上記
2層の金属または金属シリサイド層は、その一方が50
00Å以下の膜厚の低融点の金属または金属シリサイド
層であり、他方が10000Å以上の膜厚の高融点の金
属または金属シリサイド層であることにより、フォトセ
ンサの下部電極を基板上の配線電極に兼用する場合でも
、断線の発生を回避し、画素欠陥のない、信頼性の高い
光電変換装置を提供することができる。Effects of the Invention As explained above, the present invention provides that the lower electrode is formed of a single layer of low melting point metal or metal having a film thickness of 5000 Å or less in a pixel area determined by the overlapping portion of the upper electrode and the lower electrode. The step portion existing on the substrate is composed of two metal or metal silicide electrode layers, and one of the two metal or metal silicide layers has a thickness of 50%.
One layer is a low melting point metal or metal silicide layer with a thickness of 00 Å or less, and the other is a high melting point metal or metal silicide layer with a thickness of 10000 Å or more, so that the lower electrode of the photosensor can be connected to the wiring electrode on the substrate. Even in the case of dual use, it is possible to avoid occurrence of disconnection and provide a highly reliable photoelectric conversion device without pixel defects.
【図1】従来の手法により形成された固体撮像素子の構
成例を示す。FIG. 1 shows an example of the configuration of a solid-state image sensor formed by a conventional method.
【図2】本発明の効果を説明するための概念図である。FIG. 2 is a conceptual diagram for explaining the effects of the present invention.
【図3】本発明の効果を説明するための概念図である。FIG. 3 is a conceptual diagram for explaining the effects of the present invention.
【図4】本発明の一実施例を示す縦断側面図である。FIG. 4 is a longitudinal sectional side view showing one embodiment of the present invention.
101,201 基板
102 Cr膜202
Al膜103,203 一方の
半導体型を示す高濃度不純物添加半導体層
104,204 非ドープの半導体層105,2
05 他方の半導体型を示す高濃度不純物添加半
導体層
106,206 透明電極
21 ヒロック22
Al/Si反応部401
基板
402 多結晶シリコン膜40
3,403’ ソース,ドレイン404
ゲート絶縁膜405
ゲート電極406 層間絶
縁膜407 Cr膜408
Al膜409
パッシベーション膜410
一方の半導体型を示す高濃度不純物添加半導体層
411 非ドープの半導体層4
12 他方の半導体型を示す高
濃度不純物添加半導体層101, 201 Substrate 102 Cr film 202
Al film 103, 203 Highly doped semiconductor layer 104, 204 showing one semiconductor type Undoped semiconductor layer 105, 2
05 Highly doped semiconductor layer 106, 206 showing the other semiconductor type Transparent electrode 21 Hillock 22
Al/Si reaction section 401
Substrate 402 Polycrystalline silicon film 40
3,403' source, drain 404
Gate insulating film 405
Gate electrode 406 Interlayer insulating film 407 Cr film 408
Al film 409
Passivation film 410
Highly doped semiconductor layer 411 showing one semiconductor type Undoped semiconductor layer 4
12 Highly doped semiconductor layer showing the other semiconductor type
Claims (4)
フォトセンサからスイッチを介して走査素子により光電
荷を取出すように構成された走査用集積回路基板上で、
上記フォトセンサを構成するために、層間絶縁膜の開口
部を介して上記スイッチに対して電気的に接続される下
部電極膜、上記光電荷を発生する光導電性膜、及び上部
電極膜の順序で堆積している光電変換装置において、上
記下部電極が、上記上部電極および上記下部電極の重な
り部によって決められる画素領域で、その膜厚が500
0Å以下の低融点の1層の金属または金属シリサイド電
極層で構成され、また、上記基板上に存在する段差部で
、2層の金属または金属シリサイド電極層より構成され
ており、上記2層の金属または金属シリサイド層は、そ
の一方が5000Å以下の膜厚の低融点の金属または金
属シリサイド層であり、他方が10000Å以上の膜厚
の高融点の金属または金属シリサイド層であることを特
徴とする光電変換装置。1. On a scanning integrated circuit board configured to extract photocharges from photosensors arranged in a one-dimensional or two-dimensional direction by a scanning element via a switch,
In order to configure the photosensor, a lower electrode film electrically connected to the switch through an opening in an interlayer insulating film, a photoconductive film that generates photocharges, and an upper electrode film are arranged in this order. In the photoelectric conversion device in which the lower electrode is deposited with
It is composed of one layer of metal or metal silicide electrode layer with a low melting point of 0 Å or less, and it is composed of two layers of metal or metal silicide electrode layer at the step part existing on the substrate. The metal or metal silicide layer is characterized in that one of them is a low melting point metal or metal silicide layer with a thickness of 5000 Å or less, and the other is a high melting point metal or metal silicide layer with a thickness of 10000 Å or more. Photoelectric conversion device.
おいて、上記下部電極を形成する上記2層の金属または
金属シリサイド層のうち、膜厚が5000Å以下である
低融点ものを下層に、膜厚が10000Å以上である高
融点ものを上層に配してなることを特徴とする、請求項
1に記載の光電変換装置。2. At the stepped portion on the scanning integrated circuit board, a low melting point one having a thickness of 5000 Å or less among the two metal or metal silicide layers forming the lower electrode is formed as a lower layer. 2. The photoelectric conversion device according to claim 1, further comprising a high melting point material having a thickness of 10,000 Å or more as an upper layer.
おいて、上記下部電極を形成する上記2層の金属または
金属シリサイド層のうち、膜厚が5000Å以下でかつ
1300℃以下である低融点ものを下層に、膜厚が10
000Å以上でかつ1200℃以上である高融点ものを
上層に配してなることを特徴とする、請求項1に記載の
光電変換装置。3. Among the two metal or metal silicide layers forming the lower electrode in the step portion on the scanning integrated circuit board, a low melting point film having a thickness of 5000 Å or less and a temperature of 1300° C. or less is used. as the lower layer, the film thickness is 10
2. The photoelectric conversion device according to claim 1, further comprising a material having a high melting point of 000 Å or more and 1200° C. or more disposed in the upper layer.
コンよりなることを特徴とする、請求項1に記載の光電
変換装置。4. The photoelectric conversion device according to claim 1, wherein the photoconductive film is made of hydrogenated amorphous silicon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3012597A JPH04271178A (en) | 1991-01-11 | 1991-01-11 | Optical converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3012597A JPH04271178A (en) | 1991-01-11 | 1991-01-11 | Optical converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04271178A true JPH04271178A (en) | 1992-09-28 |
Family
ID=11809761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3012597A Pending JPH04271178A (en) | 1991-01-11 | 1991-01-11 | Optical converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04271178A (en) |
-
1991
- 1991-01-11 JP JP3012597A patent/JPH04271178A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5365111A (en) | Stable local interconnect/active area silicide structure for VLSI applications | |
US7345330B2 (en) | Local interconnect structure and method for a CMOS image sensor | |
US7223614B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP6808481B2 (en) | Semiconductor devices, systems, and methods for manufacturing semiconductor devices | |
KR100350753B1 (en) | Semiconductor device having barrier metal layer between a silicon electrode and metal electrode and manufacturing method for same | |
JPS63244879A (en) | Solid-state image sensing device | |
JPH05291343A (en) | Semiconductor device | |
US20060154459A1 (en) | Manufacturing method which prevents abnormal gate oxidation | |
JPH04271178A (en) | Optical converter | |
JP2004335804A (en) | Imaging device and its manufacturing method | |
JP3164602B2 (en) | Manufacturing method of optical sensor | |
JPH10125892A (en) | Manufacture of solid-state image sensor | |
JP2002324773A (en) | Manufacturing method for semiconductor device | |
JP4352717B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JPH0730088A (en) | Manufacture of solid-state image sensing device | |
KR20070082213A (en) | Image sensor and method of fabricating the same | |
JPH04259257A (en) | Photoelectric converter | |
JPH1050941A (en) | Manufacturing method of semiconductor integrated circuit | |
JP3663832B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JPH07106543A (en) | Manufacture of solid-state image sensing device | |
JPH0456275A (en) | Manufacture of solid-state image pickup device | |
JPH07107926B2 (en) | Method for manufacturing semiconductor capacitive element | |
JPH05315559A (en) | Semiconductor device | |
JPH0521380A (en) | Semiconductor device and manufacture of the same | |
JPH06349835A (en) | Semiconductor device |