JPH04267610A - Radio reception circuit - Google Patents

Radio reception circuit

Info

Publication number
JPH04267610A
JPH04267610A JP2820291A JP2820291A JPH04267610A JP H04267610 A JPH04267610 A JP H04267610A JP 2820291 A JP2820291 A JP 2820291A JP 2820291 A JP2820291 A JP 2820291A JP H04267610 A JPH04267610 A JP H04267610A
Authority
JP
Japan
Prior art keywords
circuit
impedance
output
mixing
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2820291A
Other languages
Japanese (ja)
Inventor
Mikio Hayashibara
幹雄 林原
Hiroshi Tanimoto
谷本 洋
Mikio Koyama
小山 幹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2820291A priority Critical patent/JPH04267610A/en
Publication of JPH04267610A publication Critical patent/JPH04267610A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent deterioration in reception sensitivity by using an output impedance of a mixer circuit in place of an input resistor of a buffer amplifier so as to eliminate thermal noise caused in the input resistor. CONSTITUTION:An output impedance of output circuits 30I, 30Q of mixer circuits 30I, 30Q is nearly equal to collector load resistance R11', R12' because the collector output impedance of transistors(TRs) 13-16 is very high. Moreover, the TRs 13-16 act like a current source when viewing the TRs from a collector terminal. In the equivalent circuit, the relation of R12'=R11' and Z12=Z11 is in existence. In this case, the gain of buffer amplifiers 60I, 60Q is set to a desired value by selecting the Z11, Z12. That is, the buffer amplifiers 60I, 60Q are formed to have a feedback impedance circuit Z11 between an output terminal and an inverted input terminal of an operational amplifier OP and the gain is selected in a ratio of the impedance Z11 to an output impedance of the mixer circuits 30I, 30Q. Through the constitution above, the noise generated in the buffer amplifier is reduced and the reception sensitivity is improved.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、例えば携帯・自動車無
線電話装置やコードレス電話装置、選択呼出受信機等の
移動無線通信装置において、高周波信号を受信してベー
スバンド信号に変換するために使用される無線受信回路
に関する。
[Industrial Application Field] The present invention is used for receiving high-frequency signals and converting them into baseband signals in mobile radio communication devices such as mobile/automobile radio telephones, cordless telephones, and selective call receivers. The present invention relates to a wireless receiving circuit.

【0002】0002

【従来の技術】従来、この種の無線受信回路として、受
信高周波信号を直接ベースバンド信号に変換する直接変
換方式(ダイレクトコンバージョン方式)を採用した回
路が知られている。図5はその構成の一例を示す回路ブ
ロック図である。
2. Description of the Related Art Conventionally, as this type of radio receiving circuit, a circuit employing a direct conversion method (direct conversion method) for directly converting a received high frequency signal into a baseband signal is known. FIG. 5 is a circuit block diagram showing an example of the configuration.

【0003】同図において、アンテナ1で受信された高
周波信号は高周波増幅器2で増幅されたのちに分岐され
て一対の混合回路3I,3Qにそれぞれ入力される。こ
れらの混合回路3I,3Qでは、それぞれ上記受信高周
波信号が、局部発振器4から発生された局部発振信号お
よびこの局部発振信号を移相器5でπ/2移相した局部
発振信号と混合され周波数変換される。ここで、上記局
部発振信号の周波数は上記受信高周波信号の搬送波周波
数と略等しく設定されている。このため、上記混合回路
3I,3Qからは中間周波信号ではなくベースバンド信
号がそのまま出力される。そして、上記混合回路3I,
3Qから出力された各受信ベースバンド信号は、それぞ
れ緩衝増幅器6I,6Qで緩衝増幅され、かつ低域通過
フィルタ7I,7Qで不要な周波数成分が除去されたの
ち、復調回路8に入力される。復調回路8では、これら
の二つのベースバンド信号の比較または演算が行なわれ
、これにより変調信号が復調される。この種の受信回路
は、スーパーヘテロダイン方式の受信回路に比べて、中
間周波増幅器やそのフィルタを不要にできる分だけ受信
回路を小形化することができ、また集積回路化が容易で
あることから、特に携帯受信機用として注目されている
[0003] In the figure, a high frequency signal received by an antenna 1 is amplified by a high frequency amplifier 2 and then branched and input to a pair of mixing circuits 3I and 3Q, respectively. In these mixing circuits 3I and 3Q, the received high-frequency signal is mixed with a local oscillation signal generated from the local oscillator 4 and a local oscillation signal obtained by shifting the phase of this local oscillation signal by π/2 by a phase shifter 5 to adjust the frequency. converted. Here, the frequency of the local oscillation signal is set approximately equal to the carrier frequency of the received high frequency signal. For this reason, the mixing circuits 3I and 3Q output not intermediate frequency signals but baseband signals as they are. And the mixing circuit 3I,
Each received baseband signal output from 3Q is buffered and amplified by buffer amplifiers 6I and 6Q, and unnecessary frequency components are removed by low-pass filters 7I and 7Q, and then input to demodulation circuit 8. The demodulation circuit 8 compares or calculates these two baseband signals, thereby demodulating the modulated signal. Compared to superheterodyne type receiving circuits, this type of receiving circuit can be made smaller by eliminating the need for intermediate frequency amplifiers and their filters, and is easier to integrate. It is attracting attention especially for use in portable receivers.

【0004】ところで、この種の受信回路に用いられる
混合回路3I,3Qおよび緩衝増幅器6I,6Qは、従
来より例えば次のように構成されている。図6はその構
成を示す回路図である。すなわち、先ず混合回路3I,
3Qは、バイポーラトランジスタTr11 ,Tr12
 ,Tr13 ,Tr14,Tr15 ,Tr16 お
よび定電流源Iにより構成されるいわゆるギルバート乗
算回路と、トランジスタTr13 ,Tr16 に接続
されたコレクタ負荷抵抗R11,R12と、上記トラン
ジスタTr13 ,Tr16 にベース電流を供給する
ための抵抗R13と、トランジスタTr11 ,Tr1
2 に電源電圧Vccよりも一定電圧だけ低いバイアス
電圧に応じたベース電流を供給するためのダイオードD
1とにより構成される。高周波増幅器2から出力された
受信高周波信号は、トランス21を介して上記トランジ
スタTr11 ,Tr12 のベースに入力され、また
局部発振器4から出力された局部発振信号は局部発振信
号入力端子31を介してトランジスタTr13 ,Tr
16 のベースに入力される。そして、上記受信高周波
信号と局部発振信号との乗算出力は、トランジスタTr
13 ,Tr15 のコレクタ接続点およびトランジス
タTr14 ,Tr16 のコレクタ接続点から差動信
号として取り出され、緩衝増幅器6I,6Qに供給され
る。
By the way, the mixing circuits 3I, 3Q and the buffer amplifiers 6I, 6Q used in this type of receiving circuit have conventionally been configured as follows, for example. FIG. 6 is a circuit diagram showing its configuration. That is, first, the mixing circuit 3I,
3Q is bipolar transistor Tr11, Tr12
, Tr13, Tr14, Tr15, Tr16 and a constant current source I, collector load resistors R11, R12 connected to the transistors Tr13, Tr16, and supplying base current to the transistors Tr13, Tr16. resistor R13 and transistors Tr11, Tr1
A diode D for supplying a base current according to a bias voltage lower than the power supply voltage Vcc by a certain voltage to
1. The received high frequency signal output from the high frequency amplifier 2 is input to the bases of the transistors Tr11 and Tr12 via the transformer 21, and the local oscillation signal output from the local oscillator 4 is input to the bases of the transistors Tr11 and Tr12 via the local oscillation signal input terminal 31. Tr13, Tr
16 is input to the base. Then, the multiplication output of the received high frequency signal and the local oscillation signal is obtained by the transistor Tr.
A differential signal is extracted from the collector connection point of transistors Tr13 and Tr15 and the collector connection point of transistors Tr14 and Tr16, and is supplied to buffer amplifiers 6I and 6Q.

【0005】一方、緩衝増幅器6I,6Qは、演算増幅
器OPとその入力抵抗R21,R22と、期間抵抗R2
4と、分圧抵抗R23とから構成される。この緩衝増幅
器6I,6Qの利得は、上記各抵抗の値をR21=R2
2,R23=R24とすると、−R24/R21により
表される。そして、上記混合回路3I,3Qから出力さ
れた信号は、上記利得に従って信号レベルが制御された
のち、低域通過フィルタ7I,7Qへ出力される。
On the other hand, the buffer amplifiers 6I and 6Q consist of an operational amplifier OP, its input resistances R21 and R22, and a period resistance R2.
4 and a voltage dividing resistor R23. The gain of the buffer amplifiers 6I and 6Q is determined by the value of each resistor mentioned above: R21=R2
2, R23=R24, it is expressed by -R24/R21. The signals output from the mixing circuits 3I, 3Q are output to the low-pass filters 7I, 7Q after their signal levels are controlled according to the gains.

【0006】[0006]

【発明が解決しようとする課題】ところが、このような
従来の回路には次のような改善すべき課題があった。す
なわち、緩衝増幅器6I,6Qにおいて、混合回路3I
,3Qから出力された受信ベースバンド信号の信号路に
入力抵抗R21,R22が直列に介挿されているため、
これらの入力抵抗R21,R22から発生する熱雑音が
上記受信ベースバンド信号に重畳されて、受信ベースバ
ンド信号の信号対雑音比(S/N)が劣化し、結果的に
受信感度の劣化を招くという問題点があった。
[Problems to be Solved by the Invention] However, such conventional circuits have the following problems that should be improved. That is, in the buffer amplifiers 6I and 6Q, the mixing circuit 3I
, 3Q, input resistors R21 and R22 are inserted in series in the signal path of the received baseband signal output from 3Q.
Thermal noise generated from these input resistors R21 and R22 is superimposed on the received baseband signal, deteriorating the signal-to-noise ratio (S/N) of the received baseband signal, resulting in deterioration of reception sensitivity. There was a problem.

【0007】そこで本発明は、緩衝増幅器から発生され
る雑音を低減して受信感度の向上を図り、しかも回路規
模を小形化するとともに集積化を容易にすることができ
る無線受信回路を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a radio receiving circuit which can reduce the noise generated from a buffer amplifier, improve receiving sensitivity, and further reduce the circuit scale and facilitate integration. With the goal.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明は、受信高周波信号を二分岐して一対の混合回
路に入力し、これらの混合回路で各々上記受信高周波信
号を局部発振信号と混合することにより位相が互いに直
交する第1および第2の信号を得、さらにこれら第1お
よび第2の信号を各々緩衝増幅器で増幅したのち低域通
過フィルタを通すことにより第1および第2のベースバ
ンド信号を得る周波数変換回路を備えた無線受信回路に
おいて、上記緩衝増幅器を、上記混合回路から出力され
た信号が少なくとも抵抗回路を介さずに入力される演算
増幅器と、この演算増幅器の出力端子と反転入力端子と
の間に設けられた帰還用のインピーダンス回路とを備え
た構成とし、かつ利得を上記帰還用のインピーダンス回
路のインピーダンスと上記混合回路の出力インピーダン
スとの比により設定したものである。
[Means for Solving the Problems] In order to achieve the above object, the present invention branches a received high frequency signal into two and inputs it into a pair of mixing circuits, and each of these mixing circuits converts the received high frequency signal into a local oscillation signal. The first and second signals whose phases are orthogonal to each other are obtained by mixing with In a wireless receiving circuit equipped with a frequency conversion circuit for obtaining a baseband signal, the buffer amplifier is combined with an operational amplifier into which the signal output from the mixing circuit is input without going through at least a resistor circuit, and an output of the operational amplifier. It has a configuration including a feedback impedance circuit provided between the terminal and the inverting input terminal, and the gain is set by the ratio of the impedance of the feedback impedance circuit and the output impedance of the mixing circuit. be.

【0009】また本発明は、混合回路が差動出力形から
なる場合に、緩衝増幅器を、この混合回路の差動出力信
号の各々が少なくとも抵抗回路を介さずに反転入力端子
および非反転入力端子にそれぞれ入力される演算増幅器
と、この演算増幅器の出力端子と反転入力端子との間に
設けられた帰還用の第1のインピーダンス回路と、演算
増幅器の非反転入力端子と基準電圧の入力端子との間に
設けられた第2のインピーダンス回路とを備えた構成と
し、かつ利得を上記第1のインピーダンス回路のインピ
ーダンスと混合回路の一方の出力インピーダンスとの比
と、上記第2のインピーダンス回路のインピーダンスと
混合回路の他方の出力インピーダンスとの比により設定
したことも特徴とする。
The present invention also provides a buffer amplifier in which each of the differential output signals of the mixing circuit is connected to an inverting input terminal and a non-inverting input terminal without passing through a resistor circuit, when the mixing circuit is of a differential output type. a first impedance circuit for feedback provided between the output terminal of the operational amplifier and the inverting input terminal, and the non-inverting input terminal of the operational amplifier and the reference voltage input terminal. and a second impedance circuit provided between the two, and the gain is determined by the ratio of the impedance of the first impedance circuit to the output impedance of one of the mixing circuits, and the impedance of the second impedance circuit. It is also characterized in that it is set by the ratio of the output impedance of the mixing circuit and the other output impedance of the mixing circuit.

【0010】さらに本発明は、混合回路の出力端子と緩
衝増幅器の演算増幅器との間に、これらの間を交流的に
結合するための容量回路を介挿したこと、および第1の
インピーダンス回路および第2のインピーダンス回路を
、抵抗と容量素子とを並列接続した回路により構成した
こともそれぞれ特徴とする。
[0010]Further, the present invention includes a capacitor circuit inserted between the output terminal of the mixing circuit and the operational amplifier of the buffer amplifier for AC coupling therebetween, and a first impedance circuit and a first impedance circuit. Each of them is also characterized in that the second impedance circuit is configured by a circuit in which a resistor and a capacitive element are connected in parallel.

【0011】[0011]

【作用】この結果本発明によれば、緩衝増幅器の利得を
その帰還用のインピーダンスと混合回路の出力インピー
ダンスとの比により設定している。つまり、緩衝増幅器
の入力抵抗を混合回路の出力インピーダンスで代用して
いる。このため、緩衝増幅器の入力抵抗を省略すること
が可能となり、これにより入力抵抗により発生する熱雑
音を無くして受信感度の劣化を防止することができる。 また、入力抵抗を無くしたことでその分回路規模を小形
化し、また集積化を容易にすることができる。また本発
明によれば、混合回路が差動出力形の場合でも同様に実
施することができる。
As a result, according to the present invention, the gain of the buffer amplifier is set by the ratio of its feedback impedance to the output impedance of the mixing circuit. In other words, the input resistance of the buffer amplifier is replaced by the output impedance of the mixing circuit. Therefore, it is possible to omit the input resistance of the buffer amplifier, thereby eliminating thermal noise generated by the input resistance and preventing deterioration of receiving sensitivity. Furthermore, by eliminating the input resistance, the circuit scale can be reduced accordingly, and integration can be facilitated. Further, according to the present invention, even when the mixing circuit is of a differential output type, the same implementation is possible.

【0012】さらに混合回路の出力と緩衝増幅器の演算
増幅器との間が、容量回路によって直流的に切り離され
交流的に結合されるので、緩衝増幅器のダイナミックレ
ンジを狭くし、これにより演算増幅器を低い電源電圧に
より駆動させることが可能となる。つまり、電源電圧の
低いバッテリ駆動形の無線通信装置においても十分に適
用することが可能となる。
Furthermore, since the output of the mixing circuit and the operational amplifier of the buffer amplifier are separated in direct current and coupled in alternating current by the capacitance circuit, the dynamic range of the buffer amplifier is narrowed, and as a result, the operational amplifier is It becomes possible to drive with a power supply voltage. In other words, the present invention can be sufficiently applied to battery-powered wireless communication devices with low power supply voltage.

【0013】また、緩衝増幅器の第1および第2のイン
ピーダンス回路を抵抗と容量素子との並列回路により構
成することにより、これらのインピーダンス回路に低域
通過フィルタとしての機能も持たせることができ、これ
により緩衝増幅器の後段に配設される低域通過フィルタ
の負担を軽減して低域通過フィルタの構成を簡単化する
ことが可能となる。
Furthermore, by configuring the first and second impedance circuits of the buffer amplifier by parallel circuits of a resistor and a capacitive element, these impedance circuits can also have a function as a low-pass filter. This makes it possible to reduce the burden on the low-pass filter disposed after the buffer amplifier and simplify the configuration of the low-pass filter.

【0014】[0014]

【実施例】図1は、本発明の一実施例における無線受信
回路の混合回路および緩衝増幅器の回路構成を示すもの
である。尚、同図において前記図6と同一部分には同一
符号を付して詳しい説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the circuit configuration of a mixing circuit and a buffer amplifier of a radio receiving circuit according to an embodiment of the present invention. In this figure, the same parts as those in FIG. 6 are given the same reference numerals and detailed explanations will be omitted.

【0015】混合回路30I,30Qは、バイポーラト
ランジスタTr11 ,Tr12 ,Tr13,Tr1
4 ,Tr15 ,Tr16 および定電流源Iにより
構成されるいわゆるギルバート乗算回路と、トランジス
タTr13 ,Tr16 に接続されたコレクタ負荷抵
抗R11′,R12′と、上記トランジスタTr13 
,Tr16 にベース電流を供給するための抵抗R13
と、トランジスタTr11 ,Tr12 に電源電圧V
ccよりも一定電圧だけ低いバイアス電圧に応じたベー
ス電流を供給するためのダイオードD1とにより構成さ
れる。
Mixing circuits 30I and 30Q include bipolar transistors Tr11, Tr12, Tr13, and Tr1.
4, Tr15, Tr16 and a constant current source I, collector load resistors R11', R12' connected to the transistors Tr13, Tr16, and the transistor Tr13.
, a resistor R13 for supplying base current to Tr16
And the power supply voltage V is applied to the transistors Tr11 and Tr12.
and a diode D1 for supplying a base current according to a bias voltage lower than cc by a certain voltage.

【0016】一方緩衝増幅器60I,60Qは、演算増
幅器OPと、その出力端子と反転入力端子との間に接続
された第1のインピーダンス回路Z11と、非反転入力
端子への基準電圧Vref の供給路に設けられた第2
のインピーダンス回路Z12と、上記反転入力端子およ
び非反転入力端子への信号供給路に介挿されたコンデン
サC11,C12とから構成される。これらのうち上記
第1および第2の各インピーダンス回路Z11,Z12
は、図4に示す如くコンデンサCz と抵抗Rz との
並列回路により構成される。また上記各コンデンサC1
1,C12は、混合回路30I,30Qと演算増幅器O
Pとの間を直流的に切り離し、交流的に結合するもので
ある。
On the other hand, the buffer amplifiers 60I and 60Q include an operational amplifier OP, a first impedance circuit Z11 connected between its output terminal and an inverting input terminal, and a supply path for a reference voltage Vref to the non-inverting input terminal. The second
, and capacitors C11 and C12 inserted in the signal supply path to the inverting input terminal and the non-inverting input terminal. Of these, the first and second impedance circuits Z11 and Z12
is constituted by a parallel circuit of a capacitor Cz and a resistor Rz, as shown in FIG. In addition, each of the above capacitors C1
1, C12 are the mixing circuits 30I, 30Q and the operational amplifier O.
This is to separate the connection with P in a direct current manner and couple it in an alternating current manner.

【0017】ところで、このように構成された混合回路
30I,30Qおよび緩衝増幅器60I,60Qにおい
て、混合回路30I,30Qの出力インピーダンスは、
トランジスタTr13 ,Tr14 ,Tr15 ,T
r16 のコレクタ出力インピーダンスが非常に高いた
め、ほぼコレクタ負荷抵抗R11′,R12′の抵抗値
となる。またトランジスタTr13 ,Tr14 ,T
r15 ,Tr16 は、コレクタ端子から見ると電流
源に見える。このため、混合回路30I,30Qの出力
部および緩衝増幅器60I,60Qを等価回路で表すと
、例えば図2のようになる。また、この等価回路はノー
トンの定理により図3のようにも表される。
By the way, in the mixing circuits 30I, 30Q and buffer amplifiers 60I, 60Q configured in this way, the output impedance of the mixing circuits 30I, 30Q is as follows.
Transistors Tr13, Tr14, Tr15, T
Since the collector output impedance of r16 is very high, the resistance value is approximately equal to that of the collector load resistors R11' and R12'. Also, transistors Tr13, Tr14, T
r15 and Tr16 appear as current sources when viewed from the collector terminal. Therefore, if the output portions of the mixing circuits 30I, 30Q and the buffer amplifiers 60I, 60Q are represented by an equivalent circuit, it will be as shown in FIG. 2, for example. Further, this equivalent circuit can also be expressed as shown in FIG. 3 using Norton's theorem.

【0018】これらの等価回路において、いま仮にR1
2′=R11′,Z12=Z11とすると、緩衝増幅器
60I,60Qの出力電圧v0 は v0 =Z11/R11′×(v2 −v1 )となる
。したがって、緩衝増幅器60I,60Qの利得は、第
1および第2の各インピーダンス回路Z11,Z12の
インピーダンスと、混合回路30I,30Qの出力イン
ピーダンスとで決定される。さらに、v1 =R11′
・i1 , v2 =R12′・i2 =R11′・i1 であるか
ら、緩衝増幅器60I,60Qの出力電圧v0 は v0 =Z11(i2 −i1 ) とも表される。このため、混合回路30I,30Qおよ
び緩衝増幅器60I,60Qの総合利得は、緩衝増幅器
60I,60Qの第1のインピーダンス回路Z11およ
び第2のインピーダンス回路Z12の値を適切に定める
ことにより所望の値に設定することができる。すなわち
、緩衝増幅器60I,60Qからは、所望の信号レベル
に増幅された信号を得ることができる。
In these equivalent circuits, if R1
2'=R11' and Z12=Z11, the output voltage v0 of the buffer amplifiers 60I and 60Q becomes v0 = Z11/R11'×(v2 - v1). Therefore, the gains of the buffer amplifiers 60I, 60Q are determined by the impedances of the first and second impedance circuits Z11, Z12 and the output impedances of the mixing circuits 30I, 30Q. Furthermore, v1 = R11'
Since .i1, v2 = R12'.i2 = R11'.i1, the output voltage v0 of the buffer amplifiers 60I and 60Q can also be expressed as v0 = Z11(i2 - i1). Therefore, the total gain of the mixing circuits 30I, 30Q and the buffer amplifiers 60I, 60Q can be set to a desired value by appropriately determining the values of the first impedance circuit Z11 and the second impedance circuit Z12 of the buffer amplifiers 60I, 60Q. Can be set. That is, signals amplified to a desired signal level can be obtained from buffer amplifiers 60I and 60Q.

【0019】したがって本実施例の回路であれば、緩衝
増幅器60I,60Qから所望レベルの信号が得られる
ようにしたうえで、緩衝増幅器60I,60Qの入力抵
抗を不要にすることができる。この結果、入力抵抗で発
生する熱雑音が受信信号に重畳されて受信信号のS/N
の劣化を招き、これが受信感度の劣化を引き起こすとい
った不具合を防止することができる。また、入力抵抗を
無くしたことにより回路規模を小形化できるとともに、
集積化を容易にすることができる。これらの効果は、電
波の受信条件が変化し易く、かつ小形軽量化が重要な課
題になっている例えば携帯電話装置やコードレス電話装
置、選択呼出受信機等の移動無線通信機にあっては、極
めて有効である。
Therefore, with the circuit of this embodiment, it is possible to obtain signals at desired levels from the buffer amplifiers 60I, 60Q, and to eliminate the need for input resistors of the buffer amplifiers 60I, 60Q. As a result, thermal noise generated by the input resistance is superimposed on the received signal, resulting in a S/N ratio of the received signal.
It is possible to prevent problems such as deterioration of reception sensitivity due to deterioration of reception sensitivity. In addition, by eliminating the input resistance, the circuit scale can be made smaller, and
Integration can be facilitated. These effects are useful for mobile radio communication devices such as mobile telephones, cordless telephones, and selective call receivers, where radio wave reception conditions are subject to change and miniaturization and weight reduction are important issues. Extremely effective.

【0020】また、本実施例の回路では、緩衝増幅器6
0I,60Qの演算増幅器OPの入力路にコンデンサC
11,C12を介挿しているので、演算増幅器OPの同
相入力範囲を狭くすることができ、これにより演算増幅
器を低い電源電圧Vccにより駆動させることが可能と
なる。 つまり、電源電圧の低いバッテリ駆動形の無線通信装置
においても十分に適用することが可能となる。
Furthermore, in the circuit of this embodiment, the buffer amplifier 6
A capacitor C is connected to the input path of the operational amplifier OP of 0I, 60Q.
11 and C12, the common-mode input range of the operational amplifier OP can be narrowed, thereby making it possible to drive the operational amplifier with a low power supply voltage Vcc. In other words, the present invention can be sufficiently applied to battery-powered wireless communication devices with low power supply voltage.

【0021】さらに、緩衝増幅器60I,60Qの第1
および第2の各インピーダンス回路Z11,Z12を抵
抗Rz とコンデンサCz との並列回路により構成し
ているので、これらのインピーダンス回路Z11,Z1
2に低域通過フィルタとしての機能を持たせることがで
き、これにより緩衝増幅器60I,60Qの後段に配設
される低域通過フィルタ7I,7Qの負担を軽減して低
域通過フィルタ7I,7Qの構成を簡単化することが可
能となる。
Furthermore, the first buffer amplifiers 60I and 60Q
Since each of the second impedance circuits Z11 and Z12 is constituted by a parallel circuit of a resistor Rz and a capacitor Cz, these impedance circuits Z11 and Z1
2 can have a function as a low-pass filter, thereby reducing the burden on the low-pass filters 7I, 7Q disposed after the buffer amplifiers 60I, 60Q. It becomes possible to simplify the configuration.

【0022】尚、本発明は上記実施例に限定されるもの
ではない。例えば、第1および第2のインピーダンス回
路は抵抗のみにより構成してもよく、また電源電圧Vc
cを十分に高く設定できる場合には、演算増幅器OPへ
の入力路にコンデンサを挿入する必要がない。その他、
緩衝増幅器および混合回路の回路構成や適用するシステ
ムおよび無線装置の種類等についても、本発明の要旨を
逸脱しない範囲で種々変形して実施できる。
It should be noted that the present invention is not limited to the above embodiments. For example, the first and second impedance circuits may be configured with only resistors, and the power supply voltage Vc
If c can be set high enough, there is no need to insert a capacitor in the input path to the operational amplifier OP. others,
The circuit configurations of the buffer amplifier and mixing circuit, the types of systems and wireless devices to which they are applied, etc. can be modified in various ways without departing from the gist of the present invention.

【0023】[0023]

【発明の効果】以上詳述したように本発明によれば、緩
衝増幅器を、混合回路から出力された信号が少なくとも
抵抗回路を介さずに入力される演算増幅器と、この演算
増幅器の出力端子と反転入力端子との間に設けられた帰
還用のインピーダンス回路とを備えた構成とし、かつ利
得を上記帰還用のインピーダンス回路のインピーダンス
と上記混合回路の出力インピーダンスとの比により設定
したことによって、緩衝増幅器から発生される雑音を低
減して受信感度の向上を図り、しかも回路規模を小形化
するとともに集積化を容易にすることができる無線受信
回路を提供することができる。
As described in detail above, according to the present invention, a buffer amplifier is combined with an operational amplifier into which a signal output from a mixing circuit is input without going through a resistor circuit, and an output terminal of this operational amplifier. A buffer impedance circuit is provided between the inverting input terminal and the feedback impedance circuit, and the gain is set by the ratio of the impedance of the feedback impedance circuit and the output impedance of the mixing circuit. It is possible to provide a radio reception circuit that reduces noise generated from an amplifier, improves reception sensitivity, and further reduces circuit scale and facilitates integration.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例における無線受信回路の混合
回路および緩衝増幅器の構成を示す回路図。
FIG. 1 is a circuit diagram showing the configuration of a mixing circuit and a buffer amplifier of a radio receiving circuit in an embodiment of the present invention.

【図2】図1に示した混合回路および緩衝増幅器の等化
回路を示す図。
FIG. 2 is a diagram showing the mixing circuit and buffer amplifier equalization circuit shown in FIG. 1;

【図3】図1に示した混合回路および緩衝増幅器の別の
等化回路を示す図。
FIG. 3 is a diagram showing another equalization circuit of the mixing circuit and buffer amplifier shown in FIG. 1;

【図4】図1に示した緩衝増幅器におけるインピーダン
ス回路の構成を示す回路図。
FIG. 4 is a circuit diagram showing the configuration of an impedance circuit in the buffer amplifier shown in FIG. 1.

【図5】ダイレクトコンバージョン形の無線受信回路の
構成の一例を示す回路ブロック図。
FIG. 5 is a circuit block diagram showing an example of the configuration of a direct conversion type radio receiving circuit.

【図6】従来の混合回路および緩衝増幅器の構成を示す
回路図。
FIG. 6 is a circuit diagram showing the configuration of a conventional mixing circuit and buffer amplifier.

【符号の説明】[Explanation of symbols]

1…アンテナ、2…高周波増幅器、3I,3Q,30I
,30Q…混合回路、4…局部発振器、5…π/2移相
器、6I,6Q,60I,60Q…緩衝増幅器、7I,
7Q…低域通過フィルタ、8…復調回路、21…トラン
ス、31…局部発振信号入力端子、R11′,R12′
…コレクタ負荷抵抗、OP…演算増幅器、Z11…第1
のインピーダンス回路、Z12…第2のインピーダンス
回路、  C11,C12…交流結合用のコンデンサ。
1...Antenna, 2...High frequency amplifier, 3I, 3Q, 30I
, 30Q...Mixing circuit, 4...Local oscillator, 5...π/2 phase shifter, 6I, 6Q, 60I, 60Q...Buffer amplifier, 7I,
7Q...Low pass filter, 8...Demodulation circuit, 21...Transformer, 31...Local oscillation signal input terminal, R11', R12'
...Collector load resistance, OP...Operation amplifier, Z11...1st
Z12...second impedance circuit, C11, C12...capacitors for AC coupling.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  受信高周波信号を二分岐して一対の混
合回路に入力し、これらの混合回路で各々上記受信高周
波信号を局部発振信号と混合することにより位相が互い
に直交する第1および第2の信号を得、さらにこれら第
1および第2の信号を各々緩衝増幅器で増幅したのち低
域通過フィルタを通すことにより第1および第2のベー
スバンド信号を得る周波数変換回路を備えた無線受信回
路において、前記緩衝増幅器は、前記混合回路から出力
された信号が少なくとも抵抗回路を介さずに入力される
演算増幅器と、この演算増幅器の出力端子と反転入力端
子との間に設けられた帰還用の第1のインピーダンス回
路とを備え、かつ利得が前記帰還用の第1のインピーダ
ンス回路のインピーダンスと前記混合回路の出力インピ
ーダンスとの比により設定されることを特徴とする無線
受信回路。
1. A received high frequency signal is branched into two and input into a pair of mixing circuits, and each of these mixing circuits mixes the received high frequency signal with a local oscillation signal, thereby producing first and second signals whose phases are orthogonal to each other. a radio receiving circuit comprising a frequency conversion circuit that obtains a first and second baseband signal, amplifies these first and second signals with a buffer amplifier, and then passes them through a low-pass filter to obtain first and second baseband signals. In the buffer amplifier, the buffer amplifier includes an operational amplifier into which the signal output from the mixing circuit is input without going through at least a resistor circuit, and a feedback amplifier provided between the output terminal and the inverting input terminal of the operational amplifier. a first impedance circuit, and a gain is set by a ratio of the impedance of the feedback first impedance circuit and the output impedance of the mixing circuit.
【請求項2】  混合回路は差動出力形からなり、緩衝
増幅器は、この混合回路の差動出力信号の各々が少なく
とも抵抗回路を介さずに反転入力端子および非反転入力
端子にそれぞれ入力される演算増幅器と、この演算増幅
器の出力端子と反転入力端子との間に設けられた帰還用
の第1のインピーダンス回路と、演算増幅器の非反転入
力端子と基準電圧の入力端子との間に設けられた第2の
インピーダンス回路とを備え、かつ利得が前記第1のイ
ンピーダンス回路のインピーダンスと混合回路の一方の
出力インピーダンスとの比と、前記第2のインピーダン
ス回路のインピーダンスと混合回路の他方の出力インピ
ーダンスとの比により設定されることを特徴とする請求
項1に記載の無線受信回路。
2. The mixing circuit is of a differential output type, and the buffer amplifier is such that each of the differential output signals of the mixing circuit is inputted to an inverting input terminal and a non-inverting input terminal, respectively, without passing through at least a resistor circuit. an operational amplifier; a first impedance circuit for feedback provided between the output terminal and the inverting input terminal of the operational amplifier; and a first impedance circuit provided between the non-inverting input terminal of the operational amplifier and the reference voltage input terminal. a second impedance circuit, the gain of which is a ratio between the impedance of the first impedance circuit and one output impedance of the mixing circuit, and the impedance of the second impedance circuit and the other output impedance of the mixing circuit. 2. The radio receiving circuit according to claim 1, wherein the radio receiving circuit is set based on a ratio of .
【請求項3】  混合回路の出力端子と緩衝増幅器の演
算増幅器との間に、これらの間を交流的に結合するため
の容量回路を介挿したことを特徴とする請求項1または
2に記載の無線受信回路。
3. A capacitive circuit is inserted between the output terminal of the mixing circuit and the operational amplifier of the buffer amplifier for alternating current coupling between the output terminal and the operational amplifier of the buffer amplifier. wireless receiving circuit.
【請求項4】  第1のインピーダンス回路および第2
のインピーダンス回路は、抵抗と容量素子とを並列接続
した回路により構成されることを特徴とする請求項1,
2または3に記載の無線受信回路。
Claim 4: A first impedance circuit and a second impedance circuit.
Claim 1, wherein the impedance circuit is constituted by a circuit in which a resistor and a capacitive element are connected in parallel.
3. The wireless receiving circuit according to 2 or 3.
JP2820291A 1991-02-22 1991-02-22 Radio reception circuit Pending JPH04267610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2820291A JPH04267610A (en) 1991-02-22 1991-02-22 Radio reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2820291A JPH04267610A (en) 1991-02-22 1991-02-22 Radio reception circuit

Publications (1)

Publication Number Publication Date
JPH04267610A true JPH04267610A (en) 1992-09-24

Family

ID=12242085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2820291A Pending JPH04267610A (en) 1991-02-22 1991-02-22 Radio reception circuit

Country Status (1)

Country Link
JP (1) JPH04267610A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658613U (en) * 1993-01-12 1994-08-12 日本無線株式会社 FS signal demodulation circuit
US6381449B1 (en) 1998-06-30 2002-04-30 Kabushiki Kaisha Toshiba Frequency converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658613U (en) * 1993-01-12 1994-08-12 日本無線株式会社 FS signal demodulation circuit
US6381449B1 (en) 1998-06-30 2002-04-30 Kabushiki Kaisha Toshiba Frequency converter
KR100464875B1 (en) * 1998-06-30 2005-01-05 가부시끼가이샤 도시바 Frequency converter

Similar Documents

Publication Publication Date Title
US6583661B1 (en) Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes
CN1747367B (en) Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver
JP3469486B2 (en) Variable gain circuit
JP3721144B2 (en) Frequency converter, quadrature demodulator and quadrature modulator
JP2003500879A (en) Active filter selectivity, filter with control offset for DC offset control
JPH07245546A (en) Active low pass filter
JP3164008B2 (en) Wireless receiver
US4947141A (en) Oscillator network for radio receiver
US6184747B1 (en) Differential filter with gyrator
US6943618B1 (en) Compensation mechanism for compensating bias levels of an operation circuit in response to supply voltage changes
KR0131175B1 (en) Phase shift circuit
JPH04267610A (en) Radio reception circuit
KR100467002B1 (en) Active filter circuit
US6271737B1 (en) Communication device with feedback for cancellation of perturbations
US6980052B1 (en) Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells
US5481226A (en) Low-voltage intermediate frequency amplifier providing automatic gain control of a source amplifier
JP3179838B2 (en) Noise detection circuit
GB2147754A (en) Frequency multiplying circuit
JPH05291885A (en) Afc circuit and its ic
JPH08316997A (en) Receiver
JP4075127B2 (en) Phase shift circuit
JP2000022449A (en) Image suppression mixer
JP2580122B2 (en) FM demodulation circuit
SU801234A1 (en) Active rc-filter
JPH0346406A (en) Variable gain amplifier