JPH04264831A - 回線切換装置 - Google Patents
回線切換装置Info
- Publication number
- JPH04264831A JPH04264831A JP3024866A JP2486691A JPH04264831A JP H04264831 A JPH04264831 A JP H04264831A JP 3024866 A JP3024866 A JP 3024866A JP 2486691 A JP2486691 A JP 2486691A JP H04264831 A JPH04264831 A JP H04264831A
- Authority
- JP
- Japan
- Prior art keywords
- line switching
- control bit
- fixed pattern
- valid
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003780 insertion Methods 0.000 claims abstract description 11
- 230000037431 insertion Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000004891 communication Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 5
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は回線切換装置に関し、同
期光通信網の回線切換を行なう回路切換装置に関する。
期光通信網の回線切換を行なう回路切換装置に関する。
【０００２】
【従来の技術】同期光通信（ＳＯＮＥＴ）では図３に示
すＳＴＳ−１（シンクロナス・トランスポート・シグナ
ル・レベル１）を基本信号単位として多重伝送を行なう
。ＳＴＳ−１フレーム１０内のＳＰＥ（シンクロナス・
ペイロード・エンベロープ）１１内には２８チャネルの
ＶＴ（バーチャルトリビュートリ）が含まれている。 図４に示す如くＶＴ１２は例えばＮ＝２５として４Ｎバ
イトで構成され、この中に４（Ｎ−１）バイトのＶＴＳ
ＰＥ（ＶＴシンクロナス・ペイロード・エンベロープ）
１３が含まれている。ここで、Ｖ１，Ｖ２，Ｖ３はポイ
ンタ、Ｖ５はＶＴパス・オーバーヘッド、Ｒは固定デー
タである。
すＳＴＳ−１（シンクロナス・トランスポート・シグナ
ル・レベル１）を基本信号単位として多重伝送を行なう
。ＳＴＳ−１フレーム１０内のＳＰＥ（シンクロナス・
ペイロード・エンベロープ）１１内には２８チャネルの
ＶＴ（バーチャルトリビュートリ）が含まれている。 図４に示す如くＶＴ１２は例えばＮ＝２５として４Ｎバ
イトで構成され、この中に４（Ｎ−１）バイトのＶＴＳ
ＰＥ（ＶＴシンクロナス・ペイロード・エンベロープ）
１３が含まれている。ここで、Ｖ１，Ｖ２，Ｖ３はポイ
ンタ、Ｖ５はＶＴパス・オーバーヘッド、Ｒは固定デー
タである。
【０００３】ポインタＶ１，Ｖ２は図５に示す如く、Ｖ
１の上位４ビットがＮＤＦ（ニュー ・データ・フラグ）次の２ビットがＶＴサイズ、Ｖ１の
下位２ビットとＶ２の８ビットの計１０ビットがポイン
タ値とされるＮＤＦは固定パターン“１００１”でポイ
ンタの値が変わったことをを表わし、ポインタ値でＶＴ
のどの値からＶＴＳＰＥが開始するかを表わす。
１の上位４ビットがＮＤＦ（ニュー ・データ・フラグ）次の２ビットがＶＴサイズ、Ｖ１の
下位２ビットとＶ２の８ビットの計１０ビットがポイン
タ値とされるＮＤＦは固定パターン“１００１”でポイ
ンタの値が変わったことをを表わし、ポインタ値でＶＴ
のどの値からＶＴＳＰＥが開始するかを表わす。
【０００４】従来の回路切換装置はポインタ値を次のポ
インタ値が送られて来るまで保持して両ポインタ値を比
較することによりポインタ値を監視し、ポインタ値が変
化したときＮＤＦに“１００１”をセットして送出して
いる。
インタ値が送られて来るまで保持して両ポインタ値を比
較することによりポインタ値を監視し、ポインタ値が変
化したときＮＤＦに“１００１”をセットして送出して
いる。
【０００５】
【発明が解決しようとする課題】従来装置では、回線切
換え以外の要因でポインタ値が不一致となる場合もあり
うるので、どのような要因でポインタ値が不一致となっ
たかを判別する判別回路が必要であり、回路規模が大き
くなるという問題があった。
換え以外の要因でポインタ値が不一致となる場合もあり
うるので、どのような要因でポインタ値が不一致となっ
たかを判別する判別回路が必要であり、回路規模が大き
くなるという問題があった。
【０００６】本発明は上記の点に鑑みなされたもので、
固定パターン挿入有無の判別の条件が少なく、回路規模
を削減できる回線切換装置を提供することを目的とする
。
固定パターン挿入有無の判別の条件が少なく、回路規模
を削減できる回線切換装置を提供することを目的とする
。
【０００７】
【課題を解決するための手段】本発明の回線切換装置は
、複数チャネルを多重化して光伝送を行なう同期光通信
網で回線切換えを行ない、新たに接続したチャネルには
所定の固定パターンデータを挿入して伝送する回線切換
装置において、複数のチャネル夫々の出力が有効か無効
かを表わす制御ビットが無効から有効に変化して回線切
換が行なわれたことを検出する制御ビット変化検出手段
と、制御ビット変化検出手段の検出時に新たに接続した
チャネルの所定位置に固定パターンデータを挿入する固
定パターン挿入手段とを有する。路切換装置。
、複数チャネルを多重化して光伝送を行なう同期光通信
網で回線切換えを行ない、新たに接続したチャネルには
所定の固定パターンデータを挿入して伝送する回線切換
装置において、複数のチャネル夫々の出力が有効か無効
かを表わす制御ビットが無効から有効に変化して回線切
換が行なわれたことを検出する制御ビット変化検出手段
と、制御ビット変化検出手段の検出時に新たに接続した
チャネルの所定位置に固定パターンデータを挿入する固
定パターン挿入手段とを有する。路切換装置。
【０００８】
【作用】本発明においては、制御ビットが無効から有効
に変化したことを検出して新たに接続したチャネルに固
定パターンの挿入を行なうため、回線切換えの判別条件
が１つであり、従来の如くポインタ値が回線切換え以外
の要因で変化したかどうかを判別する必要がなく、上記
判別の回路規模を従来に比して削減できる。
に変化したことを検出して新たに接続したチャネルに固
定パターンの挿入を行なうため、回線切換えの判別条件
が１つであり、従来の如くポインタ値が回線切換え以外
の要因で変化したかどうかを判別する必要がなく、上記
判別の回路規模を従来に比して削減できる。
【０００９】
【実施例】図１は本発明装置の一実施例のブロック図を
示す。
示す。
【００１０】同図中、端子１０にはデマッピング回路（
図示せず）で受信ＳＴＳ−１から分離されたＳＰＥ信号
が入来し、端子１１，１２夫々には上記デマッピング回
路からクロック信号とＳＰＥ信号の先頭を指示するタイ
ミング信号とが入来する。
図示せず）で受信ＳＴＳ−１から分離されたＳＰＥ信号
が入来し、端子１１，１２夫々には上記デマッピング回
路からクロック信号とＳＰＥ信号の先頭を指示するタイ
ミング信号とが入来する。
【００１１】ＳＰＥ信号は同期回路１４でタイミング信
号で同期合わせされて回線切換部１５内のスイッチ回路
（Ｔ−ＳＷＩＮ）１６に供給される。タイミングパルス
発生回路１３は端子１１よりのクロック信号を所定両遅
延したクロック信号を回線切換部１５内のスイッチ回路
１６，１７，１８に供給し、また端子１２よりのタイミ
ング信号を所定量遅延したタイミング信号をスイッチ回
路１６，１８夫々に供給する。また、端子１２よりのタ
イミング信号からＶＴ内のポインタＶ１，Ｖ２夫々の位
置を指示するＶ１タイミング信号，Ｖ２タイミイグ信号
を生成してＶ１，Ｖ２通信制御回路２０及びＮＤＦ挿入
回路２１夫々に供給する。
号で同期合わせされて回線切換部１５内のスイッチ回路
（Ｔ−ＳＷＩＮ）１６に供給される。タイミングパルス
発生回路１３は端子１１よりのクロック信号を所定両遅
延したクロック信号を回線切換部１５内のスイッチ回路
１６，１７，１８に供給し、また端子１２よりのタイミ
ング信号を所定量遅延したタイミング信号をスイッチ回
路１６，１８夫々に供給する。また、端子１２よりのタ
イミング信号からＶＴ内のポインタＶ１，Ｖ２夫々の位
置を指示するＶ１タイミング信号，Ｖ２タイミイグ信号
を生成してＶ１，Ｖ２通信制御回路２０及びＮＤＦ挿入
回路２１夫々に供給する。
【００１２】回線切換部１５内のスイッチ回路１６は切
換制御メモリ（ＡＣＭ）２６の切換制御情報に基づいて
ＳＰＥ信号に含まれる２８チャンネルのＶＴをチャネル
単位で交換してスイッチ回路（Ｓ−ＳＷ）１７に供給す
る。スイッチ回路１７は切換制御メモリ２７の切換制御
情報に基づいて、端子１０とは別系統のＳＰＥ信号の切
換えを行なう他の系統回線切換部のスイッチ回路（Ｓ−
ＳＷ）との間でチャネル単位でＶＴの交換を行ないスイ
ッチ回路（Ｔ−ＳＷＯＵＴ）１８に供給する。スイッチ
回路１８は切換制御メモリ２８の切換制御情報に基づい
てチャネル単位でＶＴの交換を行ないバイト単位で出力
する。
換制御メモリ（ＡＣＭ）２６の切換制御情報に基づいて
ＳＰＥ信号に含まれる２８チャンネルのＶＴをチャネル
単位で交換してスイッチ回路（Ｓ−ＳＷ）１７に供給す
る。スイッチ回路１７は切換制御メモリ２７の切換制御
情報に基づいて、端子１０とは別系統のＳＰＥ信号の切
換えを行なう他の系統回線切換部のスイッチ回路（Ｓ−
ＳＷ）との間でチャネル単位でＶＴの交換を行ないスイ
ッチ回路（Ｔ−ＳＷＯＵＴ）１８に供給する。スイッチ
回路１８は切換制御メモリ２８の切換制御情報に基づい
てチャネル単位でＶＴの交換を行ないバイト単位で出力
する。
【００１３】データバス２２及びアドレスバス２３はＣ
ＰＵに接続されており、このＣＰＵから切換制御メモリ
２６〜２８夫々の切換制御情報が書換えられ、ＣＰＵよ
り端子２４を介して回線切換トリガが供給された後、上
記書換えられた切換情報による回線切換えが行なわれる
。
ＰＵに接続されており、このＣＰＵから切換制御メモリ
２６〜２８夫々の切換制御情報が書換えられ、ＣＰＵよ
り端子２４を介して回線切換トリガが供給された後、上
記書換えられた切換情報による回線切換えが行なわれる
。
【００１４】ところで、切換制御メモリ２８には切換制
御情報として各ＶＴを出力するかしないか、つまり有効
か無効かを指示する制御ビットがチャネル毎に設けられ
ている。回線切換えの際には、そのチャネルの制御ビッ
トを有効から無効として回線を一旦切放し、その後その
チャネルの制御ビットを無効から有効として新たな回線
を接続する。つまり制御ビットが有効のまま回線切換え
をすることはない。
御情報として各ＶＴを出力するかしないか、つまり有効
か無効かを指示する制御ビットがチャネル毎に設けられ
ている。回線切換えの際には、そのチャネルの制御ビッ
トを有効から無効として回線を一旦切放し、その後その
チャネルの制御ビットを無効から有効として新たな回線
を接続する。つまり制御ビットが有効のまま回線切換え
をすることはない。
【００１５】Ｖ１，Ｖ２の通信制御回路２０は切換制御
メモリ２８よりの制御ビットが有効を表わすときは各Ｖ
ＴのポインタＶ１，Ｖ２をスイッチ回路１８からそのま
ま出力させ、制御ビットが無効を表わすときは各ＶＴの
ポインタＶ１，Ｖ２を全“０”として出力させるようス
イッチ回路１８を制御する。
メモリ２８よりの制御ビットが有効を表わすときは各Ｖ
ＴのポインタＶ１，Ｖ２をスイッチ回路１８からそのま
ま出力させ、制御ビットが無効を表わすときは各ＶＴの
ポインタＶ１，Ｖ２を全“０”として出力させるようス
イッチ回路１８を制御する。
【００１６】ＭＤＦ挿入回路２１は切換制御メモリ２８
よりの制御ビットが図２（Ａ）に示す如く無効から有効
となったとき図２（Ｂ）に示す回線切換トリガの立上が
り及び立下がりでセットされ、かつ図２（Ｃ）に示すＶ
１タイミング信号でリセットされる図（Ｄ）に示す如き
信号を生成し、この図（Ｄ）に示す両信号のＨレベル時
においてポインタＶ１内の上位４ビットのＮＤＦ挿入位
置でＨレベルとなる図２（Ｅ）に示す如きＮＤＦ挿入タ
イミング信号を生成してセレクタ３０に供給する。セレ
クタ３０にはスイッチ回路１８がバイト単位で出力する
ＳＰＥ信号の上位４ビットが端子Ａに供給され、端子Ｂ
にＮＤＦの固定パターン“１００１”が供給されており
、通常は端子Ａ入力を選択し、ＮＤＦ挿入回路２１より
ＨレベルのＮＤＦ挿入タイミング信号を供給されたとき
にのみ端子Ｂ入力を選択することによりＮＤＦの挿入を
行なう。
よりの制御ビットが図２（Ａ）に示す如く無効から有効
となったとき図２（Ｂ）に示す回線切換トリガの立上が
り及び立下がりでセットされ、かつ図２（Ｃ）に示すＶ
１タイミング信号でリセットされる図（Ｄ）に示す如き
信号を生成し、この図（Ｄ）に示す両信号のＨレベル時
においてポインタＶ１内の上位４ビットのＮＤＦ挿入位
置でＨレベルとなる図２（Ｅ）に示す如きＮＤＦ挿入タ
イミング信号を生成してセレクタ３０に供給する。セレ
クタ３０にはスイッチ回路１８がバイト単位で出力する
ＳＰＥ信号の上位４ビットが端子Ａに供給され、端子Ｂ
にＮＤＦの固定パターン“１００１”が供給されており
、通常は端子Ａ入力を選択し、ＮＤＦ挿入回路２１より
ＨレベルのＮＤＦ挿入タイミング信号を供給されたとき
にのみ端子Ｂ入力を選択することによりＮＤＦの挿入を
行なう。
【００１７】このセレクタ３０よりの４ビットはスイッ
チ回路１８出力の下位４ビットと共に端子３２より出力
される。
チ回路１８出力の下位４ビットと共に端子３２より出力
される。
【００１８】このように、制御ビットが無効から有効に
変化したことを検出して新たにＮＤＦの固定パターンの
挿入を行なうため、回線切換えの判別条件が１つであり
、従来の如くポインタ値が回線切換え以外の要因で変化
したかどうかを判別する必要がなく、上記判別の回路規
模を従来に比して削減できる。
変化したことを検出して新たにＮＤＦの固定パターンの
挿入を行なうため、回線切換えの判別条件が１つであり
、従来の如くポインタ値が回線切換え以外の要因で変化
したかどうかを判別する必要がなく、上記判別の回路規
模を従来に比して削減できる。
【００１９】
【発明の効果】上述の如く、本発明の回線切換装置によ
れば、固定パターン挿入有無の判別の条件が少なく、回
路規模を削減でき、実用上きわめて有用である。
れば、固定パターン挿入有無の判別の条件が少なく、回
路規模を削減でき、実用上きわめて有用である。
【図面の簡単な説明】
【図１】本発明装置の一実施例のブロック図である。
【図２】本発明装置の信号タイミングチャートである。
【図３】ＳＴＳ−１信号のフォーマットを示す図である
。
。
【図４】ＳＴＳ−１信号のフォーマットを示す図である
。
。
【図５】ＳＴＳ−１信号のフォーマットを示す図である
。
。
１５ 回線切換部
１６〜１８ スイッチ回路
２１ ＮＤＦ挿入指示回路
２６〜２８ 切換制御
３０ セレクタ
Claims (1)
- 【請求項１】 複数チャネルを多重化して光伝送を行
なう同期光通信網で回線切換えを行ない、新たに接続し
たチャネルには所定固定パターンデータを挿入して伝送
する回線切換装置において、該複数のチャネル夫々の出
力が有効か無効かを表わす制御ビットが無効から有効に
変化して回線切換が行なわれたことを検出する制御ビッ
ト変化検出手段（２１）と、該制御ビット変化検出手段
の検出時に新たに接続したチャネルの所定位置に該固定
パターンデータを挿入する固定パターン挿入手段（３０
）とを有することを特徴とする回路切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024866A JPH04264831A (ja) | 1991-02-19 | 1991-02-19 | 回線切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3024866A JPH04264831A (ja) | 1991-02-19 | 1991-02-19 | 回線切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264831A true JPH04264831A (ja) | 1992-09-21 |
Family
ID=12150136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3024866A Withdrawn JPH04264831A (ja) | 1991-02-19 | 1991-02-19 | 回線切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264831A (ja) |
-
1991
- 1991-02-19 JP JP3024866A patent/JPH04264831A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356550B1 (en) | Flexible time division multiplexed bus using sonet formatting | |
| CN1153401C (zh) | 数字电信传输系统 | |
| EP0559649B1 (en) | Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency | |
| EP0437197A2 (en) | Digital cross connection apparatus | |
| US6842787B2 (en) | Method and device for converting virtually concatenated data streams into contiguously concatenated data streams | |
| CN1059437A (zh) | 同步数字系统码速再调整 | |
| EP0463808A2 (en) | Switching of a digital signal to an alternate channel transmitted via a different route | |
| JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
| US7826488B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
| RU2350017C2 (ru) | Устройство компенсации и восстановления задержки виртуальной конкатенации | |
| EP0543327B1 (en) | A synchronous optical multiplexing system | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| US7016357B1 (en) | Methods and apparatus for arbitrary concatenation in a switch | |
| US5870403A (en) | Apparatus and a method for establishing signal synchronization between lines | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| US7058090B1 (en) | System and method for paralleling digital wrapper data streams | |
| JPH04264831A (ja) | 回線切換装置 | |
| JPH08265286A (ja) | 同期信号源選択方式 | |
| US7440765B2 (en) | Timing signal generation in telecommunications networks | |
| WO1995010899A1 (en) | Forming a higher hierarchy level signal in a synchronous digital communication system | |
| JP3009901B2 (ja) | Ｉｓｄｎインターフェース方式 | |
| KR100293941B1 (ko) | 데이타전송장치에서의프레임정렬데이타출력회로 | |
| KR0179505B1 (ko) | 저속 스위칭을 위한 티유 신호의 프레임 정렬기 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |