JPH04264751A - Chip holding jig - Google Patents

Chip holding jig

Info

Publication number
JPH04264751A
JPH04264751A JP3049167A JP4916791A JPH04264751A JP H04264751 A JPH04264751 A JP H04264751A JP 3049167 A JP3049167 A JP 3049167A JP 4916791 A JP4916791 A JP 4916791A JP H04264751 A JPH04264751 A JP H04264751A
Authority
JP
Japan
Prior art keywords
chip
holding jig
chips
porous material
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3049167A
Other languages
Japanese (ja)
Inventor
Koji Aono
青野 浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3049167A priority Critical patent/JPH04264751A/en
Publication of JPH04264751A publication Critical patent/JPH04264751A/en
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE:To obtain a holding jig which can suck each chip in vacuum, prevent damage of a chip due to static electricity, minimize runaround of cleanser at a side for sucking in vacuum at the time of cleaning the chip, and hold a position of the chip even after the vacuum sucking is, after the chip is cleaned, released. CONSTITUTION:A chip holding jig is formed of a porous material 6, which has conductivity and is formed smaller than a chip size. Protrusions 7a each of which is narrower than an interval between chips, are provided, and a wider part than the interval between the chips including the protrusions is formed of a nonporous material 7.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体チップの洗浄
の際などにチップを保持するチップ保持治具に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip holding jig for holding semiconductor chips when cleaning them.

【0002】0002

【従来の技術】図5は従来行われていたチップ洗浄方法
を示す図である。図において、1はビーカ、2はチップ
に分割されたウェハを支持するためガラス板、3はチッ
プに分割されたウェハ、4はチップを洗浄するための洗
浄剤、3′はガラス板2から分離したチップである。
2. Description of the Related Art FIG. 5 is a diagram showing a conventional chip cleaning method. In the figure, 1 is a beaker, 2 is a glass plate for supporting the wafer divided into chips, 3 is the wafer divided into chips, 4 is a cleaning agent for cleaning the chips, and 3' is separated from the glass plate 2. That's the tip.

【0003】次にその洗浄方法について説明する。まず
、図5(a) に示すように、ビーカ1に洗浄剤4を満
たし、その中へガラス板2を支持基板としたウェハ3を
入れる。そして、図5(b) に示すように、ガラス板
2からチップ分割されたウェハ3が、チップ3′として
分離脱落するまで放置する。分離脱落後、洗浄剤4を何
回か繰り返し交換し、チップ洗浄を行い、ビーカ1の底
にあるチップ3′をひろい上げ、チップトレーに配置す
る。
Next, the cleaning method will be explained. First, as shown in FIG. 5(a), a beaker 1 is filled with a cleaning agent 4, and a wafer 3 with a glass plate 2 as a support substrate is placed therein. Then, as shown in FIG. 5(b), the wafer 3, which has been divided into chips from the glass plate 2, is left until it separates and falls off as chips 3'. After the separation, the cleaning agent 4 is replaced several times to wash the chips, and the chips 3' at the bottom of the beaker 1 are picked up and placed on a chip tray.

【0004】0004

【発明が解決しようとする課題】従来のチップ洗浄方法
は以上のように行われていたので、ガラス板から分離脱
落したチップが重なりあい、チップ表面を傷つけるとと
もに、チップとチップが重なり合った部分が洗浄不良と
なる原因となっていた。また、チップがばらばらに分割
されて洗浄されるため、そのチップがウェハ上のどの位
置に形成されたものかがわからず、抜取検査を行うこと
ができなかった。さらに、チップを1つ1つビーカから
拾いあげなければならず、この作業が煩雑であるなどの
問題点があった。
[Problems to be Solved by the Invention] Conventional chip cleaning methods were carried out as described above, and as a result, the chips that had separated from the glass plate overlapped with each other, damaging the chip surface and damaging the overlapping parts of the chips. This caused poor cleaning. Furthermore, since the chips are separated and cleaned, it is not known where on the wafer the chips are formed, and sampling inspection cannot be performed. Furthermore, it is necessary to pick up the chips one by one from the beaker, and this process is complicated.

【0005】この発明は上記のような問題点を解消する
ためになされたもので、第1の発明はチップ分割された
ウェハにおいて、チップ毎に真空吸着できるチップ保持
治具を得ることを目的とする。また、第2の発明は静電
気によるチップ破壊を防止できるようにしたチップ保持
治具を得ることを目的とする。また、第3の発明はチッ
プ洗浄時に真空吸着する側に洗浄液の侵入を最小とする
ことができるチップ保持治具を得ることを目的とする。 さらに、第4の発明はチップ洗浄後、真空吸着を開放し
た後もチップの位置を保持出来るようにしたチップ保持
治具を得ることを目的とする。
[0005] This invention was made to solve the above-mentioned problems, and the first invention aims to obtain a chip holding jig that can vacuum-hold each chip on a wafer that has been divided into chips. do. A second object of the invention is to obtain a chip holding jig that can prevent chip destruction due to static electricity. A third object of the present invention is to obtain a chip holding jig that can minimize the intrusion of cleaning liquid into the vacuum suction side during chip cleaning. Furthermore, a fourth object of the present invention is to obtain a chip holding jig that can maintain the position of the chip even after vacuum suction is released after cleaning the chip.

【0006】[0006]

【課題を解決するための手段】この発明の第1の発明に
かかるチップ保持治具は、裏面からの真空引きによりチ
ップを吸着する部分の材料をポーラス(多孔質)な材料
としたものである。また、第2の発明にかかるチップ保
持治具は、ポーラス(多孔質)な材料とした部分に導電
性を持たせるようにしたものである。また、第3の発明
にかかるチップ保持治具は、ポーラス(多孔質)な材料
で形成する部分をチップサイズよりも小さくしたもので
ある。さらに、第4の発明にかかるチップ保持治具は、
チップとチップの間隔よりも狭い凸部を設け、凸部を含
むチップとチップの間隔よりも広い部分の材料を非ポー
ラスな材料としたものである。
[Means for Solving the Problems] In the chip holding jig according to the first aspect of the present invention, the material of the part that attracts the chip by vacuuming from the back side is a porous material. . Further, in the chip holding jig according to the second invention, the portion made of porous material is made to have electrical conductivity. Further, in the chip holding jig according to the third invention, the portion formed of a porous material is made smaller than the chip size. Furthermore, a chip holding jig according to a fourth invention,
A convex portion narrower than the interval between chips is provided, and the material of the portion wider than the interval between chips, including the convex portion, is made of a non-porous material.

【0007】[0007]

【作用】この発明におけるチップ保持治具は、チップを
吸着する部分がポーラス(多孔質)な材料により形成さ
れているため、真空吸着でき、チップごとに保持できる
。また、ポーラス(多孔質)な材料を導電性材料で形成
しているため、静電気による影響を抑制することができ
る。また、ポーラス(多孔質)な材料部分をチップサイ
ズよりも小さくしたので、チップ分割されたウェハの洗
浄を効率的に行うことができる。さらに、チップとチッ
プの間隔より狭い凸部を設けることにより、真空吸着を
開放してもチップの位置が保持できるので、洗浄後は保
持治具をチップトレーとしても使用できる。
[Operation] In the chip holding jig according to the present invention, since the part that attracts the chips is formed of a porous material, vacuum suction is possible and each chip can be held individually. Furthermore, since the porous material is made of a conductive material, the influence of static electricity can be suppressed. Furthermore, since the porous material portion is made smaller than the chip size, the wafer divided into chips can be efficiently cleaned. Further, by providing a convex portion narrower than the gap between the chips, the position of the chips can be maintained even when the vacuum suction is released, so that the holding jig can also be used as a chip tray after cleaning.

【0008】[0008]

【実施例】図1(a),(b),(c) はこの発明の
第1ないし第3の実施例によるチップ保持治具を示す図
であり、図1(a) はチップ保持治具の平面図,図1
(b) はチップ保持治具の部分拡大断面図,図1(c
)は図1(a) の領域Aの拡大図である。図1(d)
,(e),(f) はこの発明の第4の実施例によるチ
ップ保持治具を示す図であり、図1(d) はチップ保
持治具の平面図,図1(e) はチップ保持治具の部分
拡大断面図,図1(f) は図1(d) の領域Bの拡
大図である。図において、5はチップ保持治具の全体、
6はポーラス(多孔質)な材料部、7は非ポーラスな材
料部、7aは非ポーラスな材料部7の凸部である。図2
はこの発明の一実施例の動作フローを説明するための部
分拡大断面図であり、図において、2はガラス板、9は
分割された半導体チップ、8は分割された半導体チップ
9の裏面に設けられたチップ裏面メタル、10は半導体
チップ9の表面を保護するためのチップ保護膜、11は
半導体ウェハをガラス板2に接着するためのワックスで
ある。なお、12は半導体チップ9を吸着するための真
空引きの方向を示す。図3はこの発明の一実施例の動作
フローを示す図であり、図において、100はガラス板
及びチップと治具との位置合せ、101はチップの真空
吸着オン、102はチップの洗浄、103はチップの乾
燥及び真空吸着オフである。図4はこの発明の第4の実
施例のチップとチップ保持治具の寸法の関係を示す部分
拡大図であり、図において、aはチップとチップの間隔
の寸法、bは非ポーラスな材料部7の凸部7aの寸法、
cはチップの寸法、dはポーラス(多孔質)な材料部6
の寸法である。
[Embodiments] Figs. 1(a), (b), and (c) are diagrams showing chip holding jigs according to first to third embodiments of the present invention, and Fig. 1(a) shows a chip holding jig. Plan view, Figure 1
(b) is a partially enlarged sectional view of the chip holding jig, and Figure 1 (c) is a partially enlarged cross-sectional view of the chip holding jig.
) is an enlarged view of area A in FIG. 1(a). Figure 1(d)
, (e) and (f) are views showing a chip holding jig according to a fourth embodiment of the present invention, FIG. 1(d) is a plan view of the chip holding jig, and FIG. 1(e) is a plan view of the chip holding jig. A partially enlarged sectional view of the jig, FIG. 1(f), is an enlarged view of region B in FIG. 1(d). In the figure, 5 is the entire chip holding jig;
6 is a porous material portion, 7 is a non-porous material portion, and 7a is a convex portion of the non-porous material portion 7. Figure 2
is a partially enlarged sectional view for explaining the operation flow of an embodiment of the present invention. In the figure, 2 is a glass plate, 9 is a divided semiconductor chip, and 8 is a part provided on the back side of the divided semiconductor chip 9. 10 is a chip protection film for protecting the surface of the semiconductor chip 9, and 11 is wax for bonding the semiconductor wafer to the glass plate 2. Note that 12 indicates the direction of evacuation for sucking the semiconductor chip 9. FIG. 3 is a diagram showing the operation flow of an embodiment of the present invention. In the figure, 100 is the alignment of the glass plate, the chip, and the jig, 101 is the vacuum suction on of the chip, 102 is the cleaning of the chip, and 103 is the process of cleaning the chip. is the chip drying and vacuum adsorption off. FIG. 4 is a partially enlarged view showing the relationship between the dimensions of the chip and the chip holding jig according to the fourth embodiment of the present invention. Dimensions of the convex portion 7a of 7,
c is the size of the chip, d is the porous material portion 6
The dimensions are

【0009】本発明の第1の実施例は図1(a),(b
),(c) に示すように、平坦な表面を持つチップ保
持治具のチップと接する部分を、ポーラス(多孔質)な
材料により形成し、それ以外の部分は非ポーラスな材料
で形成するようにしたものである。そして、このような
構成としたことにより、保持治具裏面から真空引きを行
なうことによって各チップが保持治具に吸着され、その
保持をチップ毎に確実にすることが可能になる。なお、
ポーラスな部分は例えばセラミック材料やプラスチック
等でスポンジ状の材質を形成することにより実現するこ
とができる。
A first embodiment of the present invention is shown in FIGS. 1(a) and 1(b).
) and (c), the part of the chip holding jig with a flat surface that comes into contact with the chip is made of porous material, and the other parts are made of non-porous material. This is what I did. With such a configuration, each chip is attracted to the holding jig by drawing a vacuum from the back surface of the holding jig, and it becomes possible to securely hold each chip. In addition,
The porous portion can be realized by forming a sponge-like material, for example, from ceramic material or plastic.

【0010】また、本発明の第2の実施例は第1の実施
例でポーラスな材料とした部分6に導電性をもたせるよ
うにしたもので、これにより、チップが静電破壊するの
を防止できる。なお、この導電性の付与は、例えばポー
ラスな部分の表面に導電性樹脂層を形成することで実現
でき、また、この部分をメッキで覆うことによっても実
現することができる。
Furthermore, in the second embodiment of the present invention, the portion 6 made of porous material in the first embodiment is made conductive, thereby preventing the chip from being damaged by static electricity. can. The provision of electrical conductivity can be achieved, for example, by forming a conductive resin layer on the surface of the porous part, or by covering this part with plating.

【0011】また、本発明の第3の実施例はポーラスな
材料とした部分6をチップサイズよりも小さくなるよう
にしたもので、これによりウエハがより強力に吸着でき
、洗浄に際して洗浄液が侵入するのを最小限に止めるこ
とができる。
In addition, in the third embodiment of the present invention, the portion 6 made of porous material is made smaller than the chip size, which allows the wafer to be more strongly attracted and prevents cleaning liquid from entering during cleaning. can be kept to a minimum.

【0012】また、本発明の第4の実施例は図1(d)
,(e),(f) に示すように、非ポーラスな部分に
凸部を設け、さらにこの非ポーラスな部分7とポーラス
な部分6との間に図4に示すような条件を持たせたもの
である。
A fourth embodiment of the present invention is shown in FIG. 1(d).
, (e) and (f), a convex portion was provided in the non-porous portion, and the conditions shown in FIG. 4 were created between the non-porous portion 7 and the porous portion 6. It is something.

【0013】この実施例におけるチップ保持治具に設け
る寸法条件は、図4に示すように、非ポーラスな材料部
7の凸部7aの寸法bはチップとチップの間隔の寸法a
よりも小さく(a>b)、ポーラス(多孔質)な材料部
6の寸法dは、チップの寸法cよりも小さく(c>d)
するというものである。
The dimensional conditions provided for the chip holding jig in this embodiment are as shown in FIG.
(a>b), and the dimension d of the porous material portion 6 is smaller than the chip dimension c (c>d)
The idea is to do so.

【0014】次に、この実施例装置を用いてウェハを洗
浄する際の動作について説明する。図2(a) に示す
ように、半導体プロセスにおいてチップ分割されたウェ
ハをチップ保持治具の凸部がチップとチップの間にくる
ように位置合わせを行い(図3の100参照)、図2(
b) に示すように、真空吸着をする(図3の101参
照)。この状態のまま、ウェハを洗浄液の中へ入れ、加
熱してガラス板2とチップとの分離剥離を行う。その後
、図2(c) に示すように、ガラス板2を取り去り、
何回かチップ洗浄を行う(図3の102参照)。その後
、乾燥を行い、真空吸着を開放する(図3の103参照
)。真空吸着を開放してもチップは凸部があるために元
の位置で支持されている。従って、チップ保持治具はそ
のままチップトレーとして使用できる。
Next, the operation when cleaning a wafer using this embodiment apparatus will be explained. As shown in FIG. 2(a), the wafer that has been divided into chips in the semiconductor process is aligned so that the convex part of the chip holding jig is between the chips (see 100 in FIG. 3). (
b) Perform vacuum suction as shown in (see 101 in Figure 3). In this state, the wafer is placed in a cleaning solution and heated to separate the glass plate 2 and the chip. Then, as shown in Figure 2(c), the glass plate 2 is removed,
The chip is washed several times (see 102 in FIG. 3). Thereafter, drying is performed and vacuum suction is released (see 103 in FIG. 3). Even when the vacuum suction is released, the chip is supported in its original position because of the protrusion. Therefore, the chip holding jig can be used as it is as a chip tray.

【0015】なお、上記実施例では非ポーラス部とする
材料を用いているが、非ポーラスな材料部7と同一部の
表面のみを樹脂等により覆うことで代用することができ
る。
Although the above embodiment uses a material that forms a non-porous portion, it can be replaced by covering only the same portion of the surface as the non-porous material portion 7 with a resin or the like.

【0016】[0016]

【発明の効果】以上のように、この発明の第1の発明に
よれば、真空引きによりチップを保持する部分をポーラ
ス(多孔質)な材料で形成したので、チップがばらばら
にならず、チップとチップの洗浄中による接触による傷
,チップとチップの重なりによる洗浄不良を防止するこ
とができる。また、第2の発明によれば、ポーラス(多
孔質)な材料に導電性を持たせるようにしたので、静電
気による影響を抑制することができ、乾燥したチップの
静電破壊,あるいはチップの静電引力による吸着を防止
でき、チップの取扱いが容易となる。また、第3の発明
によれば、ポーラス(多孔質)な材料とする部分をチッ
プサイズよりも小さくしたので、チップ部のみを吸着で
き、吸引力が向上し、チップの移動を防止できるととも
に、チップ洗浄の際の真空側への洗浄液のまわり込みを
少なくすることができる。さらに、第4の発明によれば
、チップとチップの間隔よりも狭い凸部を設け、凸部を
含むチップとチップの間隔よりも広い部分を非ポーラス
(多孔質)な材料で形成したので、真空吸着を開放した
後にもチップの位置が保持でき、チップトレーとしても
機能させることができる。
As described above, according to the first aspect of the present invention, since the part that holds the chip by vacuuming is formed of a porous material, the chip does not fall apart and the chip It is possible to prevent scratches caused by contact between the chips and chips during cleaning, and poor cleaning due to overlapping of chips. Furthermore, according to the second invention, since the porous material is made conductive, it is possible to suppress the effects of static electricity, thereby preventing static damage to dried chips or static electricity to the chips. It is possible to prevent adhesion due to electric attraction, making it easier to handle the chip. Further, according to the third invention, since the portion made of porous material is made smaller than the chip size, only the chip portion can be sucked, the suction power is improved, and movement of the chip can be prevented. It is possible to reduce the amount of cleaning liquid flowing into the vacuum side during chip cleaning. Furthermore, according to the fourth invention, the convex portions are provided narrower than the interval between the chips, and the portion including the convex portions that is wider than the interval between the chips is formed of a non-porous material. The position of the chip can be maintained even after the vacuum suction is released, and it can also function as a chip tray.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の実施例によるチップ保持治具を示す
図であり、図1(a)は第1ないし第3の実施例の平面
図、図1(b) はその部分拡大断面図、図1(c) 
は図1(a) の領域Aの拡大図、図1(d) は第4
の実施例の平面図、図1(e) はその部分拡大断面図
、図1(f)は図1(d) の領域Bの拡大図である。
1 is a diagram showing a chip holding jig according to an embodiment of the present invention, FIG. 1(a) is a plan view of the first to third embodiments, FIG. 1(b) is a partially enlarged sectional view thereof, Figure 1(c)
is an enlarged view of area A in Fig. 1(a), and Fig. 1(d) is an enlarged view of area A in Fig. 1(d).
1(e) is a partially enlarged sectional view thereof, and FIG. 1(f) is an enlarged view of region B in FIG. 1(d).

【図2】この発明の第4の実施例の動作フローを説明す
るための部分拡大断面図である。
FIG. 2 is a partially enlarged sectional view for explaining the operation flow of a fourth embodiment of the present invention.

【図3】この発明の第4の実施例を説明するためのフロ
ー図である。
FIG. 3 is a flow diagram for explaining a fourth embodiment of the invention.

【図4】この発明の第4の実施例のチップとチップ保持
治具の寸法の関係を示す部分拡大断面図である。
FIG. 4 is a partially enlarged cross-sectional view showing the relationship between dimensions of a chip and a chip holding jig according to a fourth embodiment of the present invention.

【図5】従来のチップ洗浄方法を示す図である。FIG. 5 is a diagram showing a conventional chip cleaning method.

【符号の説明】 1    ビーカ 2    ガラス板 3    ウェハ 3′  チップ 4    洗浄剤 5    チップ保持治具 6    ポーラス(多孔質)な材料部7    非ポ
ーラスな材料部 8    チップ裏面メタル 9    半導体基板 10  チップ保護膜 11  ワックス 12  真空引きの方向
[Explanation of symbols] 1 Beaker 2 Glass plate 3 Wafer 3' Chip 4 Cleaning agent 5 Chip holding jig 6 Porous material portion 7 Non-porous material portion 8 Chip back metal 9 Semiconductor substrate 10 Chip protective film 11 Wax 12 Direction of vacuuming

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  裏面からの真空引きによりチップを保
持する部分を、ポーラス(多孔質)な材料で形成したこ
とを特徴とするチップ保持治具。
1. A chip holding jig characterized in that a portion for holding the chip by vacuuming from the back surface is formed of a porous material.
【請求項2】  ポーラス(多孔質)な材料に導電性を
持たせたことを特徴とする請求項1記載のチップ保持治
具。
2. The chip holding jig according to claim 1, wherein the porous material has electrical conductivity.
【請求項3】  ポーラス(多孔質)な材料で形成する
部分を、保持すべきチップサイズよりも小さくしたこと
を特徴とする請求項1または2記載のチップ保持治具。
3. The chip holding jig according to claim 1, wherein the portion formed of a porous material is smaller in size than the chip to be held.
【請求項4】  保持すべきチップ同士の間隔よりも狭
い凸部を有し、この凸部を含むチップ同士の間隔よりも
広い部分を非ポーラスな材料で形成したことを特徴とす
る請求項1ないし3のいずれかに記載のチップ保持治具
4. Claim 1, characterized in that the device has a convex portion narrower than the distance between the chips to be held, and a portion including the convex portion that is wider than the distance between the chips is formed of a non-porous material. 3. The chip holding jig according to any one of 3 to 3.
JP3049167A 1991-02-19 1991-02-19 Chip holding jig Pending JPH04264751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3049167A JPH04264751A (en) 1991-02-19 1991-02-19 Chip holding jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3049167A JPH04264751A (en) 1991-02-19 1991-02-19 Chip holding jig

Publications (1)

Publication Number Publication Date
JPH04264751A true JPH04264751A (en) 1992-09-21

Family

ID=12823521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3049167A Pending JPH04264751A (en) 1991-02-19 1991-02-19 Chip holding jig

Country Status (1)

Country Link
JP (1) JPH04264751A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588203A (en) * 1995-02-28 1996-12-31 Matsushita Communication Industrial Corporation Of America Nozzle for a vacuum mounting head
JP2007531986A (en) * 2004-03-05 2007-11-08 ジプトロニクス・インコーポレイテッド Handling of wafer scale dies
US20140009183A1 (en) * 2012-07-04 2014-01-09 Mitsubishi Electric Corporation Semiconductor testing jig and semiconductor testing method performed by using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588203A (en) * 1995-02-28 1996-12-31 Matsushita Communication Industrial Corporation Of America Nozzle for a vacuum mounting head
JP2007531986A (en) * 2004-03-05 2007-11-08 ジプトロニクス・インコーポレイテッド Handling of wafer scale dies
US7956447B2 (en) 2004-03-05 2011-06-07 Ziptronix, Inc. Wafer scale die handling
US20140009183A1 (en) * 2012-07-04 2014-01-09 Mitsubishi Electric Corporation Semiconductor testing jig and semiconductor testing method performed by using the same
US9347988B2 (en) * 2012-07-04 2016-05-24 Mitsubishi Electric Corporation Semiconductor testing jig and semiconductor testing method performed by using the same

Similar Documents

Publication Publication Date Title
KR0165467B1 (en) Wafer debonder and wafer debonding method using the wafer debonder
JP2867526B2 (en) Semiconductor manufacturing equipment
JP2001298072A (en) Electrostatic chucking device and vacuum processing device using the same
TWI816945B (en) Wafer splitting device
KR101988096B1 (en) Substrate cleaning device, substrate processing apparatus, substrate cleaning method and substrate processing method
JPH08167643A (en) Sample holding device and its dust removal method
JPH04264751A (en) Chip holding jig
JPH06252255A (en) Chip tray
JP6066861B2 (en) Substrate cleaning apparatus, substrate back surface cleaning method and cleaning mechanism
JP2004186430A (en) Working method for semiconductor wafer
JPH11168132A (en) Electrostatic adsorption device
JPS63137448A (en) Semiconductor wafer treatment apparatus
JPH07176603A (en) Board holder
JP2000006072A (en) Substrate handling method
JP2000260727A (en) Wafer holder
JPH01184831A (en) Cleaning process
JPH03132056A (en) Diciding of semiconductor wafer
WO2023171249A1 (en) Chip bonding apparatus, chip processing system, and chip processing method
JP2004358598A (en) Vacuum suction device
JP2004041977A (en) Adhesive sheet for semiconductor device fabrication and foreign matter removal method
JPH10313045A (en) Holding tool for semiconductor chip
JPS6387728A (en) Die-bonder
JP2000323504A (en) Collet for adsorbing semiconductor chip
KR19990074931A (en) Wafer Cleaning Equipment
JPH03148127A (en) Wet treating device for semiconductor