JPH04261366A - Controller of multiple inverter - Google Patents

Controller of multiple inverter

Info

Publication number
JPH04261366A
JPH04261366A JP3004512A JP451291A JPH04261366A JP H04261366 A JPH04261366 A JP H04261366A JP 3004512 A JP3004512 A JP 3004512A JP 451291 A JP451291 A JP 451291A JP H04261366 A JPH04261366 A JP H04261366A
Authority
JP
Japan
Prior art keywords
inverter
output
voltage
isolation transformer
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3004512A
Other languages
Japanese (ja)
Inventor
Yasushi Suzuki
康司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3004512A priority Critical patent/JPH04261366A/en
Publication of JPH04261366A publication Critical patent/JPH04261366A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Abstract

PURPOSE:To get a multiple inverter device which can prevent the biased magnetization of each individual insulating transformer by adding a feedback control system. CONSTITUTION:This comprises a voltage detector 11, which detects the output voltages of inverters 3a, 3b, and 3c at multistage, an integrator 12, which integrates the detected output voltages within a certain time being set by an integration time setting circuit, and a dead zone circuit 15 for providing this integral value with a certain dead zone.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は多重インバータの制御
装置、特にインバータの交流側出力電圧制御に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for multiple inverters, and more particularly to control of the output voltage on the alternating current side of the inverters.

【0002】0002

【従来の技術】一般にインバータの出力電圧の高調波成
分を除去する場合や、負荷の要求する電圧が大きい場合
には互いに位相のずらしたインバータ出力を絶縁変圧器
を介して、加算することにより低次高調波が除去され、
それとともに高電圧を出力することができる。この時絶
縁変圧器の偏磁を防止するために実施する制御として従
来においては図5に示すような多重インバータ制御装置
の回路構成がある。図5において、1は定電圧源、2は
この定電圧源の出力電圧を平滑する平滑コンデンサ、3
は、定電圧源の出力を入力電圧とするインバータ群であ
り、各インバータ3a,3b,3cのそれぞれ1段目か
らn段目までの多段のインバータにより構成される。4
はその1段目からn段目までのインバータの出力電流を
検出するための電流検出器群であり、各電流検出器4a
,4b,4cのそれぞれ各段のインバータの出力電流を
検出する電流検出器により構成される。5は1段目から
n段目までのインバータと負荷7とをそれぞれ絶縁する
ための絶縁変圧器群であり、各絶縁変圧器5a,5b,
5cのそれぞれインバータ各段の絶縁変圧器により構成
される。6は、絶縁変圧器の2次側を流れる負荷電流を
検出するための電流検出器であり、7は、インバータ群
に対する負荷である。
[Prior Art] Generally, when removing harmonic components of the output voltage of an inverter or when the voltage required by the load is large, inverter outputs that are out of phase with each other are added together via an isolation transformer. The next harmonic is removed,
At the same time, it can output high voltage. Conventionally, as a control performed to prevent biased magnetization of the isolation transformer, there is a circuit configuration of a multiplex inverter control device as shown in FIG. In FIG. 5, 1 is a constant voltage source, 2 is a smoothing capacitor for smoothing the output voltage of this constant voltage source, and 3 is a constant voltage source.
is an inverter group whose input voltage is the output of a constant voltage source, and is composed of multistage inverters from the first stage to the nth stage of each inverter 3a, 3b, and 3c. 4
is a group of current detectors for detecting the output current of the inverters from the first stage to the nth stage, and each current detector 4a
, 4b and 4c, each of which detects the output current of the inverter at each stage. 5 is a group of isolation transformers for insulating the inverters from the first stage to the nth stage and the load 7, and each isolation transformer 5a, 5b,
5c, each inverter is composed of an isolation transformer for each stage. 6 is a current detector for detecting a load current flowing through the secondary side of the isolation transformer, and 7 is a load for the inverter group.

【0003】8は、各段のインバータに対する電圧指令
値を生成する電圧分担制御回路であり、インバータ各段
への電圧指令値を生成する電圧分担制御回路8a,8b
,8cにより構成される。9はこのインバータ各段の電
圧指令値を、三角波発生器10が出力する位相のずれた
三角波と比較することによりパルスを発生させるパルス
巾変調回路であり、各段のインバータのゲートパルスを
発生させるパルス巾変調回路9a,9b,9cにより構
成される。また、この絶縁変圧器の偏磁を防止する制御
の他の装置への適用例として実公平1−171543号
公報に示された回路構成のものがある。
Reference numeral 8 denotes a voltage sharing control circuit that generates voltage command values for the inverters at each stage, and voltage sharing control circuits 8a and 8b that generate voltage command values for each stage of the inverters.
, 8c. Reference numeral 9 denotes a pulse width modulation circuit that generates a pulse by comparing the voltage command value of each stage of the inverter with a phase-shifted triangular wave output from the triangular wave generator 10, and generates a gate pulse for the inverter of each stage. It is composed of pulse width modulation circuits 9a, 9b, and 9c. Further, as an example of application of this control for preventing biased magnetization of an insulating transformer to other devices, there is a circuit configuration shown in Japanese Utility Model Publication No. 1-171543.

【0004】次に動作について説明する。負荷電流と電
流指令値との差分により生成された電圧指令値V* を
、電圧分担制御回路8により、各段それぞれの電圧指令
値V1〜Vnを作成する。ここでこの各段のインバータ
電圧指令値はそれぞれ均等な電圧分担とすることが一般
的であるので各段のインバータの個数分の1の電圧分担
信号とする。このインバータ各段の電圧分担信号に電流
検出器4により検出された、インバータ各段の出力電流
と絶縁変圧器5を介して電流検出器6により検出される
負荷7に流れる負荷電流との差分を差し引く。
Next, the operation will be explained. The voltage command value V* generated from the difference between the load current and the current command value is used by the voltage sharing control circuit 8 to create voltage command values V1 to Vn for each stage. Here, since it is common that the inverter voltage command value of each stage is equally divided into voltages, it is set as a voltage sharing signal divided by the number of inverters in each stage. The difference between the output current of each stage of the inverter detected by the current detector 4 and the load current flowing to the load 7 detected by the current detector 6 via the isolation transformer 5 is added to the voltage sharing signal of each stage of the inverter. Subtract.

【0005】ここで、インバータの出力電流と負荷電流
との差分は、絶縁変圧器の変圧比を1次:2次=1:1
と考えており、これ以外の場合は、変圧比を掛け合わせ
た値で行う。このインバータ出力電流と負荷電流の差分
が、絶縁変圧器の偏磁を検出する部分であり、通常時こ
の差分は0となり、偏磁するに従い、絶縁変圧器の1次
電流が増加するため、この差分が大きくなる。最終的に
はインバータ各段の電圧指令値と上述のインバータ出力
電流と負荷電流の差分を差し引いたものを三角波発生器
10により発生する位相のずれた三角波とそれぞれ比較
することによりパルス巾変調回路9によりパルス巾変調
を行い、各段のインバータのスイッチング素子3にゲー
トパルスとして印加する。これによってインバータとし
て交流電力を発生することになる。
[0005] Here, the difference between the output current of the inverter and the load current is determined by the transformation ratio of the isolation transformer: primary: secondary = 1:1.
In other cases, the value multiplied by the transformation ratio is used. This difference between the inverter output current and the load current is the part that detects the biased magnetization of the isolation transformer. Normally, this difference is 0, but as the magnetization becomes biased, the primary current of the isolation transformer increases. The difference becomes larger. Finally, by comparing the voltage command value of each stage of the inverter and the difference between the above-mentioned inverter output current and load current with the triangular wave with a phase shift generated by the triangular wave generator 10, the pulse width modulation circuit 9 Pulse width modulation is performed by , and applied as a gate pulse to the switching elements 3 of the inverters at each stage. This generates AC power as an inverter.

【0006】[0006]

【発明が解決しようとする課題】従来の断面図の制御装
置は以上のように絶縁変圧器5の偏磁検出として電流検
出器6で検出した負荷電流を用いているため、絶縁変圧
器群5の全体的な偏磁は防止することはできるが、電圧
分担制御回路8に含まれる、オペアンプのオフセット分
や、パルス巾制御回路9のパルス巾制御が非同期である
ため電圧指令値と比較する三角波の位相のずれのために
引き起こされる直流分等について補償することができず
、インバータ各段の出力電圧の正負にバラツキがあり絶
縁変圧器5が偏磁してしまう可能性があった。
[Problems to be Solved by the Invention] As described above, the conventional control device shown in the cross-sectional view uses the load current detected by the current detector 6 to detect biased magnetism of the isolation transformer 5. However, since the offset of the operational amplifier included in the voltage sharing control circuit 8 and the pulse width control of the pulse width control circuit 9 are asynchronous, the triangular wave that is compared with the voltage command value can be prevented. It is not possible to compensate for the DC component caused by the phase shift of the inverter, and there is a possibility that the output voltage of each stage of the inverter varies in positive and negative, and that the isolation transformer 5 becomes biased.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、フィードバック制御系を追加す
ることにより、各個別の絶縁変圧器の偏磁を防止できる
多重インバータ装置を得ることを目的としている。
The present invention was made to solve the above-mentioned problems, and by adding a feedback control system, it is possible to obtain a multiplex inverter device that can prevent biased magnetization of each individual isolation transformer. The purpose is

【課題を解決するための手段】[Means to solve the problem]

【0008】この発明に係る多重インバータの制御装置
は、各段のインバータ3a,3b,3cの出力電圧を検
出する電圧検出器11と、検出された出力電圧を積分時
間設定回路により設定されたある一定時間内積分する積
分器12とこの積分値に対してある一定の不感帯を設け
るための不感帯回路15から成る。
The multiplex inverter control device according to the present invention includes a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c at each stage, and a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c in each stage, and a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c in each stage, and a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c in each stage, and a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c in each stage, and a voltage detector 11 that detects the output voltage of the inverters 3a, 3b, and 3c in each stage. It consists of an integrator 12 that integrates within a certain period of time and a dead band circuit 15 that provides a certain dead band for this integrated value.

【0009】[0009]

【作用】この発明における多重インバータの制御装置は
、各段のインバータ3a,3b,3cの出力電圧を検出
し、その値をある所定時間積分器により積分を行い、こ
の各段ごとの積分値を比較し、その偏差を相互に補正す
ることによって制御系に含まれるオペアンプ等のオフセ
ットや、非同期式パルス幅変調により生じる直流分をな
くし、各段のインバータ3a,3b,3cに対応する絶
縁変圧器5a,5b,5cの偏磁を未然に防止する。
[Operation] The multiple inverter control device of the present invention detects the output voltage of the inverters 3a, 3b, and 3c in each stage, integrates the output voltage by an integrator for a certain predetermined time, and calculates the integrated value for each stage. By comparing and mutually correcting the deviation, offsets of operational amplifiers included in the control system and DC components caused by asynchronous pulse width modulation are eliminated, and an isolation transformer corresponding to each stage of inverters 3a, 3b, and 3c is created. To prevent biased magnetization of 5a, 5b, and 5c.

【0010】0010

【実施例】以下、この発明の一実施例を図について説明
する。図1において、11はインバータ群3の出力電圧
を検出する電圧検出器群であり、各段のインバータ3a
,3b,3cに対応してそれぞれ電圧検出器11a,1
1b,11c がある。 12はこの電圧検出器11a,11b,11c で検出
された各段のインバータ3a,3b,3cの出力電圧を
積分を行う積分器群であり、各段のインバータ3a,3
b,3cのに対応して積分器12a,12b,12c 
があり、共通のものとして、積分器12の時定数をある
一定期間に決定する時定数設定器13がある。この積分
器12により積分された値を互いに差し引いた値に対し
て、ある係数を掛ける係数器群14があり、各段のイン
バータ11a,11b,11c に対応してそれぞれ係
数器14a,14b,14c がある。この係数器の出
力値にある一定期間の不感帯を設定するのが不感帯設定
器群15であり、各段のインバータ3a,3b,3cに
対応してそれぞれ不感帯設定器15a,15b,15c
 により構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 11 is a voltage detector group that detects the output voltage of the inverter group 3, and the inverter 3a of each stage
, 3b, 3c, voltage detectors 11a, 1, respectively.
There are 1b and 11c. 12 is an integrator group that integrates the output voltages of the inverters 3a, 3b, 3c of each stage detected by the voltage detectors 11a, 11b, 11c;
Integrators 12a, 12b, 12c correspond to
A common one is a time constant setter 13 that determines the time constant of the integrator 12 for a certain period of time. There is a coefficient multiplier group 14 that multiplies a certain coefficient by subtracting the values integrated by the integrator 12 from each other. There is. A dead band setter group 15 sets a dead band for a certain period of time in the output value of this coefficient unit, and dead band setters 15a, 15b, 15c correspond to inverters 3a, 3b, 3c in each stage, respectively.
It is made up of.

【0011】以下図1〜図3に従い動作説明する。図1
において多重インバータのそれぞれ各段の電圧分担制御
回路8a,8b,8cにより電圧分担制御を行なった場
合、制御系のオペアンプ等のオフセット分や非同期式パ
ルス巾変調による、信号波と三角波の位相のずれによっ
て生成される直流分が例えば、図2に示される状態であ
ったとする。ここでインバータの出力電流は正弦波を出
力しているおり負荷はリアクタンスとし絶縁変圧器の2
次側電圧の基本波は図2イのようであったとする。また
この場合、絶縁変圧器2次側電圧には直流分は含まれて
いないが、図2ロのインバータ1段目分担電圧には−ε
の直流分が、また図2ハのインバータ2段目分担電圧に
は+εの直流分が存在するものとする。この場合、イン
バータ1段目および、2段目に対応する絶縁変圧器5a
,5b は、この直流分が小さいため、すぐには偏磁し
ないが、インバータの出力電流は図3ロのA点からB点
までの期間で示したように正000かたよっていく。こ
れと反対にインバータ2段目の出力電流は負の方にかた
よっていく。 一方絶縁変圧器2次側電流は図3ハのA点からB点のよ
うに、ほぼ正負対称の波形を示す。これを従来の方法で
は、図1の電流検出器4bにより検出されたインバータ
2段目出力電流と電流検出器6により検出された絶縁変
圧器5の2次電流の偏差、つまり図3のロとハの差分に
よりおさえようとした場合、この偏差が小さいことや、
もともと制御系のオフセット分や非同期式パルス巾変調
のために発生した直流分のため引き起こされた現象であ
るため充分な補正ができずに図3ロのB点以降で絶縁変
圧器が偏磁し始め励磁電流が急激に流れ始めた後、初め
て補正を行う。
The operation will be explained below with reference to FIGS. 1 to 3. Figure 1
When voltage sharing control is performed by the voltage sharing control circuits 8a, 8b, and 8c in each stage of the multiplex inverter, a phase shift between the signal wave and the triangular wave due to the offset of the operational amplifier, etc. in the control system and asynchronous pulse width modulation occurs. Assume that the DC component generated by is in the state shown in FIG. 2, for example. Here, the output current of the inverter is a sine wave, and the load is a reactance.
Assume that the fundamental wave of the next-side voltage is as shown in Figure 2A. In this case, the secondary voltage of the isolation transformer does not include a DC component, but the voltage shared by the first stage of the inverter in Figure 2B is -ε
It is assumed that there is a DC component of +ε in the voltage shared by the second stage of the inverter in FIG. 2C. In this case, isolation transformers 5a corresponding to the first stage and second stage of the inverter
, 5b do not become biased immediately because this direct current component is small, but the output current of the inverter becomes biased toward the positive 000 as shown in the period from point A to point B in FIG. On the contrary, the output current of the second stage of the inverter tends toward the negative side. On the other hand, the secondary current of the isolation transformer exhibits a substantially symmetrical waveform between points A and B in FIG. 3C. In the conventional method, this is calculated as the deviation between the inverter second stage output current detected by the current detector 4b in FIG. 1 and the secondary current of the isolation transformer 5 detected by the current detector 6, that is, the If you try to suppress it by the difference of
This phenomenon was originally caused by the offset of the control system and the direct current generated due to asynchronous pulse width modulation, so sufficient correction could not be made and the isolation transformer became biased after point B in Figure 3 (ro). Correction is performed only after the excitation current begins to flow rapidly.

【0012】この発明においては、図1の絶縁変圧器(
4b)の偏磁が始まる前に図1の電圧検出器11の各段
に対応した電圧検出器11a,11b,11c により
検出した各段のインバータ出力電圧を積分器12のそれ
ぞれ各段のインバータに対応した積分器12a,12b
,12c により積分された値をそれぞれ差し引く、つ
まり例えばインバータ2段目に与える指令としては積分
器12bにより積分されたインバータ出力電圧の値から
、他のインバータ各段3a,3c に対応する積分器1
2a,12c により積分されたインバータ各段の出力
電圧の値を差し引く。またこの時の積分の時定数は時定
数設定器13により設定できる。この積分値を系数器1
4のインバータ2段目3bに対応する、係数器14bに
より係数を掛ける。この後、係数倍された値を不感帯回
路15のインバータ2段目3bに対応する不感帯回路1
5bにより不感帯を設け電圧分担制御回路8のインバー
タ2段目3bに対応する電圧分担制御回路8bの出力か
ら差し引く。これを各段のインバータ3a,3c に対
しても同様に行う。これにより図3ロのA点からB点の
期間においてインバータ出力電圧の直流分を補正するこ
とができ、絶縁変圧器5の偏磁を未然に防止することが
できる。
In the present invention, the isolation transformer (
4b), the inverter output voltage of each stage detected by the voltage detectors 11a, 11b, 11c corresponding to each stage of the voltage detector 11 in FIG. Corresponding integrators 12a, 12b
, 12c. In other words, for example, as a command to be given to the second stage of the inverter, the integrator 1 corresponding to each of the other inverter stages 3a, 3c is subtracted from the value of the inverter output voltage integrated by the integrator 12b.
The value of the output voltage of each stage of the inverter integrated by 2a and 12c is subtracted. Further, the time constant for integration at this time can be set by a time constant setting device 13. This integral value is expressed as
The coefficient is multiplied by the coefficient multiplier 14b corresponding to the second stage 3b of the inverter No. 4. After that, the value multiplied by the coefficient is applied to the dead band circuit 1 corresponding to the second stage inverter 3b of the dead band circuit 15.
5b provides a dead zone and subtracts it from the output of the voltage sharing control circuit 8b corresponding to the second stage inverter 3b of the voltage sharing control circuit 8. This process is similarly performed for each stage of inverters 3a and 3c. As a result, the DC component of the inverter output voltage can be corrected during the period from point A to point B in FIG. 3B, and biased magnetization of the isolation transformer 5 can be prevented.

【0013】実施例2. なお上記実施例では、各段のインバータの出力電圧の積
分値を互いに差し引いているが、出力電圧を互いに差し
引いてから積分を行ってもよい。
Example 2. In the above embodiment, the integrated values of the output voltages of the inverters at each stage are subtracted from each other, but the integration may be performed after the output voltages are subtracted from each other.

【0014】実施例3. また、上記実施例では電圧分担制御回路8の電圧分担制
御として均等な電圧分担としたが、均等ではない場合で
もよい。
Example 3. Further, in the above embodiment, the voltage sharing control circuit 8 performs voltage sharing control such that voltage sharing is equal, but the voltage sharing may not be equal.

【0015】実施例4. また上記実施例ではインバータ3の各段に対応して絶縁
変圧器5が全て設置してあるが、負荷7が同期電動機や
直流分の電力も併せて要求した場合少なくとも1台のイ
ンバータ3に対して絶縁変圧器5を設置しない方法があ
る。この場合の実施例を図4に示す。インバータ3の1
段目からn〜1段目に対応するインバータ3a,3b,
3cに対しては、それぞれ絶縁変圧器5a,5b,5c
が設置されておりn段目のインバータ3dに対しては絶
縁変圧器がないとすると、1段目からn−1段目のイン
バータ3a,3b,3cに対応した電圧検出器11a,
11b,11c より検出されたインバータ出力電圧を
積分器12a,12b,12c により積分したインバ
ータ出力電圧の直流成分を不感帯回路15a,15b,
15c を通してインバータ3の各段に対応する電圧指
令値より差し引き、差し引かれた全ての直流分は加算し
て、絶縁変圧器5の介さないn段目のインバータ3dに
対応する電圧指令値に加算すれば上記実施例と同様の効
果を示す。
Example 4. Furthermore, in the above embodiment, all isolation transformers 5 are installed corresponding to each stage of the inverter 3, but if the load 7 also requests power from a synchronous motor or DC component, at least one inverter 3 Therefore, there is a method in which the isolation transformer 5 is not installed. An example in this case is shown in FIG. Inverter 3-1
Inverters 3a, 3b corresponding to the nth to first stages from the stage
3c, isolation transformers 5a, 5b, 5c, respectively.
is installed and there is no isolation transformer for the n-th stage inverter 3d, voltage detectors 11a,
The DC component of the inverter output voltage, which is obtained by integrating the inverter output voltage detected by the inverter output voltages 11b and 11c by the integrators 12a, 12b, and 12c, is passed through the dead band circuits 15a, 15b,
15c from the voltage command value corresponding to each stage of the inverter 3, and all subtracted DC components are added and added to the voltage command value corresponding to the n-th stage inverter 3d that does not go through the isolation transformer 5. In this case, the same effect as in the above embodiment is exhibited.

【0016】実施例5. なお上記図1に示す実施例では絶縁変圧器5の偏磁防止
のため電圧検出器11より検出したインバータ出力電圧
を用いて制御を行なっているが、より精度を上げたい場
合は、絶縁変圧器5に、内部磁束検出用のサーチコイル
を設置し、磁化力に比例した電圧信号をとり出し、この
電圧信号12より同様の制御を行えばよい。
Example 5. In the embodiment shown in FIG. 1, control is performed using the inverter output voltage detected by the voltage detector 11 in order to prevent biased magnetization of the isolation transformer 5. However, if you want to improve accuracy, you can use the isolation transformer 5. 5, a search coil for internal magnetic flux detection is installed, a voltage signal proportional to the magnetizing force is taken out, and similar control can be performed using this voltage signal 12.

【0017】[0017]

【発明の効果】以上のように、この発明によれば、各段
のインバータ出力電圧の直流成分を、各段のインバータ
電圧指令値にフィードバックさせるように構成したので
絶縁変圧器の偏磁を未然に防止するという効果がある。
As described above, according to the present invention, since the DC component of the inverter output voltage of each stage is fed back to the inverter voltage command value of each stage, biased magnetization of the isolation transformer can be prevented. It has the effect of preventing

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例による多重インバータの制
御装置を示す接続図。
FIG. 1 is a connection diagram showing a multiple inverter control device according to an embodiment of the present invention.

【図2】インバータ分担電圧の一例を示す波形図。FIG. 2 is a waveform diagram showing an example of inverter shared voltages.

【図3】あるインバータの分担電圧とインバータ出力電
流および絶縁変圧器の2次電流の状態の一例を示す波形
図。
FIG. 3 is a waveform diagram showing an example of the states of the shared voltage of a certain inverter, the inverter output current, and the secondary current of an isolation transformer.

【図4】この発明の他の実施例を示す多重インバータの
制御装置を示す接続図。
FIG. 4 is a connection diagram showing a multiplex inverter control device showing another embodiment of the present invention.

【図5】従来の多重インバータの制御装置を示す接続図
FIG. 5 is a connection diagram showing a conventional multiplex inverter control device.

【符号の説明】[Explanation of symbols]

1  定電圧源 2  平滑コンデンサ 3  インバータ 4  電流検出器 5  絶縁変圧器 6  負荷電流検出器 7  負荷 8  電圧分担制御回路 9  パルス幅変調回路 10  三角波発生器 11  電圧検出器 12  積分器 13  時定数設定器 14  係数器 15  不感帯回路 1 Constant voltage source 2 Smoothing capacitor 3 Inverter 4 Current detector 5 Isolation transformer 6 Load current detector 7 Load 8 Voltage sharing control circuit 9 Pulse width modulation circuit 10 Triangle wave generator 11 Voltage detector 12 Integrator 13 Time constant setter 14 Coefficient unit 15 Dead band circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  出力側に絶縁変圧器が接続されている
第1のインバータの出力電圧に少なくとも1台以上の第
2のインバータの出力電圧を絶縁変圧器を介して加算し
、前記第1及び第2のインバータの各出力電圧を合成し
て得られた交流電力を負荷に供給するための多重インバ
ータ制御装置において、前記第1および第2のインバー
タの出力電圧を検出する電圧検出器と、この電圧検出器
の出力に接続された積分器と、この積分器の時定数を設
定する時定数設定器と、その1つのインバータに対応す
る積分器の出力から、他のインバータに対応する積分器
の出力を減算した後に接続される係数器と、係数器の出
力に接続された不感帯設定器とを備え、この不感帯設定
器の出力をインバータの電圧指令値から減算することに
よって前記絶縁変圧器の偏磁を未然に防止することを特
徴とする多重インバータの制御装置。
1. The output voltage of at least one or more second inverters is added to the output voltage of a first inverter whose output side is connected to an isolation transformer, and the output voltage of the first and second inverters is added via the isolation transformer. A multiple inverter control device for supplying AC power obtained by combining output voltages of the second inverters to a load, comprising: a voltage detector for detecting the output voltages of the first and second inverters; An integrator connected to the output of the voltage detector, a time constant setter that sets the time constant of this integrator, and an integrator corresponding to the other inverter from the output of the integrator corresponding to one inverter. It includes a coefficient unit connected after subtracting the output, and a dead band setter connected to the output of the coefficient unit, and the bias of the isolation transformer is determined by subtracting the output of the dead band setter from the voltage command value of the inverter. A multiplex inverter control device characterized by preventing magnetism.
【請求項2】  出力側に絶縁変圧器が接続されていな
い第1のインバータの出力電圧に、少なくとも1台以上
の第2のインバータの出力電圧を絶縁変圧器を介して加
算し、前記第1及び第2のインバータの各出力電圧を合
成して得られた交流電力を負荷に供給するための多重イ
ンバータの制御装置において、前記第2のインバータの
出力電圧を検出する電圧検出器と、この電圧検出器の出
力に接続された積分器と、この積分器の時定数を設定す
る時定数設定器と、その積分器の出力に接続された不感
帯設定器とを備え、この不感帯設定器の出力を前記第1
のインバータの電圧指令値に加算し、一方前記第2のイ
ンバータの電圧指令値からは減算することにより前記絶
縁変圧器の偏磁を未然に防止することを特徴とする多重
インバータの制御装置。
2. Adding the output voltage of at least one or more second inverters to the output voltage of the first inverter to which no isolation transformer is connected on the output side via the isolation transformer, and a multiplex inverter control device for supplying AC power obtained by combining respective output voltages of the second inverter to a load, comprising: a voltage detector for detecting the output voltage of the second inverter; It is equipped with an integrator connected to the output of the detector, a time constant setter for setting the time constant of this integrator, and a dead band setting device connected to the output of the integrator. Said first
A control device for a multiplex inverter, characterized in that biased magnetization of the isolation transformer is prevented by adding the voltage to the voltage command value of the second inverter and subtracting it from the voltage command value of the second inverter.
【請求項3】  出力側に絶縁変圧器が接続されている
第1のインバータの出力電圧に、少なくとも1台以上の
第2のインバータの出力電圧を絶縁変圧器を介して加算
し、前記第1及び第2のインバータの各出力電圧を合成
して得られた交流電力を負荷に供給するための多重イン
バータの制御装置において、前記第1および第2のイン
バータの出力側に接続されている前記絶縁変圧器内に設
けたサーチコイルと、このサーチコイルの出力に接続さ
れた積分器と、この積分器の時定数を設定する時定数設
定器と、1つのインバータに対応する積分器の出力から
他のインバータに対応する積分器の出力を減算した後に
、接続された係数器と係数器の出力に接続された不感帯
設定器とを備え、この不感帯設定器の出力をインバータ
の電圧指令値から減算することによって前記絶縁変圧器
の偏磁を未然に防止することを特徴とする多重インバー
タの制御装置。
3. Adding the output voltage of at least one or more second inverters to the output voltage of the first inverter whose output side is connected to the isolation transformer, and adding the output voltage of at least one or more second inverters via the isolation transformer, and a control device for a multiplex inverter for supplying AC power obtained by combining respective output voltages of the second inverters to a load, the insulator connected to the output sides of the first and second inverters. A search coil installed in the transformer, an integrator connected to the output of this search coil, a time constant setting device that sets the time constant of this integrator, and a After subtracting the output of the integrator corresponding to the inverter, the system includes a connected coefficient unit and a dead band setting device connected to the output of the coefficient unit, and subtracts the output of the dead band setting unit from the voltage command value of the inverter. 1. A control device for a multiplex inverter, characterized in that biased magnetization of the isolation transformer is thereby prevented.
【請求項4】  出力側に絶縁変圧器が接続されていな
い第1のインバータの出力電圧に少なくとも1台以上の
第2のインバータの出力電圧を絶縁変圧器を介して加算
し、前記第1及び第2のインバータの各出力電圧を合成
して得られた交流電力を負荷に供給するための多重イン
バータ制御装置において、前記絶縁変圧器内に設けたサ
ーチコイルと、そのサーチコイルの出力に接続された積
分器と、この積分器の時定数を設定する時定数とその積
分器出力を接続された不感帯設定器とを備え、この不感
帯設定器の出力を前記第1のインバータの電圧指令値に
加算し、一方前記第2のインバータの電圧指令値からは
減算することにより前記絶縁変圧器の偏磁を未然に防止
することを特徴とする多重インバータの制御装置。
4. Adding the output voltage of at least one or more second inverters to the output voltage of the first inverter to which no isolation transformer is connected to the output side via the isolation transformer, In a multiplex inverter control device for supplying alternating current power obtained by combining the respective output voltages of the second inverter to a load, a search coil provided in the isolation transformer and a search coil connected to the output of the search coil are provided. a dead band setter connected to a time constant for setting a time constant of the integrator and an output of the integrator, and adds the output of the dead band setter to the voltage command value of the first inverter. A multiple inverter control device characterized in that, on the other hand, biased magnetization of the isolation transformer is prevented by subtracting it from the voltage command value of the second inverter.
JP3004512A 1991-01-18 1991-01-18 Controller of multiple inverter Pending JPH04261366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3004512A JPH04261366A (en) 1991-01-18 1991-01-18 Controller of multiple inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3004512A JPH04261366A (en) 1991-01-18 1991-01-18 Controller of multiple inverter

Publications (1)

Publication Number Publication Date
JPH04261366A true JPH04261366A (en) 1992-09-17

Family

ID=11586109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3004512A Pending JPH04261366A (en) 1991-01-18 1991-01-18 Controller of multiple inverter

Country Status (1)

Country Link
JP (1) JPH04261366A (en)

Similar Documents

Publication Publication Date Title
JP3167936B2 (en) Power converter
EP0634833B1 (en) Control system for power converter
JPH07298627A (en) Controller for power converter
JPH04261366A (en) Controller of multiple inverter
JPS6399770A (en) Method for controlling circulating current type cycloconverter
JP3501548B2 (en) Demagnetization prevention circuit of high frequency transformer
JPH0583955A (en) Method of controlling power converter and power converter utilizing the same method
JP2752182B2 (en) Demagnetization prevention circuit for CVCF transformer
JPH0865917A (en) Uninterruptible power supply
JP2534035Y2 (en) Inverter demagnetization prevention circuit for inverter
JP3221807B2 (en) Inverter parallel operation device
JP2006136107A (en) Semiconductor power converter and its magnetic asymmetry control method
JP3274274B2 (en) Demagnetization suppression control circuit
JPS6364574A (en) Control circuit of inverter
JP2509890B2 (en) Pulse width modulation control method for AC / DC converter
JPH0690569A (en) Biased magnetism preventing circuit of output transformer of three-phase inverter
JP3210900B2 (en) Three-phase inverter
JP3256814B2 (en) Control device for polyphase power converter
JPH04150774A (en) Low-ripple power unit
JPH0767286B2 (en) Constant voltage, constant frequency power supply
JPS5992773A (en) Dc cross magnetization preventing system for inverter output side transformer
JPH03218291A (en) Controller for induction motor
JPH03117369A (en) Voltage controller for inverter
JPS63217977A (en) Inverter device
JPH07118959B2 (en) Induction motor control method