JPH04258154A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04258154A JPH04258154A JP1986891A JP1986891A JPH04258154A JP H04258154 A JPH04258154 A JP H04258154A JP 1986891 A JP1986891 A JP 1986891A JP 1986891 A JP1986891 A JP 1986891A JP H04258154 A JPH04258154 A JP H04258154A
- Authority
- JP
- Japan
- Prior art keywords
- die mount
- semiconductor chip
- heat dissipation
- bottom plate
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 239000000919 ceramic Substances 0.000 claims abstract description 94
- 230000017525 heat dissipation Effects 0.000 claims description 65
- 230000005855 radiation Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 24
- 238000005219 brazing Methods 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000005336 cracking Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000005201 scrubbing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】[Detailed description of the invention]
【０００１】0001
【産業上の利用分野】本発明はパッケージの一部に放熱
部を有する半導体装置に関する。半導体チップはモール
ドによる樹脂パッケージやセラミックパッケージ内に収
められている。半導体チップが高機能化するのにつれて
半導体チップの発熱量が多くなり、発熱量の大きい半導
体チップを含む半導体装置では、パッケージの一部に放
熱部を設けて半導体チップが発生する熱を外部に放熱す
るようになっている。しかし、パッケージの一部に放熱
部を設けると、半導体チップと放熱部との間の熱膨張差
や熱伝導差により問題点が生じることがあり、そのよう
な問題点に対処することが必要になる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a heat dissipation section in a part of its package. Semiconductor chips are housed in molded resin packages or ceramic packages. As semiconductor chips become more sophisticated, they generate more heat, and in semiconductor devices that include semiconductor chips that generate a large amount of heat, a heat dissipation part is provided in a part of the package to dissipate the heat generated by the semiconductor chip to the outside. It is supposed to be done. However, if a heat dissipation section is provided in a part of the package, problems may arise due to differences in thermal expansion and heat conduction between the semiconductor chip and the heat dissipation section, and it is necessary to deal with such problems. Become.
【０００２】0002
【従来の技術】従来のセラミックパッケージの一例が図
１４から図１６に示されている。このセラミックパッケ
ージは直方体状のセラミック枠１０からなり、このセラ
ミック枠１０の中央部を貫通して矩形状の空洞１２が設
けられている。このセラミック枠１０の空洞１２は二段
のボア状に形成され、上段の矩形状垂直壁面１２ａと、
中間水平壁面１２ｂと、下段の内部垂直壁面１２ｃとか
らなる。セラミック枠１０の裏面には放熱用底板１４が
固定され、放熱用底板１４は空洞１２の裏面側の開口部
を閉じる。ダイマウント部１６が放熱用底板１４に固定
され且つセラミック枠１０の空洞１２の内部に延びる。
半導体チップ１８はこのダイマウント部１６に固定され
る。半導体チップ１８がダイマウント部１６に固定され
た後でこのセラミック枠１０の表面にキャップ（図示せ
ず）が取りつけられ、空洞１２が完全に閉じられる。
セラミック枠１０内の空洞１２には空気があり、その空
気が半導体チップ１８に触れるので、このようなセラミ
ックパッケージは高周波電子装置に敵していると言われ
ている。2. Description of the Related Art An example of a conventional ceramic package is shown in FIGS. 14 to 16. This ceramic package consists of a rectangular parallelepiped ceramic frame 10, and a rectangular cavity 12 is provided through the center of the ceramic frame 10. The cavity 12 of this ceramic frame 10 is formed into a two-stage bore shape, with an upper rectangular vertical wall surface 12a,
It consists of an intermediate horizontal wall surface 12b and a lower internal vertical wall surface 12c. A heat radiating bottom plate 14 is fixed to the back surface of the ceramic frame 10, and the heat radiating bottom plate 14 closes the opening on the back side of the cavity 12. A die mount portion 16 is fixed to the heat dissipating base plate 14 and extends inside the cavity 12 of the ceramic frame 10. The semiconductor chip 18 is fixed to this die mount section 16. After the semiconductor chip 18 is fixed to the die mount section 16, a cap (not shown) is attached to the surface of the ceramic frame 10, and the cavity 12 is completely closed. Since there is air in the cavity 12 within the ceramic frame 10 and the air contacts the semiconductor chip 18, such a ceramic package is said to be compatible with high frequency electronic devices.
【０００３】放熱用底板１４は半導体チップ１８が機能
する間に発生した熱をパッケージの外部に放熱するもの
であり、熱伝導のよい銅や、銅タングステン等で作られ
る。
一般的に熱伝導のよい材料は熱膨張も大きく、熱膨張の
大きい放熱用底板１４と熱膨張の小さい半導体チップ１
８とを直接に固定するとき、例えば半導体チップ１８と
放熱用底板１４を加熱しながらハンダや銀ペースト等に
より固定するときに、半導体チップ１８が放熱用底板１
４が膨張しているときに固定され、放熱用底板１４が収
縮するときに半導体チップ１８が割れることがあるとい
う問題がある。従って、放熱用底板１４と半導体チップ
１８の間にダイマウント部１６を設け、放熱用底板１４
と半導体チップ１８との熱膨張差を吸収し、半導体チッ
プ１８が割れるのを緩和している。このため、ダイマウ
ント部１６は放熱用底板１４と半導体チップ１８の中間
的な熱膨張係数を有するモリブデンやコバール等で作ら
れる。The heat dissipating bottom plate 14 dissipates heat generated while the semiconductor chip 18 is functioning to the outside of the package, and is made of copper, copper tungsten, or the like, which has good thermal conductivity. In general, materials with good thermal conductivity also have a large thermal expansion, so the heat dissipation bottom plate 14 has a large thermal expansion and the semiconductor chip 1 has a small thermal expansion.
When directly fixing the semiconductor chip 18 and the heat dissipating base plate 14, for example, when fixing the semiconductor chip 18 and the heat dissipating base plate 14 with solder, silver paste, etc. while heating the semiconductor chip 18, the heat dissipating base plate 1
There is a problem in that the semiconductor chip 18 is fixed when the base plate 4 is expanded, and the semiconductor chip 18 may be cracked when the heat dissipation bottom plate 14 contracts. Therefore, the die mount section 16 is provided between the heat dissipation bottom plate 14 and the semiconductor chip 18, and the heat dissipation bottom plate 14
This absorbs the difference in thermal expansion between the semiconductor chip 18 and the semiconductor chip 18, thereby reducing the risk of the semiconductor chip 18 cracking. For this reason, the die mount portion 16 is made of molybdenum, Kovar, or the like, which has a coefficient of thermal expansion intermediate between that of the heat dissipation bottom plate 14 and the semiconductor chip 18.
【０００４】さらに、セラミック枠１０は例えば空洞１
２の中間水平壁面１２ｂを境界にした二段のセラミック
部材１０ａ， １０ｂ（図１６） で形成され、この場
合、下段のセラミック部材１０ｂの表面の中央部分が中
間水平壁面１２ｂになる。この下段のセラミック部材１
０ｂの表面には内部リード２０がメタライズパターンと
して形成され、この内部リード２０の形成後に二段のセ
ラミック部材１０ａ， １０ｂが一体化される。内部リ
ード２０の内端部は半導体チップ１８の電極部にワイヤ
ボンディングされる。内部リード２０は空洞１２の内部
からセラミック枠１０の外部まで延び、最後に外部リー
ド２２に接続される。図１６には、右上方の位置の内部
リード２０のみを破線により外部リード２２に接続され
る完全な形状で示してある。この位置の外部リード２２
は例えば電子装置のアースに接続されるものである。そ
して、この内部リード２０の内端部は半導体チップ１８
の電極部にワイヤボンディングされるばかりでなく、下
段のセラミック部材１０ｂにより形成される空洞１２の
下段の内部垂直壁面１２ｃに沿って下向きに延ばされ
（図１６） 、放熱用底板１４に通じるようになってい
る。これは、半導体チップ１８の裏面をアース電位と同
じにすることによりインピーダンスマッチングを行う手
法である。Furthermore, the ceramic frame 10 has a cavity 1, for example.
It is formed of two stages of ceramic members 10a and 10b (FIG. 16) with the middle horizontal wall surface 12b of No. 2 as the boundary, and in this case, the center portion of the surface of the lower ceramic member 10b becomes the middle horizontal wall surface 12b. This lower ceramic member 1
An internal lead 20 is formed as a metallized pattern on the surface of 0b, and after the internal lead 20 is formed, two stages of ceramic members 10a and 10b are integrated. The inner ends of the internal leads 20 are wire-bonded to the electrode portions of the semiconductor chip 18. The inner lead 20 extends from inside the cavity 12 to the outside of the ceramic frame 10 and is finally connected to the outer lead 22. In FIG. 16, only the inner lead 20 at the upper right position is shown in its complete form connected to the outer lead 22 by a broken line. External lead 22 at this position
is connected to the ground of an electronic device, for example. The inner end of this internal lead 20 is connected to the semiconductor chip 18.
It is not only wire-bonded to the electrode part of the ceramic member 10b, but also extends downward along the lower internal vertical wall surface 12c of the cavity 12 formed by the lower ceramic member 10b.
(FIG. 16), and communicates with the heat dissipation bottom plate 14. This is a method of performing impedance matching by making the back surface of the semiconductor chip 18 the same potential as the ground potential.
【０００５】[0005]
【発明が解決しようとする課題】上記した例では、放熱
用底板１４と半導体チップ１８の間にダイマウント部１
６を設けることによって、半導体チップ１８の取りつけ
時に半導体チップ１８が割れるのを防止するようにして
いる。しかし、ダイマウント部１６は放熱用底板１４と
半導体チップ１８の中間的な熱膨張係数を有する材料で
作られており、その中で、例えばダイマウント部１６が
放熱用底板１４に近い熱膨張係数を有する材料で作られ
ている場合には、ダイマウント部１６が加熱されて膨張
しているときに半導体チップ１８がダイマウント部１６
に固定され、その後でダイマウント部１６が収縮すると
きに半導体チップ１８が割れる傾向があり、半導体チッ
プ１８の割れ防止効果が十分にならない。また、ダイマ
ウント部１６が半導体チップ１８に近い熱膨張係数を有
する材料で作られている場合には、半導体チップ１８が
割れやすくなる傾向を解消できる。しかし、この場合に
は、ダイマウント部１６の熱伝導が熱膨張係数に応じて
小さくなり、パッケージ化された半導体装置の使用時に
半導体チップ１８から発生する熱がダイマウント部１６
を介して放熱用底板１４に伝わりにくくなり、パッケー
ジの内部が高熱になり、半導体チップ１８が壊れやすく
なるという問題があった。最近では、半導体チップ１８
が高機能化し、半導体チップ１８の発熱量が多くなるの
で、パッケージからの放熱性能を高めることが要求され
ており、このためにはダイマウント部１６を放熱用底板
１４に近い熱膨張係数を有する材料で作るのが必要にな
る。
しかし、この場合には、半導体チップ１８の割れ防止効
果が低下するので、ダイマウント部１６の材料の選択以
外の手段、例えばダイマウント部１６の形状の工夫等に
より半導体チップ１８が割れるのを防止することが必要
になった。[Problems to be Solved by the Invention] In the above example, the die mount portion 1 is located between the heat dissipation bottom plate 14 and the semiconductor chip 18.
6 is provided to prevent the semiconductor chip 18 from cracking when it is attached. However, the die mount section 16 is made of a material having a coefficient of thermal expansion intermediate between that of the heat dissipation bottom plate 14 and the semiconductor chip 18. If the semiconductor chip 18 is made of a material having
The semiconductor chip 18 tends to crack when the die mount portion 16 contracts after the die mount portion 16 is fixed, and the effect of preventing the semiconductor chip 18 from cracking is not sufficient. Further, when the die mount section 16 is made of a material having a coefficient of thermal expansion close to that of the semiconductor chip 18, the tendency of the semiconductor chip 18 to break easily can be eliminated. However, in this case, the heat conduction of the die mount portion 16 decreases depending on the coefficient of thermal expansion, and the heat generated from the semiconductor chip 18 when the packaged semiconductor device is used is transferred to the die mount portion 16.
There is a problem in that the heat is difficult to be transmitted to the base plate 14 for heat dissipation through the heat sink, and the inside of the package becomes high heat, making the semiconductor chip 18 more likely to break. Recently, semiconductor chips18
As semiconductor chips 18 become more highly functional and the amount of heat generated by the semiconductor chip 18 increases, it is required to improve the heat dissipation performance from the package. You will need to make it with materials. However, in this case, the effect of preventing the semiconductor chip 18 from cracking is reduced, so it is possible to prevent the semiconductor chip 18 from cracking by means other than selecting the material of the die mount section 16, such as by changing the shape of the die mount section 16. It became necessary to do so.
【０００６】半導体チップ１８の取りつけ時に半導体チ
ップ１８が割れることがあるのは、上記したセラミック
パッケージに限らず、その他のパッケージの場合にも発
生する。例えば、リードフレームを利用したパッケージ
の場合には、半導体チップ１８はリードフレームのチッ
プ搭載部分に支持され、半導体チップ１８が機能すると
きにこのチップ搭載部分から放熱が行われる。半導体チ
ップ１８はリードフレームのチップ搭載部分に金とスズ
の合金等により加熱しながら固定されるので、取りつけ
時にチップ搭載部分が膨張した状態で半導体チップ１８
が固定されると、チップ搭載部分が収縮したときに半導
体チップ１８が割れることがある。この場合にも、リー
ドフレームを熱伝導のよい材料でつくり、リードフレー
ムのチップ搭載部分の形状の工夫等により半導体チップ
１８が割れるのを防止することが必要になる。[0006] The semiconductor chip 18 may break when it is attached, not only in the ceramic package described above, but also in other packages. For example, in the case of a package using a lead frame, the semiconductor chip 18 is supported by a chip mounting portion of the lead frame, and heat is radiated from this chip mounting portion when the semiconductor chip 18 functions. Since the semiconductor chip 18 is fixed to the chip mounting portion of the lead frame while being heated using an alloy of gold and tin, the semiconductor chip 18 is held in an expanded state when the chip mounting portion is mounted.
If the semiconductor chip 18 is fixed, the semiconductor chip 18 may crack when the chip mounting portion contracts. In this case as well, it is necessary to make the lead frame from a material with good thermal conductivity and to prevent the semiconductor chip 18 from cracking by devising the shape of the chip mounting portion of the lead frame.
【０００７】また、半導体チップ１８をダイマウント部
１６に取りつける前に、ダイマウント部１６を放熱用底
板１４に取りつけ、且つ放熱用底板１４をセラミック枠
１０に取りつける。この処理は銀ロー等を用いてリフロ
ー処理により行われる。このときに、リフロー時に放熱
用底板１４の上に銀ローを置き、その上にダイマウント
部１６を載せて加熱するので、銀ローが溶けて表面張力
によりダイマウント部１６を浮かしたり、銀ローが流れ
たりして、ダイマウント部１６が所定の位置からずれる
ことがある。ただし、放熱用底板１４とセラミック枠１
０との間では位置ずれは生じていない。従って、ダイマ
ウント部１６を放熱用底板１４に取りつけるときにダイ
マウント部１６が位置ずれしないようにすることが必要
になった。Furthermore, before attaching the semiconductor chip 18 to the die mount section 16, the die mount section 16 is attached to the heat dissipation bottom plate 14, and the heat dissipation bottom plate 14 is attached to the ceramic frame 10. This process is performed by reflow process using silver solder or the like. At this time, during reflow, a silver solder is placed on the heat dissipation bottom plate 14, and the die mount part 16 is placed on top of it and heated. The die mount section 16 may be displaced from the predetermined position due to the flow of the die mount section 16. However, the heat dissipation bottom plate 14 and the ceramic frame 1
0, no positional deviation occurs. Therefore, it has become necessary to prevent the die mount part 16 from shifting when the die mount part 16 is attached to the heat dissipation bottom plate 14.
【０００８】また、半導体チップ１８をダイマウント部
１６に取りつけるダイボンディング処理には、半導体チ
ップ１８をダイマウント部１６上でスクラブする （回
す） 作業工程があり、それによって半導体チップ１８
の裏面の気泡を取り除くようになっている。もし半導体
チップ１８の裏面に気泡が残っていると半導体チップ１
８からダイマウント部１６への放熱が悪くなるので、半
導体チップ１８の裏面の気泡を取り除くスクラブ工程が
必要なのである。しかし、半導体チップ１８の厚さは例
えば、数１０μｍ程度と非常に小さいので、有効なスク
ラブを行えるかどうかはハンダや銀ペースト等のロー材
の塗布量にかかってくる。
すなわち、ロー材の塗布量が少ないと、ロー材の表面張
力により半導体チップ１８が張りついて、スクラブを行
うことができず、気泡の除去ができない。逆に、ロー材
の塗布量が多いと、ロー材が半導体チップ１８に這い上
がったり、半導体チップ１８がロー材上で浮き上がって
固定位置が不安定になったりするという問題点があった
。従って、ダイボンディング時に有効なスクラブを行っ
て気泡を除去できるような手段が求められていた。Furthermore, the die bonding process for attaching the semiconductor chip 18 to the die mount section 16 includes a step of scrubbing (turning) the semiconductor chip 18 on the die mount section 16.
It is designed to remove air bubbles from the back side. If air bubbles remain on the back side of the semiconductor chip 18, the semiconductor chip 1
Since the heat dissipation from the semiconductor chip 8 to the die mount section 16 deteriorates, a scrubbing step is necessary to remove air bubbles from the back surface of the semiconductor chip 18. However, since the thickness of the semiconductor chip 18 is very small, for example, on the order of several tens of micrometers, whether scrubbing can be performed effectively depends on the amount of brazing material such as solder or silver paste applied. That is, if the amount of brazing material applied is small, the semiconductor chip 18 will stick due to the surface tension of the brazing material, making it impossible to scrub and remove bubbles. On the other hand, if a large amount of brazing material is applied, there is a problem that the brazing material may creep onto the semiconductor chip 18 or the semiconductor chip 18 may float on the brazing material, making the fixing position unstable. Therefore, there has been a need for a means that can effectively scrub and remove air bubbles during die bonding.
【０００９】さらに、インピーダンスマッチングを行う
ために、上記したように内部リード２０が空洞１２の中
間水平壁面１２ｂから空洞１２の下段の内部垂直壁面１
２ｃに沿って下向きに延ばされ、放熱用底板１４に通じ
るようになっている。内部リード２０はセラミック枠１
０の下段のセラミック部材１０ｂの表面にメタライズパ
ターンによって形成されるものであるが、下段のセラミ
ック部材１０ｂの表面に対して直角方向の下段の内部垂
直壁面１２ｃにそのようなパターニングを行うのは面倒
であった。また、この内部リード２０は空洞１２の中間
水平壁面１２ｂ及び下段の内部垂直壁面１２ｃにわたっ
て直角に延びるので、敷設距離が長くなり、抵抗値の増
大を招いてインピーダンスを合わせにくくなるという問
題があった。Furthermore, in order to perform impedance matching, the internal leads 20 extend from the middle horizontal wall surface 12b of the cavity 12 to the lower internal vertical wall surface 1 of the cavity 12, as described above.
It extends downward along 2c and communicates with the heat dissipation bottom plate 14. Internal lead 20 is ceramic frame 1
However, it is troublesome to perform such patterning on the lower internal vertical wall surface 12c in the direction perpendicular to the surface of the lower ceramic member 10b. Met. Furthermore, since the internal leads 20 extend at right angles across the intermediate horizontal wall surface 12b and the lower internal vertical wall surface 12c of the cavity 12, there is a problem in that the installation distance becomes long and the resistance value increases, making it difficult to match the impedance. .
【００１０】本発明の目的は半導体チップをダイマウン
ト部等のチップ搭載部分に取りつけるとき、及びダイマ
ウント部を放熱用底板に取りつけるときに発生する半導
体チップやダイマウント部の割れや位置ずれ等を防止し
て歩留まりを向上することのできる半導体装置を提供す
ることである。An object of the present invention is to prevent cracks and misalignment of semiconductor chips and die mount parts that occur when attaching semiconductor chips to chip mounting parts such as die mount parts, and when attaching die mount parts to heat dissipation bottom plates. An object of the present invention is to provide a semiconductor device that can prevent the above problems and improve yield.
【００１１】[0011]
【課題を解決するための手段】本発明の第１の態様によ
る半導体装置は、パッケージの一部に配置される放熱部
に設けられ且つ半導体チップを搭載するチップ支持部材
の外周部に切り込みが設けられることを特徴とするもの
である。この場合、該チップ支持部材の表面が搭載する
半導体チップの面積よりも大きく、該チップ支持部材の
外周部の切り込みが搭載する半導体チップの外周部近く
まで達する深さにされていると好ましい。[Means for Solving the Problems] A semiconductor device according to a first aspect of the present invention is provided with a notch provided in a heat dissipation part disposed in a part of a package and in the outer peripheral part of a chip support member on which a semiconductor chip is mounted. It is characterized by being In this case, it is preferable that the surface of the chip support member is larger than the area of the semiconductor chip to be mounted, and that the notch on the outer periphery of the chip support member is deep enough to reach close to the outer periphery of the semiconductor chip to be mounted.
【００１２】本発明の第２の態様による半導体装置は、
パッケージを形成し、且つ空洞を有するセラミック枠と
、該セラミック枠の一面に固定される放熱用底板と、該
放熱用底板に固定され且つ該セラミック枠の前記空洞の
内部に延びるダイマウント部と、該ダイマウント部に固
定される半導体チップとからなる半導体装置において、
該ダイマウント部を該放熱用底板に固定するときに該ダ
イマウント部が該放熱用底板に対して位置ずれするのを
防止するために該セラミック枠の前記空洞の壁面に該ダ
イマウント部のための位置決め手段が設けられることを
特徴とするものである。この場合、該位置決め手段が該
セラミック枠の前記空洞の壁面に設けられた凹部あるい
は凸部からなり、該ダイマウント部には該セラミック枠
の前記空洞の壁面の凹部あるいは凸部と係合可能な凸部
あるいは凹部が設けられると好ましい。A semiconductor device according to a second aspect of the present invention includes:
a ceramic frame forming a package and having a cavity; a heat dissipation bottom plate fixed to one surface of the ceramic frame; a die mount part fixed to the heat dissipation bottom plate and extending into the cavity of the ceramic frame; A semiconductor device comprising a semiconductor chip fixed to the die mount section,
In order to prevent the die mount part from shifting relative to the heat radiating bottom plate when the die mount part is fixed to the heat radiating bottom plate, a wall surface of the cavity of the ceramic frame is provided for the die mount part. The device is characterized in that it is provided with positioning means. In this case, the positioning means includes a recess or a convex portion provided on the wall surface of the cavity of the ceramic frame, and the die mount portion is capable of engaging with the recess or convex portion on the wall surface of the cavity of the ceramic frame. Preferably, a convex portion or a concave portion is provided.
【００１３】本発明の第３の態様による半導体装置は、
パッケージを形成し、且つ空洞を有するセラミック枠と
、該セラミック枠の一面に固定される放熱用底板と、該
放熱用底板に固定され且つ該セラミック枠の前記空洞の
内部に延びるダイマウント部と、該ダイマウント部に固
定される半導体チップとからなる半導体装置において、
該ダイマウント部が、該底板に固定される底部と該半導
体チップを支持する頂部とを有し、該頂部の面積が該底
部の面積よりも小さくなるように該ダイマウント部を錐
体状に形成したことを特徴とするものである。A semiconductor device according to a third aspect of the present invention includes:
a ceramic frame forming a package and having a cavity; a heat dissipation bottom plate fixed to one surface of the ceramic frame; a die mount part fixed to the heat dissipation bottom plate and extending into the cavity of the ceramic frame; A semiconductor device comprising a semiconductor chip fixed to the die mount section,
The die mount portion has a bottom portion fixed to the bottom plate and a top portion that supports the semiconductor chip, and the die mount portion is shaped like a cone so that the area of the top portion is smaller than the area of the bottom portion. It is characterized by the fact that it has been formed.
【００１４】本発明の第４の態様による半導体装置は、
パッケージを形成し、且つ空洞を有するセラミック枠と
、該セラミック枠の一面に固定される放熱用底板と、該
放熱用底板に固定され且つ該セラミック枠の前記空洞の
内部に延びるダイマウント部と、該ダイマウント部に固
定される半導体チップとからなる半導体装置において、
該セラミック枠の前記空洞の壁面が該放熱用底板に向か
う傾斜面を有し、該傾斜面に該放熱用底板に通じる内部
リードが設けられることを特徴とするものである。A semiconductor device according to a fourth aspect of the present invention includes:
a ceramic frame forming a package and having a cavity; a heat dissipation bottom plate fixed to one surface of the ceramic frame; a die mount part fixed to the heat dissipation bottom plate and extending into the cavity of the ceramic frame; A semiconductor device comprising a semiconductor chip fixed to the die mount section,
A wall surface of the cavity of the ceramic frame has an inclined surface facing the heat dissipating bottom plate, and an internal lead communicating with the heat dissipating bottom plate is provided on the inclined surface.
【００１５】[0015]
【作用】第１の態様においては、チップ支持部材の外周
部に切り込みが設けられる。放熱用底板とダイマウント
部とを有するセラミックパッケージの場合には、ダイマ
ウント部に切り込みが設けられる。ダイマウント部は放
熱用底板に近い熱膨張係数を有する材料で作られること
ができる。すると上記したように、使用時の半導体チッ
プからの放熱効果は向上するが、ロー材や金とすずの合
金等により加熱しながら半導体チップをダイマウント部
に固定するときの半導体チップの割れ防止効果が低下す
る。しかし、ダイマウント部に切り込みが設けられてい
るので、ダイマウント部が膨張した状態で半導体チップ
が固定され、その後でダイマウント部が収縮するときに
ダイマウント部の収縮量が比較的に小さくなり、半導体
チップが割れるほどに収縮しなくなる。すなわち、ダイ
マウント部の収縮は通常はその外周部において最も大き
いが、外周部に切り込みが設けられているので全体的な
収縮量が小さくなり、半導体チップにかかるひずみの応
力が小さくなって半導体チップが割れなくなる。[Operation] In the first embodiment, a notch is provided on the outer periphery of the chip support member. In the case of a ceramic package having a heat dissipation bottom plate and a die mount section, a notch is provided in the die mount section. The die mount portion can be made of a material having a coefficient of thermal expansion similar to that of the heat dissipating base plate. As mentioned above, this improves the heat dissipation effect from the semiconductor chip during use, but it also reduces the effect of preventing the semiconductor chip from cracking when the semiconductor chip is fixed to the die mount while being heated with brazing material or an alloy of gold and tin. descend. However, since the notch is provided in the die mount, the semiconductor chip is fixed in the expanded state of the die mount, and when the die mount contracts later, the amount of contraction of the die mount is relatively small. , the semiconductor chip no longer shrinks enough to crack. In other words, the shrinkage of the die mount section is usually greatest at the outer periphery, but since the cut is provided at the outer periphery, the overall amount of shrinkage is reduced, and the strain stress applied to the semiconductor chip is reduced, causing the semiconductor chip to shrink. will no longer crack.
【００１６】第２の態様においては、セラミック枠の空
洞の壁面にダイマウント部のための位置決め手段が設け
られ、ダイマウント部を放熱用底板に固定するときにダ
イマウント部が放熱用底板に対して位置ずれするのを防
止する。In the second aspect, positioning means for the die mount section is provided on the wall surface of the cavity of the ceramic frame, and when the die mount section is fixed to the heat dissipation bottom plate, the die mount section is positioned relative to the heat dissipation bottom plate. to prevent it from shifting.
【００１７】第３の態様においては、ダイマウント部が
、ダイマウント部の頂部の面積が底部の面積よりも小さ
くなるように錐体状に形成されるので、半導体チップを
ダイマウント部に取りつけるダイボンディング処理にお
いてロー材の塗布量を比較的に多くし、スクラブをやり
やすくする。スクラブをするときに余剰のロー材は半導
体チップとダイマウント部との間からしみだし、同時に
半導体チップの裏面の気泡が除去される。ダイマウント
部がその頂部を小さくした錐体状に形成されているので
、半導体チップとダイマウント部との間からしみだした
余剰のロー材はダイマウント部の側部に付着する。In the third aspect, the die mount section is formed in a conical shape such that the area of the top part of the die mount part is smaller than the area of the bottom part, so that the die mounting part for attaching the semiconductor chip to the die mount part is To make scrubbing easier by increasing the amount of brazing material applied during bonding processing. When scrubbing, excess brazing material seeps out from between the semiconductor chip and the die mount, and at the same time, air bubbles on the back surface of the semiconductor chip are removed. Since the die mount section is formed in the shape of a cone with a small top, excess brazing material seeping out from between the semiconductor chip and the die mount section adheres to the sides of the die mount section.
【００１８】第４の態様においては、セラミック枠に設
ける内部リードがセラミック枠の傾斜面に形成され、こ
の内部リードのメタリックパターニングはセラミック枠
の垂直な壁面に内部リードを設ける場合よりも簡単に行
われる。セラミック枠の構成部材の表面に内部リードを
設ける場合と同時に簡単に行われる。また、この内部リ
ードがインピーダンスマッチングを行うために使用され
るが、この内部リードはセラミック枠の傾斜面に形成さ
れ、従来のように直角に延びる２つの隣接面に設けられ
る場合と比べて内部リードの敷設距離を短縮でき、抵抗
値を低下できてインピーダンスマッチングを行いやすく
なる。In the fourth aspect, the internal leads provided on the ceramic frame are formed on the inclined surfaces of the ceramic frame, and the metallic patterning of the internal leads is easier than when the internal leads are provided on the vertical walls of the ceramic frame. be exposed. This can be easily done at the same time as providing internal leads on the surfaces of the components of the ceramic frame. Also, this internal lead is used for impedance matching, but this internal lead is formed on the inclined surface of the ceramic frame, compared to the conventional case where it is provided on two adjacent surfaces extending at right angles. The installation distance can be shortened, the resistance value can be lowered, and impedance matching can be easily performed.
【００１９】[0019]
【実施例】図１から図４は本発明の第１実施例のセラミ
ックパッケージを示す図である。このセラミックパッケ
ージは直方体状のセラミック枠１０からなり、このセラ
ミック枠１０の中央部を貫通して矩形状の空洞１２が設
けられている。セラミック枠１０の空洞１２は二段のボ
ア状に形成され、上段のボアの方が小さく、よって、上
段の矩形状垂直壁面１２ａと、中間水平壁面１２ｂと、
下段の内部垂直壁面１２ｃとからなる。セラミック枠１
０は二段のセラミック部材１０ａ，１０ｂで形成され、
それぞれに中央部にボアを有し、上段のセラミック部材
１０ａのボアが上段の矩形状垂直壁面１２ａを形成し、
下段のセラミック部材１０ｂのボアが下段の内部垂直壁
面１２ｃを形成する。中間水平壁面１２ｂは下段のセラ
ミック部材１０ｂの表面の一部である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 4 are diagrams showing a ceramic package according to a first embodiment of the present invention. This ceramic package consists of a rectangular parallelepiped ceramic frame 10, and a rectangular cavity 12 is provided through the center of the ceramic frame 10. The cavity 12 of the ceramic frame 10 is formed into a two-stage bore shape, and the upper stage bore is smaller, so that an upper rectangular vertical wall surface 12a, an intermediate horizontal wall surface 12b,
It consists of a lower internal vertical wall surface 12c. ceramic frame 1
0 is formed by two stages of ceramic members 10a and 10b,
Each has a bore in the center, and the bore of the upper ceramic member 10a forms the upper rectangular vertical wall surface 12a,
The bore of the lower ceramic member 10b forms the lower internal vertical wall surface 12c. The intermediate horizontal wall surface 12b is a part of the surface of the lower ceramic member 10b.
【００２０】セラミック枠１０の裏面には放熱用底板１
４が固定され、放熱用底板１４は空洞１２の裏面側の開
口部を閉じる。ダイマウント部１６が放熱用底板１４に
固定され且つセラミック枠１０の空洞１２の内部に延び
る。半導体チップ１８はこのダイマウント部１６に固定
される。半導体チップ１８がダイマウント部１６に固定
された後でこのセラミック枠１０の表面にキャップ （
図示せず）が取りつけられ、空洞１２が完全に閉じられ
る。セラミック枠１０内の空洞１２には空気があり、そ
の空気が半導体チップ１８に触れるので、このようなセ
ラミックパッケージは高周波電子装置に適していると言
われている。A heat dissipation bottom plate 1 is provided on the back side of the ceramic frame 10.
4 is fixed, and the heat dissipation bottom plate 14 closes the opening on the back side of the cavity 12. A die mount portion 16 is fixed to the heat dissipating base plate 14 and extends inside the cavity 12 of the ceramic frame 10. The semiconductor chip 18 is fixed to this die mount section 16. After the semiconductor chip 18 is fixed to the die mount part 16, a cap (
(not shown) is attached and the cavity 12 is completely closed. Since there is air in the cavity 12 within the ceramic frame 10 and the air contacts the semiconductor chip 18, such a ceramic package is said to be suitable for high frequency electronic devices.
【００２１】下段のセラミック部材１０ｂの表面には内
部リード２０がメタライズパターンとして形成され、こ
の内部リード２０の形成後に二段のセラミック部材１０
ａ， １０ｂが一体化される。内部リード２０の内端部
には半導体チップ１８の電極部にワイヤボンディングさ
れる （図４）。内部リード２０は最後に外部リード２
２に接続される。An internal lead 20 is formed as a metallized pattern on the surface of the lower ceramic member 10b, and after the internal lead 20 is formed, the ceramic member 10 of the second stage is formed.
a and 10b are integrated. The inner ends of the internal leads 20 are wire-bonded to the electrode portions of the semiconductor chip 18 (FIG. 4). Internal lead 20 is finally connected to external lead 2
Connected to 2.
【００２２】放熱用底板１４は半導体チップ１８が機能
する間に発生した熱をパッケージの外部に放熱するもの
であり、熱伝導のよい銅や、銅タングステン等で作られ
る。
ダイマウント部１６は放熱用底板に近い熱膨張係数を有
する材料で作られ、極端には放熱用底板１４と同じ銅や
、銅タングステン等で作られるのが望ましい。それによ
って、使用時の半導体チップ１８からダイマウント部１
６及び放熱用底板１４を伝導しての放熱効果は向上する
が、半導体チップ１８をダイマウント部１６に固定する
ときの半導体チップ１８の割れ防止効果が低下すること
は、上記した通りである。The heat dissipating bottom plate 14 is for dissipating heat generated while the semiconductor chip 18 is functioning to the outside of the package, and is made of copper, copper tungsten, or the like, which has good thermal conductivity. The die mount portion 16 is made of a material having a coefficient of thermal expansion close to that of the heat dissipation bottom plate, and is preferably made of the same copper as the heat dissipation bottom plate 14, copper tungsten, or the like. Thereby, the die mount portion 1 is removed from the semiconductor chip 18 during use.
As described above, although the heat dissipation effect through conduction through the heat dissipation bottom plate 14 is improved, the effect of preventing the semiconductor chip 18 from cracking when the semiconductor chip 18 is fixed to the die mount portion 16 is reduced.
【００２３】この実施例では、ダイマウント部１６の外
周部に複数の切り込み２４が設けられている。ダイマウ
ント部１６の表面が搭載する半導体チップ１８の面積よ
りも大きく、切り込み２４は搭載する半導体チップ１８
の外周部近くまで達する深さにされている。実施例では
、ダイマウント部１６は長方形の形状を有し、半導体チ
ップ１８はほぼ正方形の形状を有するので、ダイマウン
ト部１６の長辺部に沿った切り込み２４が半導体チップ
１８の外周部近くまで達する深さにされている。In this embodiment, a plurality of notches 24 are provided on the outer periphery of the die mount portion 16. As shown in FIG. The surface of the die mount section 16 is larger than the area of the semiconductor chip 18 to be mounted, and the notch 24 is larger than the area of the semiconductor chip 18 to be mounted.
The depth is set to reach almost the outer periphery of the pipe. In the embodiment, the die mount section 16 has a rectangular shape and the semiconductor chip 18 has a substantially square shape, so that the cut 24 along the long side of the die mount section 16 reaches close to the outer periphery of the semiconductor chip 18. It has been reaching depth.
【００２４】このように、ダイマウント部１６の外周部
に切り込み２４が設けられているので、半導体チップ１
８をダイマウント部１６に固定するときに、ダイマウン
ト部１６が加熱により膨張した状態で半導体チップ１８
が固定され、その後でダイマウント部１６が収縮すると
きにダイマウント部１６の収縮量が比較的に小さくなる
。すなわち、ダイマウント部１６の収縮は通常はその外
周部において最も大きいが、外周部に切り込み２４が設
けられているので、切り込み２４の部分は収縮せず、全
体的な収縮量が小さくなり、半導体チップ１８にかかる
ひずみの応力が小さくなって半導体チップ１８が割れな
くなる。よって、この実施例によれば、使用時の放熱効
果を向上させるとともに、製造時の半導体チップ１８の
割れを防止することができる。As described above, since the notch 24 is provided on the outer periphery of the die mount portion 16, the semiconductor chip 1
8 to the die mount portion 16, the semiconductor chip 18 is attached while the die mount portion 16 is expanded due to heating.
is fixed, and when the die mount section 16 contracts thereafter, the amount of contraction of the die mount section 16 becomes relatively small. In other words, the shrinkage of the die mount section 16 is normally greatest at its outer periphery, but since the cut 24 is provided on the outer periphery, the portion of the cut 24 does not shrink, and the overall amount of shrinkage is reduced. The strain stress applied to the chip 18 is reduced, and the semiconductor chip 18 is no longer cracked. Therefore, according to this embodiment, it is possible to improve the heat dissipation effect during use and prevent cracking of the semiconductor chip 18 during manufacture.
【００２５】図５は第１実施例の変形例を示し、リード
フレーム２６を使用した例を示す図である。リードフレ
ーム２６はリード２８とチップ搭載部分３０とを有し、
半導体チップ１８はチップ搭載部分３０に取りつけられ
る。リード２８は半導体チップ１８の電極部にワイヤボ
ンディングされ、リードフレーム２６の余剰部分は切断
される。このようなリードフレーム２６半導体装置では
、図５に示される半導体チップ１８の表面に樹脂をモー
ルドし、パッケージとする。チップ搭載部分３０はパッ
ケージの外部に露出し、半導体チップ１８が発生する熱
をパッケージの外部に放熱する放熱手段となる。さらに
、チップ搭載部分３０を二点鎖線で示される金属支持部
材３２に取りつけることもできる。FIG. 5 shows a modification of the first embodiment, in which a lead frame 26 is used. The lead frame 26 has leads 28 and a chip mounting portion 30,
The semiconductor chip 18 is attached to the chip mounting portion 30. The leads 28 are wire-bonded to the electrode portions of the semiconductor chip 18, and the excess portion of the lead frame 26 is cut off. In such a semiconductor device with a lead frame 26, a resin is molded onto the surface of the semiconductor chip 18 shown in FIG. 5 to form a package. The chip mounting portion 30 is exposed to the outside of the package and serves as a heat radiation means for radiating heat generated by the semiconductor chip 18 to the outside of the package. Furthermore, the chip mounting portion 30 can also be attached to a metal support member 32 shown by a two-dot chain line.
【００２６】このチップ搭載部分３０の外周部には切り
込み２４が形成されている。この切り込み２４は、前の
実施例の切り込み２４と同様に、半導体チップ１８をチ
ップ搭載部分３０に加熱しながら固定するときに、チッ
プ搭載部分３０の収縮を緩和して半導体チップ１８の割
れを防止するものである。従って、このチップ搭載部分
３０を熱伝導のよい銅等により作ることができる。A notch 24 is formed on the outer periphery of the chip mounting portion 30. As shown in FIG. Similar to the notch 24 in the previous embodiment, this cut 24 prevents the semiconductor chip 18 from cracking by relaxing the shrinkage of the chip mounting portion 30 when the semiconductor chip 18 is fixed to the chip mounting portion 30 while being heated. It is something to do. Therefore, this chip mounting portion 30 can be made of copper or the like with good thermal conductivity.
【００２７】図６から図８は本発明の第２実施例のセラ
ミックパッケージを示す図である。このセラミックパッ
ケージは第１実施例のセラミックパッケージと基本的な
構成は同様であり、空洞１２を有するセラミック枠１０
と、放熱用底板１４と、ダイマウント部１６と、半導体
チップ１８とからなる。内部リード２０及び外部リード
２２も設けられる。FIGS. 6 to 8 are diagrams showing a ceramic package according to a second embodiment of the present invention. This ceramic package has the same basic structure as the ceramic package of the first embodiment, and has a ceramic frame 10 having a cavity 12.
, a heat dissipation bottom plate 14 , a die mount section 16 , and a semiconductor chip 18 . An inner lead 20 and an outer lead 22 are also provided.
【００２８】この実施例においては、セラミック枠１０
の空洞１２の下段の内部垂直壁面１２ｃにダイマウント
部１６のための位置決め手段３４が設けられる。この位
置決め手段３４は、下段の内部垂直壁面１２ｃから空洞
１２の内部側へ突出する凸部３４ａからなり、ダイマウ
ント部１６にはこのセラミック枠１０の空洞１２の壁面
の凸部３４ａと係合可能な凹部３６ａが設けられる。こ
れらの凸部３４ａ及び凹部３６ａの側壁はセラミック枠
１０の長手中心線と平行に延び、凹部３６ａを凸部３４
ａに係合させつつダイマウント部１６を放熱用底板１４
の上に載せることができる。また、この位置決め手段３
４の変形例として、図９に示されるように、セラミック
枠１０の空洞１２の下段の内部垂直壁面１２ｃに凹部３
４ｂを設け、ダイマウント部１６にはこのセラミック枠
１０の空洞１２の壁面の凹部３４ｂと係合可能な凸部３
６ｂを設けてもよい。In this embodiment, the ceramic frame 10
A positioning means 34 for the die mount section 16 is provided on the lower internal vertical wall surface 12c of the cavity 12. The positioning means 34 includes a convex portion 34a that protrudes from the lower internal vertical wall surface 12c toward the inside of the cavity 12, and can engage with the convex portion 34a on the wall surface of the cavity 12 of the ceramic frame 10 in the die mount portion 16. A recessed portion 36a is provided. The side walls of the convex portion 34a and the concave portion 36a extend parallel to the longitudinal center line of the ceramic frame 10, and the concave portion 36a is connected to the convex portion 34.
The die mount part 16 is attached to the heat dissipation bottom plate 14 while engaging with the heat dissipation bottom plate 14.
It can be placed on top of the . Moreover, this positioning means 3
As a modification example of No. 4, as shown in FIG.
4b, and the die mount portion 16 has a protrusion 3 that can engage with the recess 34b on the wall surface of the cavity 12 of the ceramic frame 10.
6b may be provided.
【００２９】この位置決め手段３４は半導体チップ１８
をダイマウント部１６に取りつける前にダイマウント部
１６を放熱用底板１４に取りつけるときにダイマウント
部１６が位置ずれするのを防止するものである。ダイマ
ウント部１６の取りつけは銀ロー等を用いてリフロー処
理により行われ、リフロー時に放熱用底板１４の上に銀
ローを置いてその上にダイマウント部１６を載せ、且つ
放熱用底板１４の上に銀ローを置いてその上にセラミッ
ク枠１０を載せて、加熱する。従来は、銀ローが溶けて
表面張力によりダイマウント部１６を浮かしたり、銀ロ
ーが流れたりして、ダイマウント部１６が所定の位置か
らずれることがあったが、本発明ではリフロー時にダイ
マウント部１６の位置ずれを防止する位置決め手段３４
を設けたので、銀ローの流れを防止しつつダイマウント
部１６が放熱用底板１４及びセラミック枠１０に対して
所定の位置で固定される。従って、その後で半導体チッ
プ１８を取りつけて正確なワイヤボンディングを行うこ
とができる。This positioning means 34 is a semiconductor chip 18.
This is to prevent the die mount part 16 from shifting when the die mount part 16 is attached to the heat dissipation bottom plate 14 before being attached to the die mount part 16. The die mount section 16 is attached by a reflow process using silver solder or the like. During reflow, a silver solder is placed on the heat dissipation bottom plate 14 and the die mount section 16 is placed on top of the silver solder. A silver solder is placed on it, a ceramic frame 10 is placed on top of it, and the ceramic frame 10 is heated. Conventionally, the silver solder melted and caused the die mount part 16 to float due to surface tension, or the silver solder flowed, causing the die mount part 16 to shift from the predetermined position. Positioning means 34 for preventing displacement of the portion 16
Since this is provided, the die mount portion 16 is fixed at a predetermined position with respect to the heat dissipation bottom plate 14 and the ceramic frame 10 while preventing the silver solder from flowing. Therefore, after that, the semiconductor chip 18 can be attached and accurate wire bonding can be performed.
【００３０】図１０及び図１１は本発明の第３実施例の
セラミックパッケージを示す図である。このセラミック
パッケージは第１実施例のセラミックパッケージと基本
的な構成は同様であり、空洞１２を有するセラミック枠
１０と、放熱用底板１４と、ダイマウント部１６と、半
導体チップ１８とからなる。内部リード２０及び外部リ
ード２２も設けられる。FIGS. 10 and 11 are diagrams showing a ceramic package according to a third embodiment of the present invention. This ceramic package has the same basic structure as the ceramic package of the first embodiment, and consists of a ceramic frame 10 having a cavity 12, a heat dissipation bottom plate 14, a die mount section 16, and a semiconductor chip 18. An inner lead 20 and an outer lead 22 are also provided.
【００３１】この実施例においては、ダイマウント部１
６が、ダイマウント部１６の頂部の面積が底部の面積よ
りも小さくなるように錐体状に形成される。従って、半
導体チップ１８をダイマウント部１６に取りつけるダイ
ボンディング処理において、ロー材の塗布量を比較的に
多くし、スクラブをやりやすくする。スクラブは半導体
チップ１８をロー材の塗布したダイマウント部１６の上
で回す作業であり、それによって半導体チップ１８の裏
面の気泡を除去して放熱性を確保するものである。スク
ラブをするときに余剰のロー材は半導体チップ１８とダ
イマウント部１６との間からしみだし、同時に半導体チ
ップ１８の裏面の気泡が除去される。ダイマウント部１
６がその頂部を小さくした錐体状に形成されているので
、半導体チップ１８とダイマウント部１６との間からし
みだした余剰のロー材はダイマウント部１６の側部に付
着する。In this embodiment, the die mount section 1
6 is formed into a conical shape such that the top area of the die mount part 16 is smaller than the bottom area. Therefore, in the die bonding process for attaching the semiconductor chip 18 to the die mount section 16, the amount of brazing material applied is relatively large to facilitate scrubbing. Scrubbing is an operation in which the semiconductor chip 18 is rotated on the die mount portion 16 coated with brazing material, thereby removing air bubbles on the back surface of the semiconductor chip 18 and ensuring heat dissipation. When scrubbing, excess brazing material seeps out from between the semiconductor chip 18 and the die mount section 16, and at the same time, air bubbles on the back surface of the semiconductor chip 18 are removed. Die mount part 1
Since the soldering material 6 is formed in the shape of a cone with a small top, the excess brazing material seeping out from between the semiconductor chip 18 and the die mount section 16 adheres to the side of the die mount section 16.
【００３２】図１２は本発明の第４実施例のセラミック
パッケージを示す図である。このセラミックパッケージ
は第１実施例のセラミックパッケージと基本的な構成は
同様であり、空洞を有するセラミック枠１０と、放熱用
底板１４と、ダイマウント部１６と、半導体チップ１８
とからなる。空洞は上段の矩形状垂直壁面１２ａと、中
間水平壁面１２ｂと、下段の内部垂直壁面１２ｃとから
なるものである。内部リード２０も設けられる。FIG. 12 is a diagram showing a ceramic package according to a fourth embodiment of the present invention. This ceramic package has the same basic configuration as the ceramic package of the first embodiment, and includes a ceramic frame 10 having a cavity, a heat dissipation bottom plate 14, a die mount section 16, and a semiconductor chip 18.
It consists of The cavity consists of an upper rectangular vertical wall surface 12a, an intermediate horizontal wall surface 12b, and a lower internal vertical wall surface 12c. Internal leads 20 are also provided.
【００３３】この実施例においては、セラミック枠１０
の空洞の中間水平壁面１２ｂと下段の内部垂直壁面１２
ｃとの間に放熱用底板１４に向かう傾斜面３８を設け、
この傾斜面３８に放熱用底板１４に通じる内部リード２
０が設けられる。
図１２においては、傾斜面３８が空洞の上段の矩形状垂
直壁面１２ａから始まっている。図１３に示す変形例に
おいては、傾斜面３８が空洞の上段の矩形状垂直壁面１
２ａよりも先の方始まっている。内部リード２０は傾斜
面３８及び下段のセラミック部材１０ｂの表面に沿って
形成され、電子装置のアースに通じる外部リードに接続
される。In this embodiment, the ceramic frame 10
The intermediate horizontal wall surface 12b of the cavity and the lower internal vertical wall surface 12
An inclined surface 38 toward the heat dissipation bottom plate 14 is provided between the heat dissipation base plate 14 and
Internal leads 2 leading to the heat dissipation bottom plate 14 on this inclined surface 38
0 is set. In FIG. 12, the inclined surface 38 starts from the upper rectangular vertical wall surface 12a of the cavity. In the modification shown in FIG. 13, the inclined surface 38 is the upper rectangular vertical wall surface 1 of the cavity.
It started earlier than 2a. The inner lead 20 is formed along the inclined surface 38 and the surface of the lower ceramic member 10b, and is connected to the outer lead leading to the ground of the electronic device.
【００３４】この内部リード２０は図１５及び図１６を
参照して説明したインピーダンスマッチングを行うため
のものであり、半導体チップ１８の裏面をアース電位と
同じにするものである。図１５及び図１６の内部リード
２０が空洞１２の中間水平壁面１２ｂ及び下段の内部垂
直壁面１２ｃにわたって直角に延びるのに対して、図１
２の内部リード２０は三角形の斜辺に相当する傾斜面３
８に設けられる。従って、この傾斜面３８に内部リード
２０を形成するためのメタライズパターニングは下段の
内部垂直壁面１２ｃに内部リード２０（図１６）を設け
る場合よりも簡単に行われる。また、この内部リード２
０は、従来のように直角に隣接する中間水平壁面１２ｂ
及び下段の内部垂直壁面１２ｃに設けられる場合と比べ
てその斜辺に相当する傾斜面３８に設けられるので内部
リード２０の敷設距離を短縮でき、抵抗値を低下できて
インピーダンスマッチングを行いやすくすることができ
る。This internal lead 20 is used to perform the impedance matching described with reference to FIGS. 15 and 16, and is used to bring the back surface of the semiconductor chip 18 to the same potential as the ground potential. 15 and 16 extend at right angles across the intermediate horizontal wall surface 12b and the lower internal vertical wall surface 12c of the cavity 12, whereas the internal lead 20 in FIGS.
The internal lead 20 of No. 2 has an inclined surface 3 corresponding to the hypotenuse of the triangle.
8. Therefore, metallization patterning for forming the internal leads 20 on the inclined surface 38 is easier than when forming the internal leads 20 on the lower internal vertical wall surface 12c (FIG. 16). Also, this internal lead 2
0 is the intermediate horizontal wall surface 12b adjacent at right angles as in the conventional case.
And compared to the case where the inner lead 20 is provided on the lower internal vertical wall surface 12c, it is provided on the inclined surface 38 corresponding to the oblique side of the lower internal vertical wall surface 12c, so the installation distance of the internal lead 20 can be shortened, the resistance value can be lowered, and impedance matching can be easily performed. can.
【００３５】[0035]
【発明の効果】以上説明したように、本発明によれば、
チップ支持部材の外周部に切り込みが設けられ、あるい
はダイマウント部を放熱用底板に固定するときにダイマ
ウント部が放熱用底板に対して位置ずれするのを防止す
るための位置決め手段が設けられ、あるいはダイマウン
ト部が錐体状に形成され、あるいは内部リードをセラミ
ック枠の傾斜面に設けることにより、製造時の半導体チ
ップやダイマウント部の割れや位置ずれ等を防止して歩
留まりを向上することができる。[Effects of the Invention] As explained above, according to the present invention,
A notch is provided on the outer periphery of the chip support member, or a positioning means is provided to prevent the die mount portion from shifting relative to the heat radiating bottom plate when the die mount portion is fixed to the heat radiating bottom plate, Alternatively, by forming the die mount part in a conical shape or by providing internal leads on the inclined surface of the ceramic frame, the yield rate can be improved by preventing cracks or misalignment of the semiconductor chip or the die mount part during manufacturing. Can be done.
【図１】本発明の第１実施例を示す平面図である。FIG. 1 is a plan view showing a first embodiment of the present invention.
【図２】図１のｂ−ｂ断面図である。FIG. 2 is a sectional view taken along line bb in FIG. 1;
【図３】図１の一部の斜視図である。FIG. 3 is a perspective view of a portion of FIG. 1;
【図４】図１の一部の詳細図である。FIG. 4 is a detailed view of a portion of FIG. 1;
【図５】第１実施例の変形例を示す図である。FIG. 5 is a diagram showing a modification of the first embodiment.
【図６】本発明の第２実施例を示す平面図である。FIG. 6 is a plan view showing a second embodiment of the present invention.
【図７】図６のｂ−ｂ断面図である。FIG. 7 is a sectional view taken along line bb in FIG. 6;
【図８】図６の一部の斜視図である。FIG. 8 is a perspective view of a portion of FIG. 6;
【図９】第２実施例の変形例を示す図である。FIG. 9 is a diagram showing a modification of the second embodiment.
【図１０】本発明の第３実施例を示す平面図である。FIG. 10 is a plan view showing a third embodiment of the present invention.
【図１１】図１０のｂ−ｂ断面図である。FIG. 11 is a sectional view taken along line bb in FIG. 10;
【図１２】本発明の第４実施例を示す斜視図である。FIG. 12 is a perspective view showing a fourth embodiment of the present invention.
【図１３】第４実施例の変形例を示す図である。FIG. 13 is a diagram showing a modification of the fourth embodiment.
【図１４】従来技術の斜視図である。FIG. 14 is a perspective view of the prior art.
【図１５】従来技術の平面図である。FIG. 15 is a plan view of the prior art.
【図１６】図１５のｂ−ｂ断面図である。FIG. 16 is a sectional view taken along line bb in FIG. 15;
１０…セラミック枠 １２…空洞 １４…放熱用底板 １６…ダイマウント部 １８…半導体チップ ２０…内部リード ２４…切り込み ２６…リードフレーム ３０…チップ搭載部分 ３４…位置決め手段 ３８…傾斜面 10...Ceramic frame 12...Cavity 14...Bottom plate for heat dissipation 16...Die mount part 18...Semiconductor chip 20...Internal lead 24...notch 26...Lead frame 30...Chip mounting part 34...Positioning means 38…Slope surface
Claims (6)
（１４，３０）に設けられ且つ半導体チップ（１８）を
搭載するチップ支持部材（１６，３０）の外周部に切り
込み（２４）が設けられることを特徴とする半導体装置
。1. A notch (24) is provided in the outer periphery of a chip support member (16, 30) provided in a heat dissipation part (14, 30) disposed in a part of the package and on which a semiconductor chip (18) is mounted. A semiconductor device characterized by:
導体チップの面積よりも大きく、該チップ支持部材の外
周部の切り込みが搭載する半導体チップの外周部近くま
で達する深さにされていることを特徴とする請求項１に
記載の半導体装置。2. The surface of the chip support member is larger than the area of the semiconductor chip to be mounted, and the notch at the outer periphery of the chip support member is deep enough to reach close to the outer periphery of the semiconductor chip to be mounted. The semiconductor device according to claim 1, characterized in that:
）を有するセラミック枠（１０）と、該セラミック枠の
一面に固定される放熱用底板（１４）と、該放熱用底板
に固定され且つ該セラミック枠の前記空洞の内部に延び
るダイマウント部（１６）と、該ダイマウント部に固定
される半導体チップ（１８）とからなる半導体装置にお
いて、該ダイマウント部を該放熱用底板に固定するとき
に該ダイマウント部が該放熱用底板に対して位置ずれす
るのを防止するために該セラミック枠の前記空洞の壁面
に該ダイマウント部のための位置決め手段（３４）が設
けられることを特徴とする半導体装置。3. Forming a package and having a cavity (12
), a heat dissipation bottom plate (14) fixed to one side of the ceramic frame, and a die mount part (16) fixed to the heat dissipation bottom plate and extending inside the cavity of the ceramic frame. ) and a semiconductor chip (18) fixed to the die mount section, when the die mount section is fixed to the heat dissipation bottom plate, the die mount section is positioned relative to the heat dissipation bottom plate. A semiconductor device characterized in that positioning means (34) for the die mount portion is provided on the wall surface of the cavity of the ceramic frame to prevent it from shifting.
記空洞の壁面に設けられた凹部あるいは凸部からなり、
該ダイマウント部には該セラミック枠の前記空洞の壁面
の凹部あるいは凸部と係合可能な凸部あるいは凹部が設
けられることを特徴とする請求項３に記載の半導体装置
。4. The positioning means comprises a recess or a projection provided on the wall surface of the cavity of the ceramic frame,
4. The semiconductor device according to claim 3, wherein the die mount portion is provided with a convex portion or a concave portion that can engage with a concave portion or a convex portion on a wall surface of the cavity of the ceramic frame.
）を有するセラミック枠（１０）と、該セラミック枠の
一面に固定される放熱用底板（１４）と、該放熱用底板
に固定され且つ該セラミック枠の前記空洞の内部に延び
るダイマウント部（１６）と、該ダイマウント部に固定
される半導体チップ（１８）とからなる半導体装置にお
いて、該ダイマウント部（１６）が、該放熱用底板に固
定される底部と該半導体チップを支持する頂部とを有し
、該頂部の面積が該底部の面積よりも小さくなるように
該ダイマウント部を錐体状に形成したことを特徴とする
半導体装置。5. Forming a package and having a cavity (12
), a heat dissipation bottom plate (14) fixed to one side of the ceramic frame, and a die mount part (16) fixed to the heat dissipation bottom plate and extending inside the cavity of the ceramic frame. ) and a semiconductor chip (18) fixed to the die mount part, the die mount part (16) has a bottom part fixed to the heat dissipation bottom plate and a top part supporting the semiconductor chip. 1. A semiconductor device comprising: a die mount portion having a conical shape such that the area of the top portion is smaller than the area of the bottom portion.
）を有するセラミック枠（１０）と、該セラミック枠の
一面に固定される放熱用底板（１４）と、該放熱用底板
に固定され且つ該セラミック枠の前記空洞の内部に延び
るダイマウント部（１６）と、該ダイマウント部に固定
される半導体チップ（１６）とからなる半導体装置にお
いて、該セラミック枠の前記空洞の壁面が該放熱用底板
に向かう傾斜面（３８）を有し、該傾斜面に該放熱用底
板に通じる内部リード（２０）が設けられることを特徴
とする半導体装置。6. Forming a package and having a cavity (12
), a heat dissipation bottom plate (14) fixed to one side of the ceramic frame, and a die mount part (16) fixed to the heat dissipation bottom plate and extending inside the cavity of the ceramic frame. ) and a semiconductor chip (16) fixed to the die mount part, the wall surface of the cavity of the ceramic frame has an inclined surface (38) facing the heat dissipation bottom plate, and the inclined surface A semiconductor device characterized in that an internal lead (20) communicating with the heat dissipation bottom plate is provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986891A JP2976989B2 (en) | 1991-02-13 | 1991-02-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986891A JP2976989B2 (en) | 1991-02-13 | 1991-02-13 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258154A true JPH04258154A (en) | 1992-09-14 |
| JP2976989B2 JP2976989B2 (en) | 1999-11-10 |
Family
ID=12011200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986891A Expired - Fee Related JP2976989B2 (en) | 1991-02-13 | 1991-02-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976989B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182290A (en) * | 2011-03-01 | 2012-09-20 | Mitsubishi Electric Corp | Manufacturing method of semiconductor device and semiconductor device manufactured by the method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037231A (en) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | Substrate for module |
-
1991
- 1991-02-13 JP JP1986891A patent/JP2976989B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182290A (en) * | 2011-03-01 | 2012-09-20 | Mitsubishi Electric Corp | Manufacturing method of semiconductor device and semiconductor device manufactured by the method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976989B2 (en) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4699353B2 (en) | Alternative FLMP package design and package manufacturing method | |
| JP4878030B2 (en) | Re-dispersed solder pads using etched lead frames | |
| JP2548350B2 (en) | Heat dissipation interconnect tape used for tape self-bonding | |
| US5904506A (en) | Semiconductor device suitable for testing | |
| JPH0777247B2 (en) | Method for manufacturing semiconductor device | |
| EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| JP2009518875A (en) | Top and bottom exposed packaged semiconductor device and assembly method | |
| JP2009516389A (en) | Semiconductor die package using lead frame and clip, and manufacturing method | |
| JP2009532912A (en) | Molded semiconductor package with integral through-hole heat dissipation pins | |
| JPWO2018092251A1 (en) | Semiconductor package | |
| JP2004022862A (en) | Semiconductor device | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| JPH04229643A (en) | High-frequency power semiconductor device and its manufacture | |
| JP3336982B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0484180A1 (en) | Packaged semiconductor device having an optimized heat dissipation | |
| JPH08321576A (en) | Method of attaining lead frame and integrated circuit casing | |
| JP2002026195A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP2003110080A (en) | Semiconductor device | |
| JPH04258154A (en) | Semiconductor device | |
| JP2001035977A (en) | Container for semiconductor device | |
| JP3616698B2 (en) | Manufacturing method of stem with heat sink | |
| JP2007115793A (en) | High heat-dissipation package for housing electronic part | |
| US6429517B1 (en) | Semiconductor device and fabrication method thereof | |
| JP7492879B2 (en) | Semiconductor package manufacturing method | |
| JPH09307020A (en) | Ceramic package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |