JPH0425729B2 - - Google Patents

Info

Publication number
JPH0425729B2
JPH0425729B2 JP57233802A JP23380282A JPH0425729B2 JP H0425729 B2 JPH0425729 B2 JP H0425729B2 JP 57233802 A JP57233802 A JP 57233802A JP 23380282 A JP23380282 A JP 23380282A JP H0425729 B2 JPH0425729 B2 JP H0425729B2
Authority
JP
Japan
Prior art keywords
current
signal line
differential current
flows
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57233802A
Other languages
Japanese (ja)
Other versions
JPS59125120A (en
Inventor
Kyoshi Kajii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57233802A priority Critical patent/JPS59125120A/en
Publication of JPS59125120A publication Critical patent/JPS59125120A/en
Publication of JPH0425729B2 publication Critical patent/JPH0425729B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ジヨセフソン集積回路に於ける信号
を検出するのに好適なパルス・エツジ検出回路に
関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a pulse edge detection circuit suitable for detecting signals in Josephson integrated circuits.

従来技術と問題点 一般に、パルス・エツジ検出回路は、第1図に
見られるように、パルス・エツジ検出回路Dに時
刻t1で立ち上がり、時刻t2で立ち下がる信号パル
スPinが入力されると、該信号パルスPinの例え
ば立ち下がり(或いは立ち上がり)を検出して時
刻t2(或いはt1)に信号Poutを出力して後段の回
路に信号パルスPinに於けるエツジの検出を伝達
するように動作する。
Prior Art and Problems In general, as shown in FIG. 1, a pulse edge detection circuit detects when a signal pulse Pin that rises at time t1 and falls at time t2 is input to the pulse edge detection circuit D. It operates to detect, for example, the falling edge (or rising edge) of the signal pulse Pin, output the signal Pout at time t2 (or t1), and transmit the detection of an edge in the signal pulse Pin to the subsequent circuit.

パルス・エツジ検出回路Dを具体的に表わすと
第2図に見られる通りである。
A concrete representation of the pulse edge detection circuit D is as shown in FIG.

図に於いて、Sinは入力信号線、Soutは出力信
号線、Sbはバイアス電流供給線、L0は1次側イ
ンダクタ、L1は2次側インダクタ、Lはインダ
クタ、Rp及びRfは抵抗、A,B,Cはジヨセフ
ソン接合、IS,IL,IO,IP,IB,φSは電流をそれぞ
れ示している。
In the figure, Sin is the input signal line, Sout is the output signal line, Sb is the bias current supply line, L0 is the primary inductor, L1 is the secondary inductor, L is the inductor, Rp and Rf are the resistances, A, B, and C represent Josephson junctions, and I S , IL , I O , I P , I B , and φ S represent currents, respectively.

第3図は第2図に見られる回路に於ける主要信
号に関するタイミング・チヤートであり、次に、
このタイミング・チヤートを参照しつつ動作を説
明する。
Figure 3 is a timing chart for the main signals in the circuit shown in Figure 2;
The operation will be explained with reference to this timing chart.

先ず、初期状態である時刻t0では電流IPはジヨ
セフソン接合Aに流れる為、バイアス電流IBは殆
ど流れない。これは、バイアス電流供給線Sbの
インダクタンスが出力信号線Soutに於けるそれ
よりも大であることに依る。
First, at time t0, which is the initial state, the current I P flows through the Josephson junction A, so almost no bias current I B flows. This is because the inductance of the bias current supply line Sb is larger than that of the output signal line Sout.

次に、時刻t1に於いて制御電流φSが流れるとジ
ヨセフソン接合Aがスイツチして電流はバイアス
電流供給線Sbに転送され、ジヨセフソン接合C
(2個)にバイアス電流IBが流れる。
Next, at time t1, when the control current φ S flows, the Josephson junction A switches and the current is transferred to the bias current supply line Sb, and the Josephson junction C
Bias current I B flows through (2 pieces).

前記のような状態で、時刻t2に入力信号線Sin
へ信号パルス電流ISが伝播してきたとすると、入
力信号線Sinと磁気結合している接合B及びCと
抵抗Rfを含むインダクタンス・ループに負の微
分電流ILが流れる。
In the above state, the input signal line Sin at time t2
When the signal pulse current I S propagates to the input signal line Sin, a negative differential current I L flows through the inductance loop including the junctions B and C magnetically coupled to the input signal line Sin and the resistor Rf.

この微分電流ILがバイアス電流IBに対してそれ
を打ち消す方向に働くものとするジヨセフソン接
合Cはスイツチしない。
The Josephson junction C, in which this differential current I L acts in a direction to cancel the bias current I B , does not switch.

然し乍ら、時刻t3に於いて、信号パルス電流IS
が立ち下がると正の微分電流ILが流れる。この場
合、電流ILとIBとは足し合される為、ジヨセフソ
ン接合Cがスイツチして電流は出力信号線Sout
に向かう。この時点で出力信号電流IOが流れ、後
段に信号が伝達されることになる。
However, at time t3, the signal pulse current I S
When falls, a positive differential current I L flows. In this case, since the currents I L and I B are added, Josephson junction C switches and the current flows to the output signal line Sout.
Head to. At this point, the output signal current I O flows, and the signal is transmitted to the subsequent stage.

この回路に於ける接合B、抵抗Rf及びRbはそ
れぞれ次のような役割を果している。
Junction B, resistors Rf and Rb in this circuit each play the following roles.

即ち、接合Bは、微分電流ILを接合電流Bの臨
界電流値で制限している。抵抗Rfは微分電流IL
調節している。抵抗Rpはジヨセフソン接合Cが
スイツチした際に出力信号線Soutに転送される
電流のダンピング効果を与えている。
That is, the junction B limits the differential current I L by the critical current value of the junction current B. Resistor Rf adjusts differential current I L. The resistor Rp provides a damping effect on the current transferred to the output signal line Sout when the Josephson junction C switches.

さて、第2図に示した従来例の回路では、入力
信号線Sinと磁気結合している2次側のジヨセフ
ソン接合CB及びCを含むインダクタンス・ルー
プとジヨセフソン接合Cにバイアス電流IBを流す
為のバイアス電流供給線Sbとが分離(アイソレ
ーシヨン)されていないことが問題である。即
ち、前記従来例の構成では、ジヨセフソン接合C
がスイツチする際に生ずる出力信号線Soutへの
転送電流がジヨセフソン接合Bを含む2次側のイ
ンダクタンス・ループに流れてしまい、出力信号
線Sbの後段に伝達する出力信号電流IOが減少する
ことになり、その結果、後段の回路の動作が不安
定になるものである。
Now, in the conventional circuit shown in Fig. 2, the bias current I B is caused to flow through the inductance loop including Josephson junctions CB and C on the secondary side, which are magnetically coupled to the input signal line Sin, and the Josephson junction C. The problem is that the bias current supply line Sb is not isolated from the bias current supply line Sb. That is, in the configuration of the conventional example, Josephson junction C
The transfer current to the output signal line Sout that occurs when the output signal line Sb switches flows into the inductance loop on the secondary side including Josephson junction B, and the output signal current I O transferred to the subsequent stage of the output signal line Sb decreases. As a result, the operation of the subsequent circuit becomes unstable.

発明の目的 本発明は、ジヨセフソン素子を用いて構成した
パルス・エツジ検出回路に於いて、入力信号線と
出力信号線とを完全に分離し、充分な出力信号電
流を後段の回路に送出することが出来るようにし
て、該後段の回路の安定な動作に寄与させようと
するものである。
Purpose of the Invention The present invention is to completely separate the input signal line and the output signal line in a pulse edge detection circuit configured using Josephson elements, and to send a sufficient output signal current to the subsequent circuit. This is intended to contribute to the stable operation of the subsequent circuit.

発明の実施例 第4図は本発明一実施例の要部回路図であり、
第2図に関して説明した部分と同部分は同記号で
指示してある。
Embodiment of the invention FIG. 4 is a circuit diagram of a main part of an embodiment of the invention,
The same parts as those described in connection with FIG. 2 are indicated by the same symbols.

図に於いて、J1及びJ2は非対称(J1≠J
2)SQUID(Superconducting Quantum
Interference Device:量子干渉素子)を構成す
る2接合ジヨセフソン素子、L2及びL3はインダ
クタ、R1及びRLは抵抗、IRは負荷電流、Mはミ
ユーチヤル・インダクタンスをそれぞれ示してい
る。
In the figure, J1 and J2 are asymmetrical (J1≠J
2) SQUID (Superconducting Quantum)
In the two-junction Josephson device constituting a quantum interference device (interference device), L 2 and L 3 are inductors, R 1 and R L are resistances, I R is load current, and M is mutual inductance.

第5図は第4図に示した本発明一実施例に於け
る主要信号に関するタイミング・チヤート、第6
図は非対称SQUIDの閾値特性を表わす線図であ
つて、次にこれ等の図を参照しつつ動作を説明す
る。
FIG. 5 is a timing chart regarding the main signals in one embodiment of the present invention shown in FIG.
The figure is a diagram showing the threshold characteristics of an asymmetric SQUID, and the operation will be explained next with reference to these figures.

今、本実施例には、クロツク・パルスに同期し
たバイアス電流IBが流れているものとする。
In this embodiment, it is assumed that a bias current I B synchronized with the clock pulse is flowing.

バイアス電流IBがながれている間に入力信号パ
ルス電流ISが流れるとインダクタL1,L2及び抵抗
R1からなる微分電流生成ループに入力信号パル
ス電流ISの微分電流ILが流れるものである。前記
微分電流生成ループはSQUIDと磁気結合させて
あるから微分電流ILはSQUIDに対する制御電流
となり、第6図に示されている動作点は点P1か
ら点P2に移動する。尚、この時、微分電流IL
負である為SQUIDはスイツチしない。
When the input signal pulse current I S flows while the bias current I B flows, the inductors L 1 , L 2 and the resistor
A differential current I L of the input signal pulse current I S flows through a differential current generation loop consisting of R 1 . Since the differential current generation loop is magnetically coupled to the SQUID, the differential current I L becomes a control current for the SQUID, and the operating point shown in FIG. 6 moves from point P1 to point P2. At this time, since the differential current I L is negative, the SQUID is not switched.

次に、入力信号パルス電流ISが立ち下がつて零
電流状態に転移したとすると、前記微分電流生成
ループには前記とは逆に正の微分電流ILが流れ、
動作点は点P3に移動する。この時、閾値曲線を
横切ることになるからSQUIDはスイツチし、電
流が負荷抵抗RLに転送され負荷電流ILとして流れ
ることになる。
Next, if the input signal pulse current I S falls and transitions to a zero current state, a positive differential current I L flows through the differential current generation loop, contrary to the above,
The operating point moves to point P3. At this time, since the threshold curve is crossed, the SQUID switches, and the current is transferred to the load resistor R L and flows as the load current I L.

このようにして、入力信号パルス電流ISの立ち
下がりエツジを検出することが出来る。尚、イン
ダクタL0及びL1の結合極性を図示例と逆にする
と立ち上がりエツジも検出することが可能であ
る。
In this way, the falling edge of the input signal pulse current IS can be detected. Incidentally, if the coupling polarity of the inductors L 0 and L 1 is reversed from the illustrated example, it is also possible to detect a rising edge.

本実施例に於けるSQUIDとその制御を行なう
微分電流生成ループとは磁気結合の形態をとつて
いるから、入出力が完全に分離されていることは
理解できよう。
Since the SQUID in this embodiment and the differential current generation loop that controls it are magnetically coupled, it can be understood that input and output are completely separated.

発明の効果 本発明に依れば、入力信号線と磁気結合したイ
ンダクタ及び抵抗を有する微分電流生成ループ
と、該微分電流生成と磁気結合され微分電流で制
御される非対称SQUIDとを備えてなることを特
徴とするパルス・エツジ検出回路が提供され、該
回路では、入力側である入力信号線や微分電流生
成ループと出力側である非対称SQUIDとは完全
に分離されているので、入力側の電流の影響で出
力側に於ける負荷電流、即ち、出力信号電流が減
少することは皆無となり、後段の回路には充分な
電流が与えられるので該回路の動作が不安定にな
ることはない。
Effects of the Invention According to the present invention, the present invention includes a differential current generation loop having an inductor and a resistor that are magnetically coupled to an input signal line, and an asymmetric SQUID that is magnetically coupled to the differential current generation and controlled by the differential current. A pulse edge detection circuit is provided, in which the input signal line and differential current generation loop on the input side are completely separated from the asymmetric SQUID on the output side, so that the current on the input side The load current on the output side, that is, the output signal current, does not decrease at all due to the influence of this, and since sufficient current is supplied to the subsequent circuit, the operation of the circuit will not become unstable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はパルス・エツジ検出回路の動作を説明
する説明図、第2図は従来のパルス・エツジ検出
回路を具体的に表した要部回路図、第3図は第2
図に示したパルス・エツジ検出回路の動作を説明
する為の主要信号に関するタイミング・チヤー
ト、第4図は本発明一実施例の要部回路図、第5
図は第4図に示した実施例の動作を説明する為の
主要信号に関するタイミング・チヤート、第6図
は同じく第4図に示した実施例の動作を説明する
為の閾値特性を表わす線図である。 図に於いて、J1及びJ2は非対称SQUIDを
構成するジヨセフソン素子、L0,L1,L2,L3
インダクタ、R1及びRLは抵抗、Sinは入力信号
線、Soutは出力信号線、Sbはバイアス電流供給
源、Mはミユーチヤル・インダクタンス、ISは信
号パルス電流、ILは微分電流、IRは負荷電流、IB
はバイアス電流である。
Fig. 1 is an explanatory diagram explaining the operation of a pulse edge detection circuit, Fig. 2 is a main part circuit diagram specifically showing a conventional pulse edge detection circuit, and Fig. 3 is a diagram illustrating the operation of a pulse edge detection circuit.
A timing chart regarding main signals for explaining the operation of the pulse edge detection circuit shown in the figure.
The figure is a timing chart regarding main signals to explain the operation of the embodiment shown in Fig. 4, and Fig. 6 is a diagram showing threshold characteristics to explain the operation of the embodiment also shown in Fig. 4. It is. In the figure, J1 and J2 are Josephson elements that constitute an asymmetric SQUID, L 0 , L 1 , L 2 , and L 3 are inductors, R 1 and R L are resistors, Sin is an input signal line, and Sout is an output signal line. , Sb is the bias current source, M is the mutual inductance, I S is the signal pulse current, I L is the differential current, I R is the load current, I B
is the bias current.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号線と磁気結合したインダクタ及び抵
抗を有する微分電流生成ループと、該微分電流生
成ループと磁気結合され微分電流で制御される非
対称SQUIDとを備えてなることを特徴とするパ
ルス・エツジ検出回路。
1. Pulse edge detection characterized by comprising a differential current generating loop having an inductor and a resistor magnetically coupled to an input signal line, and an asymmetric SQUID magnetically coupled to the differential current generating loop and controlled by the differential current. circuit.
JP57233802A 1982-12-30 1982-12-30 Pulse edge detecting circuit Granted JPS59125120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57233802A JPS59125120A (en) 1982-12-30 1982-12-30 Pulse edge detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233802A JPS59125120A (en) 1982-12-30 1982-12-30 Pulse edge detecting circuit

Publications (2)

Publication Number Publication Date
JPS59125120A JPS59125120A (en) 1984-07-19
JPH0425729B2 true JPH0425729B2 (en) 1992-05-01

Family

ID=16960807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57233802A Granted JPS59125120A (en) 1982-12-30 1982-12-30 Pulse edge detecting circuit

Country Status (1)

Country Link
JP (1) JPS59125120A (en)

Also Published As

Publication number Publication date
JPS59125120A (en) 1984-07-19

Similar Documents

Publication Publication Date Title
EP2100376B1 (en) Single flux quantum circuits
US5841313A (en) Switch with programmable delay
US4482821A (en) Superconductive logic circuit
JPS58108830A (en) Josephson logical integrated circuit
JPH0425729B2 (en)
US5757210A (en) Comparator with latch
EP4135197A1 (en) Circuits for converting sfq-based rz and nrz signaling to bilevel voltage nrz signaling
US4489424A (en) Frequency divider making use of Josephson junction circuits
JP4233195B2 (en) Single flux quantum logic circuit
JPH043131B2 (en)
US3299292A (en) Control means for transistorized magnetic core switching circuits
JPS622732B2 (en)
JPS6182533A (en) Inverter
JPS59103430A (en) Josephson circuit
JPS6089126A (en) Superconduction logical circuit
JPS6157738B2 (en)
JPH047131B2 (en)
JPH0226417B2 (en)
JPS59167124A (en) Superconductive exclusive or circuit
JPH0754900B2 (en) Josephson resistor-coupling negation circuit
JPS6367773B2 (en)
JPS603795B2 (en) Magnetic field bias method for Josephson junction
JPS6094533A (en) Superconduction logical circuit
JPS5995722A (en) Bistable circuit using superconduction element
JPS62102620A (en) Superconduction driver circuit