JPH04256278A - Linear image sensor - Google Patents

Linear image sensor

Info

Publication number
JPH04256278A
JPH04256278A JP3017532A JP1753291A JPH04256278A JP H04256278 A JPH04256278 A JP H04256278A JP 3017532 A JP3017532 A JP 3017532A JP 1753291 A JP1753291 A JP 1753291A JP H04256278 A JPH04256278 A JP H04256278A
Authority
JP
Japan
Prior art keywords
output
image sensor
dark
period
bright
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3017532A
Other languages
Japanese (ja)
Inventor
Yasunaga Yamamoto
泰永 山本
Kazufumi Yamaguchi
山口 和文
Akira Kadoma
門間 明
Tatsushizu Okamoto
龍鎮 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3017532A priority Critical patent/JPH04256278A/en
Publication of JPH04256278A publication Critical patent/JPH04256278A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To obtain an output with a high S/N without a fixed pattern noise by using a specific transmission pulse for a chip. CONSTITUTION:The period of pulses sent between chips being component of a long image sensor consists at least of an output period of an output at a bright state and an output at a dark state for at least one or over of consecutive picture elements and the period has the output periods of the bright state and the dark state of one and same picture element in pairs. Thus, the effect as noise of a transmission pulse (b) is given onto the output at a bright state and the output at a dark state of the same picture element equally. In this case, the effect of the transmission pulse (b) is given on both the output at a bright state and the output at a dark state or no effect is given onto the both. Thus, even when the effect of the transmission pulse (b) is given onto the both, the noise in the transmission pulse (b) is resultingly eliminated in the output (c) after the subtraction.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は原稿情報を高速かつ高解
像度で読み取ることのできる複数個のICチップからな
るリニアイメージセンサに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear image sensor comprising a plurality of IC chips capable of reading document information at high speed and high resolution.

【0002】0002

【従来の技術】高速読み取りのできるリニアイメージセ
ンサとして従来はCCD型とMOS型があり、S/Nの
点でCCD型の方が有利とされてきた。他方、MOS型
はむしろ製造が容易である点が長所であったが、近年更
に内部に増幅機能を付加することで課題であったS/N
も大いに改善されつつある。この増幅型MOSイメージ
センサの1画素の構成要素を図3に示す。本図中、1は
フォトダイオード、2はフォトダイオード1の電位変化
をゲート電位として受けて光信号増幅を行う増幅用MO
Sトランジスタ、3は増幅された光情報を画素毎に出力
線へと順次読みだしを行う読みだしスイッチ、4は画素
毎に光情報読みだし後に増幅用MOSトランジスタ2の
ゲート電位を所定の基準値にリセットを行うリセット用
スイッチである。出力線へ読みだされる光情報の形態と
してはドレイン電流としてまたは増幅用MOSトランジ
スタ2のソースフォロワ出力電圧として読みだされる。 図3ではフォトダイオードのアノードが増幅用MOSト
ランジスタのゲート端子に接続されているが、フォトダ
イオードのカソードが前記ゲートに接続されていてもよ
い。この増幅型MOSイメージセンサは必ず存在する製
造上のばらつきによってとりわけ暗時の出力に大きなば
らつきを生じる。従って各画素の明時出力を読みだした
後に増幅用MOSトランジスタのゲート端子電位をリセ
ットした直後の出力値すなわち暗時出力に相当する値を
読み出し、この暗時相当出力値と明時出力値との差をと
って真の映像出力とせねばならない。このときの様子を
タイミングチャートで示すと図2のようになる。本図中
の減算前出力には第1画素から第4画素までの明時出力
と暗時相当出力とを順に示した。各画素の明時出力読み
だしタイミングと暗時相当出力読みだしタイミングとの
間では図3中のリセット用スイッチ4がオン状態となっ
て増幅用MOSトランジスタのゲート電位を所定の基準
値にリセットしている。減算後出力は明時出力からリセ
ット直後に暗時相当出力を差し引いた値としての出力で
ある。減算後出力では第3画素で示したように暗時出力
はゼロとなるように補正される。
2. Description of the Related Art Conventionally, there are CCD type and MOS type linear image sensors capable of high-speed reading, and the CCD type has been considered to be more advantageous in terms of S/N. On the other hand, the MOS type had the advantage of being easier to manufacture, but in recent years, the addition of an internal amplification function has caused issues with S/N.
is also being greatly improved. FIG. 3 shows the components of one pixel of this amplified MOS image sensor. In this figure, 1 is a photodiode, and 2 is an amplification MO that receives the potential change of photodiode 1 as a gate potential and amplifies the optical signal.
S transistor; 3 is a readout switch that sequentially reads out the amplified optical information to the output line for each pixel; 4 is a readout switch that sets the gate potential of the amplification MOS transistor 2 to a predetermined reference value after reading out the optical information for each pixel; This is a reset switch that performs a reset. The optical information read out to the output line is read out as a drain current or as a source follower output voltage of the amplification MOS transistor 2. In FIG. 3, the anode of the photodiode is connected to the gate terminal of the amplification MOS transistor, but the cathode of the photodiode may be connected to the gate. This amplified MOS image sensor causes large variations in output, especially in dark times, due to manufacturing variations that always exist. Therefore, after reading out the bright output of each pixel, read out the output value immediately after resetting the gate terminal potential of the amplification MOS transistor, that is, the value corresponding to the dark output, and combine the dark output value with the bright output value. The difference must be taken to obtain the true video output. The situation at this time is shown in a timing chart as shown in FIG. In the output before subtraction in this figure, the bright output and the dark equivalent output from the first pixel to the fourth pixel are shown in order. Between the bright output readout timing and the dark equivalent output readout timing of each pixel, the reset switch 4 in FIG. 3 is turned on to reset the gate potential of the amplification MOS transistor to a predetermined reference value. ing. The output after subtraction is the output obtained by subtracting the output equivalent to the dark time immediately after reset from the bright output. In the output after subtraction, the dark output is corrected to zero as shown in the third pixel.

【0003】0003

【発明が解決しようとする課題】ところで、複数個のチ
ップを直列配列して長尺化イメージセンサを構成する場
合にはチップからチップへの伝達パルスの受渡しが必要
である。このことは伝達パルスをチップからチップへ伝
えるためにチップ外への引出し線が不可欠であることを
意味し、この伝達パルスの外部引出し線が各チップから
の映像出力の外部引出し線と容量結合し易くなる。チッ
プ内にはいろいろなパルスが存在して、出力信号線に対
してノイズ源として影響を与えている。しかし最終的に
チップの外部に引き出された出力信号線に最も大きい影
響を与えるのは、やはり外部に引き出されるチップ間で
の伝達パルスである。従って各チップの接続部付近の画
素の読み出しタイミングにおいて伝達パルスが映像出力
信号に容量結合性のノイズを与え、これが明時出力と暗
時相当出力との差をとった減算後出力にも悪影響を与え
S/Nを低下させる。
However, when a long image sensor is constructed by arranging a plurality of chips in series, it is necessary to transfer transmission pulses from chip to chip. This means that a lead line to the outside of the chip is essential in order to transmit the transmission pulse from chip to chip, and this external lead line for the transmission pulse is capacitively coupled with the external lead line for the video output from each chip. It becomes easier. Various pulses exist within the chip and affect the output signal line as a noise source. However, what ultimately has the greatest influence on the output signal line drawn out to the outside of the chip is the transmission pulse between chips drawn out to the outside. Therefore, the transmitted pulses give capacitive coupling noise to the video output signal at the readout timing of pixels near the connections of each chip, and this also has an adverse effect on the output after subtraction, which is the difference between the bright output and the dark equivalent output. This reduces the applied S/N.

【0004】0004

【課題を解決するための手段】長尺化イメージセンサを
構成するチップ間で伝達されるパルスの期間が少なくと
も1つまたはそれ以上の連続した画素の明時出力と暗時
相当出力の出力期間からなると共にこの期間内には必ず
同一画素の明時出力及び暗時相当出力の出力期間がペア
で含まれていること、を上記問題解決の手段とする。
[Means for solving the problem] The period of a pulse transmitted between chips constituting an elongated image sensor is from the output period of a bright output and a dark equivalent output of at least one or more consecutive pixels. The means for solving the above problem is to ensure that this period always includes a pair of output periods of bright output and dark output of the same pixel.

【0005】[0005]

【作用】上記の手段によれば伝達パルスのノイズとして
の影響がどの同一画素の明時出力にも暗時相当出力にも
共に等しく影響することになる。このとき各画素の明時
出力と暗時相当出力には伝達パルスの影響が共にあるか
若しくは共にないかのいづれかである。従って同一画素
の明時出力のノイズと暗時相当出力のノイズとは等しい
ので伝達パルスの影響があった場合でも減算後出力にお
いては伝達パルスのノイズは結果的に除去される。
[Operation] According to the above means, the influence of the transmitted pulse as noise equally affects both the bright output and the dark output of the same pixel. At this time, the bright-time output and the dark-time equivalent output of each pixel are either influenced by the transmitted pulse or not. Therefore, since the bright output noise and the dark equivalent output noise of the same pixel are equal, even if there is an influence of the transmitted pulse, the transmitted pulse noise is eventually removed in the output after subtraction.

【0006】[0006]

【実施例】図1に本発明の実施例のチップ間の伝達パル
スと出力信号の共にタイミング図を示す。本図中a、b
、cは各々減算前出力、チップ間伝達パルス、減算後出
力を示している。本図では第N番目の画素の明時出力と
暗時相当出力とを丁度含むように伝達パルスが形成され
ている。ここで第何番目の画素と画素とがチップ間の継
目に相当するかは本質的ではない。伝達パルスの状態が
転じている間に必ずどの特定の画素出力に関しても明時
出力と暗時相当出力との読みだし期間を対で備えている
ことが本発明の特徴である。図1aの中の第N番目の画
素の出力期間に実線で描かれているものは、図1bの伝
達パルスによる擾乱による容量結合性の出力変動を生じ
た出力であり、一点鎖線で描かれたものは擾乱を受けて
いない場合の出力である。しかし各画素出力に関して明
時出力と暗時相当出力とを共にサンプリングして減算後
出力を得れば図1cに示すように、伝達パルスの影響は
減算後出力に何等悪影響を与えない。つまり本発明によ
れば、チップからチップへと走査を連続させるためにチ
ップ外に引き出されるチップ間の伝達パルスがチップ接
続部で引き起こす固定パターンノイズを明時出力と暗時
相当出力間での減算後出力において打ち消すことができ
るものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a timing diagram of both inter-chip transmission pulses and output signals according to an embodiment of the present invention. a, b in this figure
, c indicate the output before subtraction, the inter-chip transmission pulse, and the output after subtraction, respectively. In this figure, the transmission pulse is formed so as to exactly include the bright output and the dark output of the Nth pixel. Here, it is not essential which pixel corresponds to the joint between chips. A feature of the present invention is that while the state of the transmitted pulse is changing, a pair of reading periods of a bright output and a dark output are always provided for any particular pixel output. What is drawn as a solid line in the output period of the Nth pixel in Figure 1a is the output that has caused a capacitive coupling output fluctuation due to the disturbance caused by the transmitted pulse in Figure 1b, and is drawn with a dashed-dotted line. This is the output when there is no disturbance. However, if the output after subtraction is obtained by sampling both the bright output and the output corresponding to dark regarding each pixel output, the influence of the transmitted pulse will not have any adverse effect on the output after subtraction, as shown in FIG. 1c. In other words, according to the present invention, the fixed pattern noise caused at the chip connection by the inter-chip transmission pulses extracted outside the chip in order to continuously scan from chip to chip is subtracted between the bright output and the dark equivalent output. This can be canceled out in the subsequent output.

【0007】比較のために伝達パルスが第N番目の画素
の暗時相当出力期間と第N+1番目の画素の明時出力期
間とのみを含む場合の例を図4に示す。図4中a,b,
cは各々減算前出力、チップ間伝達パルス、減算後出力
を示す。図4a及びcの中の第N番目の画素の暗時相当
出力期間と第N+1番目の画素の明時出力期間に実線で
描かれているものは、図4bの伝達パルスによる擾乱に
よる容量結合性の出力変動を生じた出力であり、一点鎖
線で描かれたものは擾乱を受けていない場合の出力であ
る。この場合には各画素出力に関して明時出力と暗時相
当出力とを共にサンプリングして減算後出力を得たとし
ても本図cに示すように、チップ間伝達パルスの容量結
合性ノイズの影響は減算後出力に残留してしまう。第N
番目の画素についてはチップ間伝達パルスの容量結合性
のノイズが明時出力に重畳していない一方で暗時相当出
力には重畳しているので暗時相当出力のみがノイズ分だ
け大きくなっている。また第N+1番目の画素について
は伝達パルスの容量結合性のノイズが明時出力に重畳し
ている一方で暗時相当出力には重畳していないので明時
出力のみがノイズ分だけ大きくなっている。すなわち減
算後出力においては第N番目の画素の出力が本来の値よ
り小さく、第N+1番目の画素の出力が本来の値より大
きくなってしまう。結果的に例えば減算前出力の一点鎖
線から分かるように図4の第N+1番目の画素は暗時状
態にあってその出力は本来はゼロでなければならないの
であるが、伝達パルスによるノイズの影響が残るため減
算後出力がゼロとはなっていない。以上のように本比較
例においてはチップ間伝達パルスにより重畳する容量結
合性のノイズ成分がチップ接続部出力における固定パタ
ーンノイズの原因となるのである。
For comparison, FIG. 4 shows an example in which the transmitted pulse includes only the dark output period of the Nth pixel and the bright output period of the N+1th pixel. a, b in Fig. 4,
c indicates the output before subtraction, the inter-chip transmission pulse, and the output after subtraction, respectively. What is drawn with a solid line in the dark output period of the N-th pixel and the bright output period of the N+1-th pixel in FIGS. 4a and 4c is the capacitive coupling caused by the disturbance caused by the transmitted pulse in FIG. 4b. This is the output that caused the output fluctuation, and the one drawn with a dashed-dotted line is the output when there is no disturbance. In this case, even if both the bright output and the dark equivalent output are sampled for each pixel output and the subtracted output is obtained, the effect of capacitive coupling noise of the inter-chip transmission pulse is It remains in the output after subtraction. No. N
For the th pixel, the capacitive coupling noise of the inter-chip transmission pulse is not superimposed on the bright output, but it is superimposed on the dark equivalent output, so only the dark equivalent output is increased by the noise. . Also, for the N+1th pixel, the capacitive coupling noise of the transmitted pulse is superimposed on the bright output, but it is not superimposed on the dark equivalent output, so only the bright output is increased by the amount of noise. . That is, in the output after subtraction, the output of the Nth pixel is smaller than the original value, and the output of the N+1th pixel is larger than the original value. As a result, for example, as can be seen from the dot-dashed line of the output before subtraction, the N+1-th pixel in FIG. As the result remains, the output after subtraction is not zero. As described above, in this comparative example, the capacitively coupled noise component superimposed by the chip-to-chip transmission pulse causes fixed pattern noise in the chip connection output.

【0008】従って上記説明した本発明によれば、複数
個のセンサチップをシリアル走査する構成のマルチチッ
プ長尺化イメージセンサにおいても、チップ接続部にお
いても固定パターンノイズのない高S/Nの出力信号読
みだしが可能になるものである。なお、上記の実施例で
は1つの画素の明時出力読みだし期間と暗時相当出力読
みだし期間とのみを含んだ伝達パルスを用いるものであ
ったが、明時出力読みだし期間と暗時相当出力読みだし
期間とを共に含むのであれば2つ以上の画素の出力期間
を含んでも何等差し支えはなく、本発明の趣旨を外れる
ものではない。また増幅用MOSトランジスタを接合型
FET、ショットキゲート型FETまたはバイポーラト
ランジスタとしても本発明を適用できる。
Therefore, according to the present invention described above, even in a multi-chip elongated image sensor configured to serially scan a plurality of sensor chips, a high S/N output without fixed pattern noise can be achieved at the chip connection portion. This allows signal reading. Note that in the above embodiment, a transmission pulse that includes only a bright output readout period and a dark equivalent output readout period of one pixel is used, but a transmission pulse that includes only a bright output readout period and a dark equivalent output readout period of one pixel is used. There is no problem in including an output period of two or more pixels as long as it includes both an output reading period, and this does not depart from the spirit of the present invention. Further, the present invention can be applied to a case where the amplification MOS transistor is a junction FET, a Schottky gate FET, or a bipolar transistor.

【0009】[0009]

【発明の効果】以上のように本発明はチップ間の伝達パ
ルスとしてその状態が転じている期間が明時出力読みだ
し期間と暗時相当出力読み出し期間とを共に含む1つ以
上の画素の出力期間からなるものを用いることによって
、マルチチップ構成からなる長尺化した増幅型MOSイ
メージセンサにおいて固定パターンノイズのない高S/
Nの出力を得ることを可能にするものである。
As described above, the present invention provides the output of one or more pixels, in which the period during which the state changes as a transmission pulse between chips includes both the bright output readout period and the dark output readout period. By using a period consisting of a period of
This makes it possible to obtain N outputs.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の実施例を示すタイミング図である。FIG. 1 is a timing diagram showing an embodiment of the present invention.

【図2】暗時相当出力を明時出力から減算する様子を示
すタイミング図である。
FIG. 2 is a timing diagram showing how the dark-time equivalent output is subtracted from the bright-time output.

【図3】増幅型MOSイメージセンサの1画素の構成図
である。
FIG. 3 is a configuration diagram of one pixel of an amplified MOS image sensor.

【図4】本発明の実施例と比較のための例を示すタイミ
ング図である。
FIG. 4 is a timing diagram showing an example of the present invention and a comparative example.

【符号の説明】[Explanation of symbols]

1  フォトダイオード 2  増幅用MOSトランジスタ 3  出力読みだしスイッチ 4  リセット用スイッチ 1 Photodiode 2 MOS transistor for amplification 3 Output readout switch 4 Reset switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】フォトダイオードとフォトダイオードの一
方の端子をゲートに受ける増幅用MOSトランジスタと
前記の増幅用MOSトランジスタに直列接続されたスイ
ッチと前記増幅用MOSトランジスタのゲート電位を所
定の基準値にリセットするためのスイッチを1つの画素
単位とする増幅型イメージセンサであって、これをシリ
アル走査する複数個のICチップから構成して長尺化し
たリニアイメージセンサにおいて、チップ間で連続して
走査を行うためのチップ間伝達パルスがその状態を転じ
ている期間が、必ず同一画素の明時出力期間と暗時相当
出力期間を共に含んだ1つまたはそれ以上の個数の連続
した画素の出力期間からなっていることを特徴とするリ
ニアイメージセンサ。
1. A photodiode, an amplification MOS transistor whose gate receives one terminal of the photodiode, a switch connected in series with the amplification MOS transistor, and a gate potential of the amplification MOS transistor set to a predetermined reference value. This is an amplified image sensor in which a switch for resetting is set as a pixel unit, and in a linear image sensor that is made up of multiple IC chips that perform serial scanning, it is a long linear image sensor that continuously scans between chips. The period during which the chip-to-chip transmission pulse changes its state is always the output period of one or more consecutive pixels that includes both the bright output period and the dark output period of the same pixel. A linear image sensor characterized by comprising:
JP3017532A 1991-02-08 1991-02-08 Linear image sensor Pending JPH04256278A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3017532A JPH04256278A (en) 1991-02-08 1991-02-08 Linear image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3017532A JPH04256278A (en) 1991-02-08 1991-02-08 Linear image sensor

Publications (1)

Publication Number Publication Date
JPH04256278A true JPH04256278A (en) 1992-09-10

Family

ID=11946538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3017532A Pending JPH04256278A (en) 1991-02-08 1991-02-08 Linear image sensor

Country Status (1)

Country Link
JP (1) JPH04256278A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624875B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
US9368541B2 (en) 2009-11-06 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624875B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
US9368541B2 (en) 2009-11-06 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9639211B2 (en) 2009-11-06 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US6867806B1 (en) Interlace overlap pixel design for high sensitivity CMOS image sensors
US6977363B2 (en) Correlated double sampling circuit and CMOS image sensor including the same
KR100399954B1 (en) Comparator performing analog correlated double sample for cmos image sensor
US7378639B2 (en) Photoelectric conversion device and image sensor having a reset potential of a common signal line being common to the potential of a reference voltage terminal
JPH05207220A (en) Solid-state image pickup device and its driving system
US6166767A (en) Active solid-state imaging device which effectively suppresses fixed-pattern noise
US6876388B1 (en) Interlaced alternating pixel design for high sensitivity CMOS Image sensors
US20020070331A1 (en) Image sensor
JPH0824352B2 (en) Solid-state imaging device
US5382975A (en) Image reading apparatus
JP2532374B2 (en) Solid-state imaging device
JPH0365710B2 (en)
JP3571934B2 (en) Image sensor
JPH04256278A (en) Linear image sensor
JP2856940B2 (en) Image reading device
US5274687A (en) Source-follower circuit for CCD image sensor
JP3181874B2 (en) Image sensor
US6566917B2 (en) Sampling circuit and amplification type solid-state imaging device employing the circuit
JPH04291581A (en) Solid-state image pick-up device
US20020113883A1 (en) Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance
US5731833A (en) Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same
JP2000236481A (en) Image pickup device and method for detecting image
US20030038995A1 (en) Method of changing driving sequence to output charge couple device signal
JP3895689B2 (en) Image sensor