JPH04249444A - System for constituting incoming/outgoing integrated bus in communication equipment - Google Patents

System for constituting incoming/outgoing integrated bus in communication equipment

Info

Publication number
JPH04249444A
JPH04249444A JP3035520A JP3552091A JPH04249444A JP H04249444 A JPH04249444 A JP H04249444A JP 3035520 A JP3035520 A JP 3035520A JP 3552091 A JP3552091 A JP 3552091A JP H04249444 A JPH04249444 A JP H04249444A
Authority
JP
Japan
Prior art keywords
bus
cell
incoming
uplink
outgoing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3035520A
Other languages
Japanese (ja)
Inventor
Katsumi Sekine
関根 克美
Ryoichi Ishibashi
亮一 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3035520A priority Critical patent/JPH04249444A/en
Priority to CA002060559A priority patent/CA2060559A1/en
Priority to US07/831,794 priority patent/US5341373A/en
Priority to AU10701/92A priority patent/AU632014B2/en
Priority to DE69214311T priority patent/DE69214311D1/en
Priority to EP92101932A priority patent/EP0498407B1/en
Publication of JPH04249444A publication Critical patent/JPH04249444A/en
Priority to US08/216,049 priority patent/US5590132A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the necessity of preparing a circuit for generating a vacant cell to be supplied from a network terminal to an incoming bus regarding an incoming/outgoing integrated bus constituting method for a communication apparatus using a DQDB protocol as an access integrated control system in which a plurality of slave units are connected to a master unit through incoming/outgoing bus. CONSTITUTION:A master unit 2 is connected successively to a plurality of slave units 3, and the tail of outgoing bus 4 is folded and connected to the top of incoming bus 5. Further, the top of the incoming bus 5 is connected to a slave unit at the upmost stream of incoming bus, and via successive connection with a plurality of slave units the tail of the incoming bus 5 is connected to master unit 2, thereby using a cell used in outgoing bus as a vacant cell for use in incoming bus.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はマスタ装置に対し複数の
スレーブ装置が上りバスと下りバスにより接続されアク
セス統合制御方式としてDQDBプロトコルを用いた通
信装置における上り下り統合バスの構成方式に関する。 近年,広帯域ISDN(Broad−band Int
egrated Services Digital 
Network) は,映像等の広帯域の通信が可能な
ISDN用として実用化に向けて研究が進められている
。この広帯域ISDNは,ATM(Asynchron
ous Transfer Mode:非同期転送モー
ド)を用いることが有力である。ATMは,セルという
固定長の短いパケットに分割されて伝送され,ATMの
交換機またはノードにおいて,セルを多重化して伝送す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for configuring an integrated uplink and downlink bus in a communication device in which a plurality of slave devices are connected to a master device via an uplink bus and a downlink bus, and the DQDB protocol is used as an access integrated control method. In recent years, broadband ISDN (Broad-band ISDN)
egrated ServicesDigital
Research is progressing toward practical use of ISDN, which enables broadband communications such as video. This broadband ISDN is based on ATM (Asynchronous
It is effective to use the ous Transfer Mode (asynchronous transfer mode). ATM is transmitted by being divided into short fixed-length packets called cells, and the cells are multiplexed and transmitted at an ATM switch or node.

【0002】そして,ATMでは,回線を張りっぱなし
にすること無く,仮想的な回線を設定し,その回線上に
必要なATMセルを送信し,一つの伝送路を複数の仮想
的な回線が共有する。このような広帯域ISDNに接続
する加入者は,宅内の複数の端末装置に対してバス結合
される構成が用いられ,その場合のバスの形態としてD
QDB(Distributed Queue Dua
l Bus) が有力視されている。このDQDBのバ
スを用いた通信装置により,複数の端末の間でバスの競
合制御を行う場合,上りバスに空きフレームを作成する
機構を設けなければならないので,その改善が望まれて
いる。
[0002] In ATM, a virtual line is set up and the necessary ATM cells are transmitted on that line, without leaving the line open, so that one transmission line can be connected to multiple virtual lines. share. Subscribers who connect to such broadband ISDNs use a bus-coupled configuration for multiple terminal devices in their homes, and in this case, the bus format is D.
QDB (Distributed Queue Dua)
l Bus) is seen as a likely candidate. When a communication device using this DQDB bus performs bus competition control between a plurality of terminals, it is necessary to provide a mechanism for creating empty frames on the upstream bus, so improvements in this are desired.

【0003】0003

【従来の技術】図3は広帯域ISDN(ATM網)のシ
ステム構成図である。図において,30は広帯域ISD
N(ATM網),31は宅内側に設けられたNT(網終
端装置),32は宅内に設けられた複数のTA(ターミ
ナルアダプタ)である。なお,各TAには図示されない
端末(TE)が接続されているものとする。33,34
はNT31と各TA32の間を接続する下りバスと上り
バスである。図3のバスの形態は,ATMの宅内用とし
て有力視されているDQDB(Distributed
 Queue Dual Bus) のプロトコルを用
いた構成例である。上りバス34にはNT31のフレー
ム発生部310から発生したセルのフレームが出力され
,NT31の最も遠端のTA32に供給され,後述する
競合制御により送信権を持ったTAが空きセルに情報を
入力して送信する。また,下りバス33には網30から
送出されるセルが伝送されて,各TAは下りバス33か
ら自TAを宛先とするセル(宛先アドレスと自TAのア
ドレスが一致するセル)を受信する動作を行う。上りバ
ス34上のセルはNT31において,情報が挿入された
セルを取り出して網30に送信される。
2. Description of the Related Art FIG. 3 is a system configuration diagram of a broadband ISDN (ATM network). In the figure, 30 is a wideband ISD
N (ATM network), 31 is an NT (network terminal device) provided inside the house, and 32 is a plurality of TAs (terminal adapters) provided inside the house. Note that it is assumed that a terminal (TE), not shown, is connected to each TA. 33, 34
are a down bus and an up bus connecting between the NT 31 and each TA 32. The bus configuration shown in Figure 3 is based on DQDB (Distributed
This is an example of a configuration using the Queue Dual Bus protocol. A cell frame generated from the frame generation unit 310 of the NT 31 is output to the uplink bus 34, and is supplied to the TA 32 at the farthest end of the NT 31, and the TA with the transmission right inputs information into an empty cell using contention control, which will be described later. and send. In addition, cells sent from the network 30 are transmitted to the downlink bus 33, and each TA receives cells from the downlink bus 33 whose destination is its own TA (a cell whose destination address matches its own TA's address). I do. The cell on the uplink bus 34 is sent to the network 30 by extracting the cell into which information has been inserted at the NT 31 .

【0004】図4は従来のNTの構成図である。NT3
1は,網との間に光線路により接続され,下り側は網か
ら送出された光信号が光・電気変換器(O/E)315
で電気に変換され,下り処理部311で処理後,電気・
光変換器(E/O)312から下りバス33に送出され
る。また,フレーム発生部310で作成されたフレーム
(セル用)が電気・光変換器(E/O)314から上り
バス34に送出され,各TAを経由して光・電気変換器
(O/E)313に入力して,上り処理部317で処理
された後電気・光変換器(E/O)316から光信号と
して網へ送信される。
FIG. 4 is a block diagram of a conventional NT. NT3
1 is connected to the network by an optical line, and on the downstream side, the optical signal sent from the network is connected to an optical-to-electrical converter (O/E) 315.
is converted into electricity, and after processing in the downstream processing unit 311, electricity
The signal is sent from the optical converter (E/O) 312 to the downlink bus 33. In addition, the frame (for cells) created by the frame generation unit 310 is sent from the electrical-to-optical converter (E/O) 314 to the uplink bus 34, and passes through each TA to the optical-to-electrical converter (O/E). ) 313, processed by an upstream processing unit 317, and then transmitted from an electrical/optical converter (E/O) 316 to the network as an optical signal.

【0005】図3,図4のバス構成を用いるDQDBプ
ロトコルは,アクセス競合制御の方式であり,そのプロ
トコルを上りバスに対するアクセス競合制御に用いる。 DQDBによるアクセス競合制御方式では,図5に示す
ような構成のセルが用いられる。すなわち,セル長はC
CITTにより提案されたヘッダが5バイト,情報フィ
ールドが48バイトの合計53バイトであるが,ヘッダ
の先頭のGFCフィールド(General Flow
 Control:4ビット) の中の,2ビットをビ
ジービット,リクエストビットとして割り当て,競合制
御に利用する。このビジービットは,当該セルに有効な
情報が入っているかいないかを表示する。下りバスの場
合,NT31からTA32に何れかに送出されるセルは
,ビジービット=1となっているが宛先のTA32でそ
のセルが受信されると,ビジービット=0に変更される
。  上りバスでは,各セルは空きセルの時ビジービッ
ト=0であるが,何れかのTA32が競合制御により送
信権を得て空きセルに情報を入力すると,ビジービット
=1にしてNT31に向けて送信する。したがって,各
TA32は各セルのビジービットを判別してそのセルが
既に他のTA32により使用(送信情報が入力)されて
いるかどうかを識別できる。
The DQDB protocol using the bus configurations shown in FIGS. 3 and 4 is an access contention control method, and the protocol is used for access contention control for uplink buses. In the access contention control method using DQDB, a cell having a configuration as shown in FIG. 5 is used. In other words, the cell length is C
The header proposed by CITT is 5 bytes and the information field is 48 bytes, totaling 53 bytes, but the GFC field (General Flow
Control: 4 bits), 2 bits are allocated as busy bits and request bits and used for contention control. This busy bit indicates whether the relevant cell contains valid information or not. In the case of a downlink bus, a cell sent from the NT 31 to any TA 32 has a busy bit of 1, but when the cell is received by the destination TA 32, the busy bit is changed to 0. On the upstream bus, when each cell is an empty cell, the busy bit is set to 0, but if any TA32 obtains the transmission right through contention control and inputs information to an empty cell, the busy bit is set to 1 and sent to the NT31. Send. Therefore, each TA 32 can determine the busy bit of each cell to identify whether that cell is already being used (transmission information input) by another TA 32.

【0006】DQDBによるアクセス競合制御方式の概
要を図6乃至図9を用いて説明する。各TA32は,リ
クエスト(REQ)カウンタと,ダウン(DOWN)カ
ウンタを備え,このカウント動作により制御を行う。リ
クエストカウンタは,上りバス上でのビジービット=0
のセルと下りバス上でのリクエストビット=1のセルを
監視し,自分より上りバス下流にあるTAが必要とする
空きセルの数をカウントしている。図8はリクエストカ
ウンタのカウントダウンの説明図である。すなわち,上
りバスにビジービット=0のセルが通過すると,TAの
リクエストカウンタがカウントダウン(−1)される。
[0006] An overview of the access contention control method using DQDB will be explained using FIGS. 6 to 9. Each TA 32 is provided with a request (REQ) counter and a down (DOWN) counter, and is controlled by this counting operation. The request counter has a busy bit on the upstream bus = 0.
It monitors cells with request bit = 1 on the downlink bus, and counts the number of empty cells required by TAs located downstream of the uplink bus. FIG. 8 is an explanatory diagram of the countdown of the request counter. That is, when a cell with busy bit=0 passes on the upstream bus, the request counter of the TA is counted down (-1).

【0007】図9はリクエストカウンタのカウントアッ
プ説明図である。この動作は,下りバスにリクエストビ
ット=1のセルが通過した時に実行され,リクエストカ
ウンタはカウントアップ(+1)される。これにより,
自分より下りバス上流側のリクエストの数を検出できる
。図7は,リクエストカウンタのカウントアップとその
後のクリア状態説明図である。この状態は,自TAから
セルにより情報を送信したい場合に実行され,リクエス
トビット=1を送信すると共にリクエストカウンタの値
をダウンカウンタにロードし,リクエストカウンタをク
リアする。
FIG. 9 is an explanatory diagram of counting up the request counter. This operation is executed when a cell with request bit=1 passes through the downlink bus, and the request counter is counted up (+1). As a result,
You can detect the number of requests on the upstream side of the downlink bus. FIG. 7 is an explanatory diagram of the count up of the request counter and the subsequent clearing state. This state is executed when the own TA wants to transmit information by cell, transmits the request bit=1, loads the value of the request counter into the down counter, and clears the request counter.

【0008】図6はダウンカウンタのカウントダウン説
明図である。すなわち,図8の動作を行った後,TAは
ビジービット=0のセルが上りバスを通過する毎に,ダ
ウンカウンタをカウントダウンし,ダウンカウンタの値
が“0”になった時に,空きセルが上りバスに到来する
とそのセルに送信情報を入力して,TAに向けて上りバ
スに送出する。こうして,リクエストカウンタは,自分
よりも上りバス下流側のリクエストビット=1のセルを
カウントし,ダウンカウンタは自分よりも先に要求を発
生した他のTA32に対して先にセルを割り当てるため
に,自分の番までビジービット=0のセルのカウントダ
ウンを行う。このような制御によりアクセス時における
遅延が小さい競合制御を行うことがてきる。
FIG. 6 is an explanatory diagram of the countdown of the down counter. In other words, after performing the operation shown in Figure 8, the TA counts down the down counter every time a cell with busy bit = 0 passes through the uplink bus, and when the down counter value reaches "0", an empty cell is detected. When the cell arrives at the upstream bus, the transmission information is input to that cell and sent to the upstream bus toward the TA. In this way, the request counter counts cells with request bit = 1 on the downstream side of the upstream bus, and the down counter allocates cells first to other TAs that have issued requests before itself. Count down the cells with busy bit = 0 until your turn. Such control makes it possible to perform contention control with small delay during access.

【0009】[0009]

【発明が解決しようとする課題】上記の従来の方式では
,上りバスに網終端装置(NT)から予め空きセルを上
りバスに送らなければならない。そのためNT内にフレ
ームを発生(空きセル送出)するためのフレーム発生部
310(図3,図4)が必要となり,NTの装置の規模
が大きくなるという問題があった。本発明は網終端装置
から上りバスへ供給する空きセルを発生するための回路
を不要にすることができる通信装置における上り下り統
合バスの構成方式を提供することを目的とする。
In the above conventional system, empty cells must be sent to the upstream bus from the network terminal (NT) in advance. Therefore, a frame generating section 310 (FIGS. 3 and 4) for generating frames (sending empty cells) in the NT is required, which poses a problem in that the scale of the NT apparatus increases. SUMMARY OF THE INVENTION An object of the present invention is to provide a system for configuring an integrated uplink and downlink bus in a communication device that can eliminate the need for a circuit for generating empty cells to be supplied from a network termination device to an uplink bus.

【0010】0010

【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1は網,2は網終端装置(N
T)等のマスタ装置,3はターミナルアダプタ(TA)
等のスレーブ装置,4は下りバス,5は上りバス,6は
下りバス上のセル,7は上りバス上のセルであり,マス
タ装置2とスレーブ装置3はDQDBまたは同様の競合
制御を行うプロトコルにより動作する。本発明では,複
数のスレーブ装置に順次接続する下りバスの終端を上り
バスの先端に折り返し接続し,下りバスを伝送したセル
を上りバスにおいて空きセルとして使用することにより
マスタ装置から上りバスへの空きセル発生のための構成
を不要とするものである。
[Means for Solving the Problems] FIG. 1 is a diagram showing the basic configuration of the present invention. In Figure 1, 1 is a network, 2 is a network termination device (N
Master device such as T), 3 is a terminal adapter (TA)
4 is a down bus, 5 is an up bus, 6 is a cell on the down bus, and 7 is a cell on the up bus, and the master device 2 and slave device 3 are using DQDB or a similar protocol that performs contention control. It operates by In the present invention, the end of the downlink bus that is sequentially connected to multiple slave devices is connected back to the tip of the uplink bus, and the cell that transmitted the downlink bus is used as a free cell on the uplink bus, thereby allowing the master device to connect to the uplink bus. This eliminates the need for a configuration for generating empty cells.

【0011】[0011]

【作用】網1から通信装置のマスタ装置2に入力したセ
ルは下りバス4に送出される。各セル6は下りバス4を
介して複数のスレーブ装置を順次伝送され,セルに含ま
れた宛先に対応するスレーブ装置3でそのセルが受信さ
れると同時に下流にも伝送される。受信を行ったスレー
ブ装置3は,そのセル6内のビジービットを0にする。 この後,各セル6が下りバス4の終端部に達すると,下
りバス4は上りバス5の先端に折り返し接続されている
ため,そのまま上りバスの最上流のスレーブ装置3に入
力し,以下順番に従って上りバスを伝送される。
[Operation] Cells input from the network 1 to the master device 2 of the communication device are sent to the downlink bus 4. Each cell 6 is sequentially transmitted to a plurality of slave devices via the downlink bus 4, and when the cell is received by the slave device 3 corresponding to the destination included in the cell, it is also transmitted downstream. The slave device 3 that has received the data sets the busy bit in its cell 6 to 0. After that, when each cell 6 reaches the terminal end of the down bus 4, the down bus 4 is connected back to the end of the up bus 5, so it is directly inputted to the slave device 3 at the most upstream side of the up bus, and then in the following order. It is transmitted on the upstream bus according to the following.

【0012】上りバス5のセル7は,既に下りバスのセ
ル6がスレーブ装置の何れかに対してその中の情報を渡
した後なので,例え情報が残っていてもそれは不要な情
報である。したがって,上りバス5ではそのセルはビジ
ービット=0のセルとして使用され,上記従来のDQD
Bの制御方式と同様に各スレーブ装置3において競合制
御において空きセルとして使用され,送信権を持ったス
レーブ装置3は,そのセルに送信すべき情報を書き込ん
でマスタ装置2に向けて送信することができる。  こ
のようにして,マスタ装置2には空きセル発生のための
フレーム発生部を設ける必要がなくなった。
[0012] Cell 7 of uplink bus 5 has already passed the information therein to one of the slave devices from cell 6 of downlink bus, so even if some information remains, it is unnecessary information. Therefore, on the upstream bus 5, that cell is used as a cell with busy bit = 0, and the above-mentioned conventional DQD
Similar to control method B, each slave device 3 uses this cell as an empty cell in contention control, and the slave device 3 that has the transmission right writes information to be transmitted into the cell and transmits it toward the master device 2. Can be done. In this way, it is no longer necessary to provide the master device 2 with a frame generation section for generating empty cells.

【0013】[0013]

【実施例】図2は網終端装置の実施例構成図である。図
2において,2は網終端装置(NT:図1のマスタ装置
に対応),20は下り処理部,21は上り処理部,22
,25は電気・光変換器(E/0),23,24は光・
電気変換器(O/E)であり,その他の構成は図1と同
様である。また,図示省略されているが,図1のスレー
ブ装置3に対応するターミナルアダプタTAが図1と同
様に複数個下りバス4と上りバス5に順次接続されてい
る。図2の構成では,網1からのセルがNT2の光・電
気変換器24に入力し下り処理部20で処理され,電気
・光変換器22から下りバス4に送信される。この下り
バス4上を伝送して,宛先のTA(図示せず)で受信さ
れたセルはビジービットが“0”に書き換えられた後,
セル内のビジービット以外の情報はそのまま上りバス5
の上流に表れる。この後,バス競合制御により送信権が
得られたTAから送信情報が入力されたセルがNT2の
光・電気変換器23に入力し,上り処理部21において
,ビジービット=1のセルが電気・光変換器25から光
信号として網1へ送出される。
Embodiment FIG. 2 is a block diagram of an embodiment of a network termination device. In FIG. 2, 2 is a network terminal device (NT: corresponds to the master device in FIG. 1), 20 is a downstream processing section, 21 is an upstream processing section, and 22
, 25 is an electrical/optical converter (E/0), 23, 24 is an optical/optical converter (E/0), and 23, 24 are optical/optical converters (E/0).
This is an electrical converter (O/E), and the other configurations are the same as in FIG. Although not shown, a plurality of terminal adapters TA corresponding to the slave device 3 of FIG. 1 are sequentially connected to the down bus 4 and up bus 5 as in FIG. 1. In the configuration of FIG. 2, cells from the network 1 are input to the optical-to-electrical converter 24 of the NT2, processed by the downstream processing section 20, and transmitted from the electrical-to-optical converter 22 to the downstream bus 4. After the busy bit of the cell transmitted on the downlink bus 4 and received by the destination TA (not shown) is rewritten to "0",
Information other than the busy bit in the cell is sent directly to the upstream bus 5.
appears upstream of After that, the cell into which transmission information has been input from the TA that has obtained the transmission right through bus contention control is input to the optical-to-electrical converter 23 of the NT2, and in the upstream processing unit 21, the cell with busy bit = 1 is The signal is sent from the optical converter 25 to the network 1 as an optical signal.

【0014】上記の図1,図2には,不要セルの識別方
法として,“ビジービット=0”のセルを検出する例に
ついて説明したが,その他に“VPI/VCI=オール
0”を検出する方法も考えられる。しかし,この方法で
は,下りバス上で,ターミナルアダプタ(TA)に情報
を渡した後,そのターミナルアダプタで,そのセルのV
PI/VCIをオール0にする必要があり,そのための
構成を付加する点で,ビジービット=0で検出する方法
に比べて不利である。
[0014] In FIGS. 1 and 2 above, an example of detecting a cell with "busy bit = 0" was explained as a method for identifying unnecessary cells, but there is also a method of detecting "VPI/VCI = all 0". There are other possible methods. However, with this method, after passing the information to the terminal adapter (TA) on the downlink bus, that terminal adapter
This method is disadvantageous compared to the method of detecting with busy bit=0 in that it is necessary to set all PI/VCI to 0, and a configuration for that purpose is added.

【0015】[0015]

【発明の効果】本発明によればDQDBの競合制御方式
をとる場合に,マスタ装置(網終端装置)から上りバス
に空きセルを送出する必要がないので,フレーム発生機
構を設ける必要がなくなり,マスタ装置を小型化するこ
とができる。
According to the present invention, when using the DQDB contention control method, there is no need to send empty cells from the master device (network terminal device) to the uplink bus, so there is no need to provide a frame generation mechanism. The master device can be downsized.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の原理構成図である。FIG. 1 is a diagram showing the principle configuration of the present invention.

【図2】網終端装置の実施例構成図である。FIG. 2 is a configuration diagram of an embodiment of a network termination device.

【図3】広帯域ISDN(ATM網)のシステム構成図
である。
FIG. 3 is a system configuration diagram of a broadband ISDN (ATM network).

【図4】従来のNTの構成図である。FIG. 4 is a configuration diagram of a conventional NT.

【図5】DQDBによるアクセス競合制御方式で用いる
セルの構成図である。
FIG. 5 is a configuration diagram of a cell used in an access contention control method using DQDB.

【図6】ダウンカウンタのカウントダウンの説明図であ
る。
FIG. 6 is an explanatory diagram of a countdown of a down counter.

【図7】リクエストカウンタのカウントアップとその後
のクリア状態説明図である。
FIG. 7 is an explanatory diagram of the count up of a request counter and the subsequent clearing state.

【図8】リクエストカウンタのカウントダウン説明図で
ある。
FIG. 8 is an explanatory diagram of a countdown of a request counter.

【図9】リクエストカウンタのカウントアップ説明図で
ある。
FIG. 9 is an explanatory diagram of counting up a request counter.

【符号の説明】[Explanation of symbols]

1      網 2      マスタ装置 3      スレーブ装置 4      下りバス 5      上りバス 6      下りバス上のセル 7      上りバス上のセル 1 Net 2 Master device 3 Slave device 4 Downbound bus 5 Upbound bus 6 Cells on the downbound bus 7 Cells on the upbound bus

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  マスタ装置に対し複数のスレーブ装置
が上りバスと下りバスにより接続されアクセス統合制御
方式としてDQDBプロトコルを用いた通信装置におい
て,マスタ装置から複数のスレーブ装置に順次接続され
,マスタ装置から送出されたセルを伝送する下りバスの
終端を上りバスの先端に折り返し接続し,該上りバスの
先端を上りバスの最上流のスレーブ装置に接続して順次
複数のスレーブ装置を介して終端をマスタ装置に接続し
,下りバスで使用したセルを空きセルとして上りバスで
使用することを特徴とする通信装置における上り下り統
合バスの構成方式。
Claim 1: In a communication device in which a plurality of slave devices are connected to a master device by an uplink bus and a downlink bus, and the DQDB protocol is used as an integrated access control method, the master device is sequentially connected to the plurality of slave devices, and the master device The terminal end of the downlink bus that transmits the cells sent from the uplink bus is looped back and connected to the top end of the uplink bus, and the end of the uplink bus is connected to the most upstream slave device of the uplink bus, and the end is connected sequentially through a plurality of slave devices. A system for configuring an integrated uplink and downlink bus in a communication device that is connected to a master device and uses cells used on the downlink bus as vacant cells on the uplink bus.
JP3035520A 1991-02-05 1991-02-05 System for constituting incoming/outgoing integrated bus in communication equipment Withdrawn JPH04249444A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3035520A JPH04249444A (en) 1991-02-05 1991-02-05 System for constituting incoming/outgoing integrated bus in communication equipment
CA002060559A CA2060559A1 (en) 1991-02-05 1992-02-03 Congestion relieving system in a communication system
US07/831,794 US5341373A (en) 1991-02-05 1992-02-05 Congestion relieving system in a communication system
AU10701/92A AU632014B2 (en) 1991-02-05 1992-02-05 Congestion relieving system in a communication system
DE69214311T DE69214311D1 (en) 1991-02-05 1992-02-05 Overload reduction system in the messaging system
EP92101932A EP0498407B1 (en) 1991-02-05 1992-02-05 Congestion relieving system in a communication system
US08/216,049 US5590132A (en) 1991-02-05 1994-03-22 Congestion relieving system in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3035520A JPH04249444A (en) 1991-02-05 1991-02-05 System for constituting incoming/outgoing integrated bus in communication equipment

Publications (1)

Publication Number Publication Date
JPH04249444A true JPH04249444A (en) 1992-09-04

Family

ID=12444029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3035520A Withdrawn JPH04249444A (en) 1991-02-05 1991-02-05 System for constituting incoming/outgoing integrated bus in communication equipment

Country Status (1)

Country Link
JP (1) JPH04249444A (en)

Similar Documents

Publication Publication Date Title
KR960003505B1 (en) Atm multiplexing processor
US5844887A (en) ATM switching fabric
US5452330A (en) Bus-oriented switching system for asynchronous transfer mode
EP0856969B1 (en) Fibre channel fabric
JP3014080B2 (en) Exchange adapter and general-purpose computer
US5999528A (en) Communications system for receiving and transmitting data cells
US6031838A (en) ATM switching system
JPH07307737A (en) Communication method and communication equipment between atm-uni-lan
JPH1065681A (en) Multiplex device
EP0289733B1 (en) Switching method for integrated voice/data communications
JP2000022707A (en) Data transmission method and data transmission system
JPH0346433A (en) Packet line concentrating device and packet switching system
JP2000349790A (en) Atm communication equipment and its cell processing method
JPH04249444A (en) System for constituting incoming/outgoing integrated bus in communication equipment
JPH07221762A (en) Packet processing method and communication interface device
JP2838674B2 (en) Confirmation frame transfer method in FC / ATM network converter
JP3349725B2 (en) LAN connection control method
JP2003501975A (en) Client terminal telecommunication device
JPH06350651A (en) Hybrid type communication processing unit
KR100456115B1 (en) Apparatus for matching UTOPIA level 2 of multiple cell in exchange
KR100240632B1 (en) In-home networking apparatus and control method
JPH0382243A (en) Cell time sequence recovery device
JPH04212544A (en) Packet adapter for atm
JP3588796B2 (en) Bulk transfer system, bulk transfer method thereof, and bulk transfer program
KR0166199B1 (en) Cell reassembly apparatus in atm mss

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514