JPH0424756B2 - - Google Patents

Info

Publication number
JPH0424756B2
JPH0424756B2 JP63219865A JP21986588A JPH0424756B2 JP H0424756 B2 JPH0424756 B2 JP H0424756B2 JP 63219865 A JP63219865 A JP 63219865A JP 21986588 A JP21986588 A JP 21986588A JP H0424756 B2 JPH0424756 B2 JP H0424756B2
Authority
JP
Japan
Prior art keywords
drawer
register
time
time period
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63219865A
Other languages
Japanese (ja)
Other versions
JPH01118996A (en
Inventor
Sho Kumagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP21986588A priority Critical patent/JPH01118996A/en
Publication of JPH01118996A publication Critical patent/JPH01118996A/en
Publication of JPH0424756B2 publication Critical patent/JPH0424756B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ドロアの開放を時間帯別に行う電
子レジスタに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic register that opens a drawer according to time periods.

〔従来の技術〕[Conventional technology]

従来、電子レジスタには金銭等を収納するドロ
アが備えられ、このドロアは現金預りキー等の締
めキー操作時に開放され、金銭の授受が行われて
いる。
Conventionally, electronic registers are equipped with a drawer for storing money, etc., and this drawer is opened when a closing key such as a cash deposit key is operated to exchange money.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来のものではドロアを使用し
ない時間帯(閉店後あるいは複数のドロアがある
場合は未使用ドロアが決められる。)に所定の登
録操作を行えばドロアを開放し、ドロア内の現金
等を不当に引き出すことができ、不正を行い得る
欠点があつた。
However, with conventional systems, if you perform a predetermined registration operation during a time when the drawer is not in use (after closing or if there are multiple drawers, an unused drawer is determined), the drawer can be opened and the cash, etc. inside the drawer can be released. There was a drawback that it was possible to make illegal withdrawals and commit fraud.

この原因は、ドロアが1つであり、しかも、所
定の操作を行えばドロアはいつでも開放できるた
め、たとえドロア内の現金等を引き出すようなこ
とがあつても、通常、電子レジスタ1台に対し操
作可能となつているオペレータは複数人いるた
め、誰が不正を働いたか不明瞭になつているため
である。
The reason for this is that there is only one drawer, and the drawer can be opened at any time by performing a specified operation. This is because there are multiple operators who can operate the system, making it unclear who committed the fraud.

してみれば、通常、オペレータは時間制で交代
しているため、その時間帯毎に現金等を保管管理
し、その金額を示す時間帯データを得ることがで
きれば、上記両者を比較することで不正を行つた
オペレータを特定できるため、不正を防止するこ
とができるようになる。
Generally, operators are rotated by the hour, so if you can store and manage cash etc. for each time period and obtain time period data showing the amount, you can compare the two above. Since the operator who committed the fraud can be identified, fraud can be prevented.

この発明の課題は、取扱つた現金等を時間帯別
に保管管理できるようにすると共に、その金額を
示す管理データを得ることができるようにするこ
とである。
An object of the present invention is to enable storage and management of handled cash, etc. by time zone, and to obtain management data indicating the amount of money.

〔課題を解決するための手段〕[Means to solve the problem]

この発明の手段は次の通りである。 The means of this invention are as follows.

現在時刻を計時する時計回路(時計回路6等)、 複数のドロア(ドロア部9等)、 この複数のドロアの各々を使用する時間帯を記
憶する時間帯記憶手段(時間帯別メモリMの切替
時刻M1t〜M4t等)、 ドロアの各々を使用する時間帯別に売り上げデ
ータを記憶する時間帯別データ記憶手段(時間帯
別メモリMの時間帯別合計M1d〜M4d等)、 登録処理時に前記現在時刻が前記時間帯のいず
れにあるかを検出する検出手段(CPU5及び、
このCPU5で処理されるステツプS6101418等)、 入力されたデータを対応する前記時間帯別デー
タ記憶手段へ累計する累計制御手段(CPU5及
び、このCPU5で処理されるステツプS364146
50等)、 特定入力がなされた際、前記検出手段の検出結
果によつて前記複数のドロアのうちの1つを開放
する開放制御手段(CPU5及び、このCPU5で
処理されるステツプS33384347等)、 とを備えるものである。
A clock circuit (clock circuit 6, etc.) that measures the current time, a plurality of drawers (drawer section 9, etc.), and a time zone storage means (switching time zone memory M) that stores the time zone in which each of the plurality of drawers is used. (time M1t to M4t , etc.), time zone data storage means for storing sales data for each time zone in which each drawer is used (time zone total of time zone memory M M1d to M4d , etc.), registration processing. detecting means (CPU 5 and
Steps S 6 , 10 , 14 , 18 , etc.) processed by this CPU 5), cumulative control means (CPU 5 and step S processed by this CPU 5) that accumulates the input data into the corresponding time zone data storage means 36 , 41 , 46 ,
50, etc.), an opening control means (CPU 5 and steps S 33 , 38 processed by this CPU 5) that opens one of the plurality of drawers based on the detection result of the detection means when a specific input is made . , 43 , 47 , etc.).

なお、カツコ内は上記各手段が実施例において
は、どのように具体化されたかを明瞭にするため
に参考に付加したものである。
Note that the words in brackets are added for reference in order to clarify how the above-mentioned means are embodied in the embodiments.

〔作用〕[Effect]

この発明の手段の作用は次の通りである。 The operation of the means of this invention is as follows.

時計回路で現在時刻が計時され、時間帯記憶手
段には金銭等が収納された複数のドロアの各々を
使用する時間帯が記憶され、時間帯別データ記憶
手段には時間帯別の売り上げデータが記憶されて
いる。
The clock circuit measures the current time, the time period storage means stores the time period in which each of the plurality of drawers storing money, etc. is used, and the time period data storage means stores sales data for each time period. remembered.

そして、登録処理後に検出手段で前記期限時刻
が前記時間帯記憶手段のいずれの時間帯にあるか
が検出され、この検出手段の検出結果に応じ、開
放制御手段によつて前記複数のうち1つのドロア
が駆動され開放されると共に、累計制御手段によ
つて対応する前記時間帯別データ記憶手段へ例え
ば入力された金額データが累計される。
After the registration process, the detection means detects in which time zone the deadline time is in the time zone storage means, and according to the detection result of the detection means, the opening control means selects one of the plurality of time slots. At the same time as the drawer is driven and opened, the amount data input, for example, to the corresponding time zone data storage means is accumulated by the accumulation control means.

したがつて、取扱つた現金等を時間帯別に保管
管理でき、その金額を示す管理データが得られ
る。
Therefore, handled cash, etc. can be stored and managed by time period, and management data indicating the amount can be obtained.

〔実施例〕〔Example〕

以下、一実施例を第1図ないし第5図を参照し
ながら説明する。
Hereinafter, one embodiment will be described with reference to FIGS. 1 to 5.

第1図は電子レジスタの概略システム構成図を
示し、同図中符号1は入力部であり、この入力部
1には金額キー、部門別キー、取引別キーなどの
ほか、「登録」、「戻し」、「設定」、「点検」、「精
算」
などの各モードを指定するモードスイツチが備え
られている。この入力部1にはI/Oポート2か
らタイミング信号KPが与えられており、入力部
1においてキー操作が行なわれた際にタイミング
信号KPが操作キーに応じて選択され、キー入力
信号KIとしてI/Oポート2に備えられた入力
バツフアIBに入力される。前記I/Oポート2
内には入力バツフアIBのほかに、表示バツフア
HB、印字バツフアPBが備えられており、そし
て表示バツフアHBは表示部3に、印字バツフア
PBは印字部4にそれぞれ接続されている。
FIG. 1 shows a schematic system configuration diagram of an electronic register. In the figure, reference numeral 1 is an input section. In this input section 1, in addition to the amount key, department key, transaction key, etc., there are also "registration", ""Return","Settings","Inspection","Payment"
A mode switch is provided to specify each mode. A timing signal KP is given to this input section 1 from an I/O port 2, and when a key operation is performed on the input section 1, the timing signal KP is selected according to the operation key, and is used as a key input signal KI. The signal is input to input buffer IB provided at I/O port 2. Said I/O port 2
In addition to the input buffer IB, there is also a display buffer IB.
HB, a print buffer PB are provided, and the display buffer HB is provided with a print buffer PB in the display section 3.
PB is connected to the printing section 4, respectively.

前記表示部3は、I/Oポート2からのデイジ
ツト信号DG及び表示バツフアHBのデータをデ
コードしたセグメント信号SGに従つて金額デー
タなどを表示する。また、印字部4は、これに備
えられている印字ドラム(図示せず)の印字位置
信号TPをI/Oポート2に送り、またI/Oポ
ート2からは、その内部で印字位置信号TPと印
字バツフアPB内のデータとの一致によつて生じ
る印字駆動信号MDを印字部4に送り、金額デー
タなどを記録紙に印字する。
The display section 3 displays amount data and the like in accordance with the segment signal SG obtained by decoding the digit signal DG from the I/O port 2 and the data in the display buffer HB. Further, the printing section 4 sends a printing position signal TP from a printing drum (not shown) provided therein to the I/O port 2, and from the I/O port 2, a printing position signal TP is sent internally. A print drive signal MD generated when the data matches the data in the print buffer PB is sent to the print section 4, and monetary data and the like are printed on the recording paper.

また、符号5はCPUで、このCPU5にはアド
レスバスAB、データバスDBおよびコントロー
ルバスCBを介してI/Oポート2、時計回路6
およびRAM7が接続されている。さらに、CPU
5には前記バスラインAB,DBを介して責任者
スイツチ8が、バスラインDBを介してドロア部
9がそれぞれ接続されている。
Further, reference numeral 5 is a CPU, and this CPU 5 is connected to an I/O port 2 and a clock circuit 6 via an address bus AB, a data bus DB, and a control bus CB.
and RAM7 are connected. Additionally, the CPU
5 is connected to a supervisor switch 8 via the bus lines AB and DB, and a drawer section 9 via the bus line DB.

前記時計回路6は、現在の時、分データをレジ
スタCLKに記憶し、たとえば1秒ごとにデータ
の更新動作を行い、この更新動作中にビイジイ信
号BYをCPU5に出力する。また、前記RAM7
には売上データが時間帯別、取引別などに分類さ
れて記憶される。また、前記責任者スイツチ8は
a〜hの押釦式スイツチからなり、電子レジスタ
操作を行う責任者を指定する際に使用される。ま
た、前記ドロア部9は金銭が収納されるドロア、
ドロアを開放制御するドロア制御部およびブザー
などから構成されている。
The clock circuit 6 stores current hour and minute data in a register CLK, updates the data every second, and outputs a busy signal BY to the CPU 5 during this update operation. In addition, the RAM 7
Sales data is classified and stored by time period, transaction, etc. The person in charge switch 8 is comprised of push button switches a to h, and is used to designate a person in charge of operating the electronic register. Further, the drawer section 9 is a drawer in which money is stored;
It consists of a drawer control unit that controls opening of the drawer, a buzzer, etc.

第2図は前記CPU5を詳細に示した回路構成
図で、同図中符号10はROMよりなるプログラ
ム記憶部であり、ここには各種マイクロ命令が格
納されている。このプログラム記憶部10はライ
1を介してアドレス信号をアドレス制御部11
へ出力し、また、ライン2を介してオペレーシヨ
ンコードおよびプログラム記憶部10の次アドレ
スを指定する次アドレス信号を制御部12へ出力
する。そして、前記次アドレス信号は制御部12
からライン3を介してプログラム制御部10へ入
力され、次のマイクロ命令をアドレス指定する。
前記アドレス制御部11は、記憶部13のアドレ
スを指定するほか、アドレスバスABを介して前
記I/Oポート2、時計回路6、RAM7および
責任者スイツチ8のアドレスを指定し、アドレス
の指定が終了した際にはライン4を介して制御部
12へ終了信号を出力する。更に、このアドレス
制御部11には記憶部13から読み出されたデー
タがライン5を介して入力され、いわゆるインデ
イクス・アドレツシングを行う。
FIG. 2 is a circuit configuration diagram showing the CPU 5 in detail. In the figure, reference numeral 10 is a program storage section consisting of a ROM, in which various microinstructions are stored. This program storage section 10 sends an address signal to an address control section 11 via line 1 .
It also outputs an operation code and a next address signal specifying the next address of the program storage section 10 to the control section 12 via line 2 . Then, the next address signal is transmitted to the control section 12.
is input via line 3 to program control 10 to address the next microinstruction.
In addition to specifying the address of the storage unit 13, the address control unit 11 also specifies the addresses of the I/O port 2, clock circuit 6, RAM 7, and supervisor switch 8 via the address bus AB. Upon completion, a completion signal is output to the control section 12 via line 4 . Further, data read out from the storage section 13 is input to the address control section 11 via a line 5 , and so-called index addressing is performed.

前記記憶部13には、Xレジスタ、Yレジス
タ、Zレジスタなどのほかフラグ領域Fが備えら
れている。この記憶部13から読み出されたデー
タは演算部14に出力され、また、データバス
DBを介してI/Oポート2およびRAM7に送
出される。前記演算部14は指定された各種演算
を行い、この演算結果はライン6を介して記憶部
13へ入力される。
The storage unit 13 includes an X register, a Y register, a Z register, etc., as well as a flag area F. The data read from this storage section 13 is output to the arithmetic section 14, and is also output to the data bus
It is sent to I/O port 2 and RAM 7 via DB. The arithmetic unit 14 performs various specified arithmetic operations, and the results of these arithmetic operations are input to the storage unit 13 via line 6 .

前記制御部12は、入力されたオペレーシヨン
コードを解読し、ライン7を介して加算あるいは
減算の指定を行う指定信号を演算部14へ出力
し、ライン8を介してR/W信号を記憶部13へ
出力する。また、制御部12はライン9を介して
入力されたデータおよびキヤリーの有無に従つて
次アドレスの変更を行い、ライン10を介してアド
レス制御部11内のアドレスカウンタへカウント
アツプまたはカウントダウンを指定する信号を出
力する。このほか制御部12は、I/Oポート
2、時計回路6およびRAM7へコントロールバ
スCBを介しR/W信号、チツプ指定信号を出力
し、また、前記時計回路6からのビイジイ信号
BYが入力される。さらに制御部12はライン11
14を介してドロア開放信号をドロア部9のドロ
ア制御回路151〜154に出力する。このドロア
制御回路151はRS型フリツプフロツプ(以下、
FFと略称する)151aと、遅延回路151bとから
構成され、前記ドロア開放信号はライン11を介し
てFF151aのS側入力端に与えられる。このFF
151aの出力端Qのセツト出力はドロア部門のド
ロア161に入力され、このドロア161に備えら
れたソレノイドを駆動してドロア161を開放す
ると共に、遅延回路151bに入力される。この遅
延回路151bから所定時間後に出力させる信号は
FF151aのR側入力端に入力され、FF151a
リセツトする。前述と全く同様な構成、動作がド
ロア制御回路152〜154と対応するドロア16
〜164の間において行われる。
The control section 12 decodes the input operation code, outputs a designation signal specifying addition or subtraction to the calculation section 14 via line 7 , and sends the R/W signal to the storage section via line 8 . Output to 13. Further, the control unit 12 changes the next address according to the data input via line 9 and the presence or absence of a carry, and specifies count-up or count-down to the address counter in the address control unit 11 via line 10 . Output a signal. In addition, the control unit 12 outputs an R/W signal and a chip designation signal to the I/O port 2, clock circuit 6, and RAM 7 via the control bus CB, and also outputs a busy signal from the clock circuit 6.
BY is input. Furthermore, the control unit 12
The drawer opening signal is outputted to the drawer control circuits 15 1 to 15 4 of the drawer section 9 via the drawer control circuits 15 1 to 15 4 . This drawer control circuit 151 is an RS type flip-flop (hereinafter referred to as
The drawer opening signal is applied to the S -side input terminal of the FF 15 1a via a line 11 . This FF
The set output from the output terminal Q of the drawer section 151a is input to the drawer 161 of the drawer section, drives a solenoid provided in the drawer 161 to open the drawer 161 , and is inputted to the delay circuit 151b . The signal output from this delay circuit 15 1b after a predetermined time is
It is input to the R side input terminal of FF15 1a and resets FF15 1a . The drawer 16 has the same configuration and operation as described above and corresponds to the drawer control circuits 15 2 to 15 4 .
It takes place between 2 and 164 .

第3図は前記RAM7に備えられている時間帯
別メモリMを示したもので、前記ドロア161
164と対応する記憶領域M1〜M4から構成され
ている。そして、記憶領域M1にはドロア161
らドロア162に使用を切り替える際の切替時刻
M1tと、ドロア161を使用できる2人の責任者
のコードM1C1,M1C2と、ドロア161を使用中
に売り上げられた売上合計金額、件数などの時間
帯別合計M1dが記憶される。全く同様に各記憶領
域M2〜M4にはドロア162〜164を使用する時
間帯を指定する切替時刻M2t〜M4tと、この各時
間帯において操作可能な責任者コードM2C1〜M4
C2と、各時間対別合計M2d〜M4dがそれぞれ記憶
される。
FIG. 3 shows time zone memories M provided in the RAM 7, and includes the drawers 16 1 to 16 1 .
164 and corresponding storage areas M1 to M4 . Then, in the storage area M 1 , the switching time when switching the use from drawer 16 1 to drawer 16 2 is stored.
M 1t , the codes M 1 C 1 , M 1 C 2 of the two responsible persons who can use the drawer 16 1 , and the total sales amount and number of sales made while using the drawer 16 1 by time period M 1d is memorized. In exactly the same way, each storage area M 2 to M 4 has switching times M 2t to M 4t that specify the time period in which the drawers 16 2 to 16 4 are used, and a manager code M 2 C that can be operated in each of these time periods. 1M4
C 2 and each time pairwise total M 2d to M 4d are respectively stored.

次に、この発明の動作について説明する。 Next, the operation of the present invention will be explained.

まず、電源をONし、モードスイツチを「登
録」、「戻し」、「設定」のいずれかにモードを指定
した際、第4図のフローに従つた動作が実行され
る。
First, when the power is turned on and the mode switch is set to one of "registration", "return", and "setting", the operation according to the flow shown in FIG. 4 is executed.

すなわち、ステツプS1の実行において入力バツ
フアIBに記憶されたデータが記憶部13のXレ
ジスタに転送される。次いでステツプS2の実行に
移り、Xレジスタの内容が「0」であるか否かの
判断が実行され、否と判断されるとキー入力が行
われたとみなされてステツプS3に移る。ステツプ
S3の実行においてXレジスタに記憶されたキーコ
ードに従つたキー別処理が実行され、この後ステ
ツプS1に戻る。
That is, the data stored in the input buffer IB in the execution of step S1 is transferred to the X register of the storage section 13. Next, the process moves to step S2 , where it is determined whether the contents of the X register are "0" or not. If it is determined not, it is assumed that a key input has been made, and the process moves to step S3 . step
In the execution of S3 , processing for each key is executed according to the key code stored in the X register, and then the process returns to step S1 .

前記ステツプS2の実行において、Xレジスタの
内容が「0」であると判断されるとキー入力操作
なしと判断されてステツプS4に移る。ステツプS4
の実行において、時計回路6のレジスタCLKに
記憶された現在の時刻データがXレジスタに転送
される。次いでステツプS5の実行に移り、RAM
7の記憶領域M1に記憶された切替時刻M1tが記
憶部13のYレジスタに転送される。次いでステ
ツプS6の実行に移り、Yレジスタの切替時刻M1t
がXレジスタの現在時刻より小であるか否かの判
断が実行され、YESと判断されるとドロア161
を使用する時間帯であると判断されてステツプS7
に移る。ステツプS7の実行において、記憶部13
のフラグ領域Fに“1”が記憶される。次いでス
テツプS8の実行に移り、RAM7の記憶領域M1
記憶された責任者コードM1C1,M1C2がYレジス
タに書き込まれる。
In executing step S2 , if it is determined that the contents of the X register are "0", it is determined that there is no key input operation, and the process moves to step S4 . Step S 4
In execution, the current time data stored in the register CLK of the clock circuit 6 is transferred to the X register. Next, proceed to step S5 , and the RAM
The switching time M 1t stored in the storage area M 1 of No. 7 is transferred to the Y register of the storage section 13 . Next, the process moves to step S6 , and the switching time M1t of the Y register is determined.
is smaller than the current time of the X register. If it is determined to be YES, the drawer 16 1
Step S 7
Move to. In the execution of step S7 , the storage unit 13
"1" is stored in the flag area F of. Next , the program moves to step S8 , where the responsible person codes M1C1 and M1C2 stored in the storage area M1 of the RAM 7 are written into the Y register.

前記ステツプS6において、Yレジスタの切替時
刻M1tがXレジスタの現在時刻より大であると判
断された場合にはステツプS9に移る。ステツプS9
の実行においてRAM7の記憶領域M2に記憶され
た切替時刻M2tがZレジスタに転送される。次い
でステツプS10の実行に移り、Xレジスタの現在
時刻がYレジスタの切替時刻M1t以上で、かつZ
レジスタの切替時刻M2tより小であるか否かの判
断が実行されYESと判断されるとステツプS11
移る。ステツプS11の実行において、フラグ領域
Fにドロア162を使用する時間帯であることを
示す“2”が記憶される。次いでステツプS12
実行に移り、RAM7の記憶領域M2に記憶された
責任者コードM2C1,M2C2がYレジスタに書き込
まれる。
If it is determined in step S6 that the switching time M1t of the Y register is greater than the current time of the X register, the process moves to step S9 . Step S 9
In the execution of , the switching time M 2t stored in the storage area M 2 of the RAM 7 is transferred to the Z register. Next, the process moves to step S10 , and if the current time in the X register is greater than or equal to the switching time M1t in the Y register, and Z
A determination is made as to whether or not it is less than the register switching time M2t , and if YES is determined, the process moves to step S11 . In the execution of step S11 , "2" is stored in the flag area F, indicating that it is the time period in which the drawer 162 is to be used. Next, the process moves to step S12 , where the manager codes M2C1 and M2C2 stored in the storage area M2 of the RAM 7 are written into the Y register.

前記ステツプS10において、Xレジスタの現在
時刻がZレジスタに記憶された切替時刻M2t以上
であると判断された場合にはステツプS13に移る。
ステツプS13の実行において、RAM7の記憶領域
M3に記憶された切替時刻M3tがYレジスタに転
送される。次いでステツプS14の実行に移り、X
レジスタに記憶された現在時刻がYレジスタの切
替時刻M3tより小であるか否かの判断が実行さ
れ、YESと判断されるとステツプS15に移る。ス
テツプS15の実行においてフラグ領域Fにドロア
163を使用する時間帯であることを示す“3”
が記憶される。次いでステツプS16の実行に移り、
RAM7の記憶領域M3に記憶された責任者コード
M3C1,M3C2がYレジスタ24に書き込まれる。
If it is determined in step S10 that the current time in the X register is equal to or greater than the switching time M2t stored in the Z register, the process moves to step S13 .
In executing step S13 , the memory area of RAM7
The switching time M3t stored in M3 is transferred to the Y register. Next, proceed to step S14 , and
A determination is made as to whether or not the current time stored in the register is smaller than the switching time M3t of the Y register. If YES is determined, the process moves to step S15 . In the execution of step S15 , “3” is placed in the flag area F to indicate that it is time to use the drawer 163 .
is memorized. Next, proceed to step S16 ,
Responsible person code stored in storage area M3 of RAM7
M 3 C 1 and M 3 C 2 are written to the Y register 24.

前記ステツプS14において、Xレジスタの現在
時刻がYレジスタに記憶された切替時刻M3t以上
であると判断された場合にはステツプS17に移る。
ステツプS17の実行において、RAM7の記憶領域
M4に記憶された切替時刻M4tがZレジスタに転
送される。次いでステツプS18の実行に移り、X
レジスタの現在時刻がZレジスタの切替時刻M4t
より小であるか否かの判断が実行され、否と判断
されるとステツプS1に戻る。YESと判断される
とステツプS19に移る。ステツプS19の実行におい
て、フラグ領域Fにドロア164を使用する時間
帯であることを示す“4”が記憶される。次いで
ステツプS20の実行に移り、RAM7の記憶領域
M4に記憶された責任者コードM4C1,M4C2がY
レジスタに書き込まれる。
If it is determined in step S14 that the current time in the X register is equal to or greater than the switching time M3t stored in the Y register, the process moves to step S17 .
In executing step S17 , the storage area of RAM7
The switching time M4t stored in M4 is transferred to the Z register. Next, proceed to step S18 and execute
The current time of the register is the switching time of the Z register M 4t
A determination is made as to whether or not the value is smaller than that, and if the determination is negative, the process returns to step S1 . If it is determined to be YES, the process moves to step S19 . In the execution of step S19 , "4" is stored in the flag area F, indicating that it is the time period in which the drawer 164 is to be used. Next, the process moves to step S20 , and the memory area of RAM7 is
The responsible person codes M 4 C 1 and M 4 C 2 stored in M 4 are Y.
written to the register.

前記各ステツプS8,S12,S16,S20の実行の後
ステツプS21に移る。ステツプS21の実行におい
て、責任者スイツチ8の指定された責任者コード
が読み出され、Xレジスタに転送される。ついで
ステツプS22の実行に移り、Xレジスタの指定責
任者のコードとYレジスタに記憶されたドロア使
用可能な責任者コードが比較され、一致している
場合にはステツプS1に戻り、不一致の場合にはス
テツプS23に移る。ステツプS23の実行において、
責任者スイツチ8の指定責任者による登録を禁止
するためにエラーがブザーによつて報知され、こ
の後ステツプS1に戻る。
After executing each of the steps S 8 , S 12 , S 16 and S 20 , the process moves to step S 21 . In executing step S21 , the designated responsible person code of the responsible person switch 8 is read out and transferred to the X register. Next, the process moves to step S22 , where the code of the designated person in charge in the X register and the code of the person in charge who can use the drawer stored in the Y register are compared. If so, proceed to step S23 . In executing step S23 ,
An error is notified by a buzzer to prohibit registration by the designated person in charge of the person in charge switch 8, and then the process returns to step S1 .

第5図は、「登録」、「戻し」のいずれかのモー
ドにおいて、現金/預かりキー、貸売りキー、信
用売りキーなど一顧客分の登録終了時に操作され
る登録終了キー操作の際に実行されるフローを示
したものである。まず、ステツプS31の実行にお
いて一顧客分の現金売上合計が求められ、Zレジ
スタに転送される。次いでステツプS32の実行に
移り、フラグ領域Fに“1”が記憶されているか
否かの判断が実行され、YESと判断されるとス
テツプS33に移る。ステツプS33の実行において制
御部12からライン1を介してドロア開放信号が
出力される結果、ドロア161に備えられたソレ
ノイドがセツトされてドロア161が開放される。
次いでステツプS34の実行に移り、RAM7の記憶
領域M1に記憶されている時間帯別合計M1dがX
レジスタに転送される。次いでステツプS35の実
行に移り、Xレジスタの時間帯別合計M1dとZレ
ジスタの売上合計とが加算され、この加算結果が
Xレジスタに記憶される。次いでステツプS36
実行に移り、Xレジスタの内容が新たに時間帯別
合計M1dとして記憶領域M1に書き込まれる。
Figure 5 shows the operation of the registration end key, which is operated at the end of registration for one customer, such as the cash/deposit key, loan sales key, credit sales key, etc., in either "registration" or "return" mode. This figure shows the flow. First, in executing step S31 , the total cash sales for one customer is determined and transferred to the Z register. Next, the process moves to step S32 , where it is determined whether "1" is stored in the flag area F. If it is determined to be YES, the process moves to step S33 . In the execution of step S33 , a drawer opening signal is output from the control section 12 via line 1 , so that the solenoid provided in the drawer 161 is set and the drawer 161 is opened.
Next, the process moves to step S34 , and the time zone total M1d stored in the storage area M1 of the RAM 7 is
Transferred to register. Next, the process moves to step S35 , where the time zone total M1d in the X register is added to the sales total in the Z register, and the result of this addition is stored in the X register. Next, the process moves to step S36 , where the contents of the X register are written into the storage area M1 as a new time zone total M1d .

前記ステツプS32においてフラグ領域Fに“1”
が記憶されていないと判断された場合にはステツ
プS37に移る。ステツプS37においてフラグ領域F
に“2”が記憶されているか否かの判断が実行さ
れ、YESと判断されるとステツプS38が実行され
てドロア162が開放され、次いでステツプS39
S41が順次実行される結果、RAM7の記憶領域
M2の時間帯別合計M2dがZレジスタの売上合計
が累計される。
In step S32 , "1" is set in the flag area F.
If it is determined that the information is not stored, the process moves to step S37 . In step S37 , flag area F
A determination is made as to whether or not "2" is stored in the drawer 162. If the determination is YES, step S38 is executed to open the drawer 162 , and then steps S39 to S39 are executed.
As a result of S 41 being executed sequentially, the storage area of RAM7
The total sales of the Z register are accumulated as the time zone total M2d of M2 .

前記ステツプS37においてフラグ領域Fに“2”
が記憶されていないと判断された場合はステツプ
S42に移る。ステツプS42においてフラグ領域Fに
“3”が記憶されているか否かの判断が実行され、
YESと判断されるとステツプS43が実行されてド
ロア163が開放され、次いでステツプS44〜S46
が順次実行される結果、RAM7の記憶領域M3
時間帯別合計M3dにZレジスタの売上合計が累計
される。
In the step S37 , "2" is written in the flag area F.
If it is determined that the
Move on to S 42 . In step S42 , it is determined whether "3" is stored in the flag area F.
If it is determined to be YES, step S43 is executed to open the drawer 163 , and then steps S44 to S46 are executed.
As a result, the total sales of the Z register are accumulated in the storage area M3 of the RAM 7 in the time zone total M3d .

前記ステツプS42においてフラグ領域Fに“3”
が記憶されていないと判断された場合にはステツ
プS47が実行されてドロア164が開放され、次い
でステツプS48〜S50が順次実行される結果、
RAM7の記憶領域M4の時間帯別合計M4dにZレ
ジスタの売上合計が累計される。
In step S42 , "3" is written in the flag area F.
If it is determined that the information is not stored, step S47 is executed to open the drawer 164 , and then steps S48 to S50 are sequentially executed.
The total sales of the Z register are accumulated in the time zone total M4d of the storage area M4 of the RAM 7.

しかして、たとえば現在時刻がM1t〜M2tの時
間帯に登録操作が行われたとするとこの間、終了
キーが操作される都度ドロア162が開放される
ため、この時間帯の金銭管理はドロア162だけ
で行われ、他のドロア161,163,164は使
用されない。さらに、この間登録された売上金額
は記憶領域M2に累計される。さらにまた、責任
者の交替により責任者スイツチ8の指定責任者が
替わつた際には、その責任者が現在の時間帯にお
いて登録できるか否かが自動的にチエツクされる
ものである。
For example, if the registration operation is performed during the time period when the current time is M1t to M2t , the drawer 162 will be opened each time the end key is operated during this time, so money management during this time period will be 2 , and the other drawers 16 1 , 16 3 , and 16 4 are not used. Furthermore, the sales amount registered during this period is accumulated in the storage area M2 . Furthermore, when the designated person in charge of the person in charge switch 8 changes due to a change in the person in charge, it is automatically checked whether the person in charge can be registered in the current time period.

なお、前記実施例においては時間帯ごとにドロ
アの開放を指定する指定手段として時間帯別メモ
リMにドロアを切り替える時刻を記憶させる構成
としたが、各ドロアが使用される時間を記憶させ
てもよく、また、時計回路6を備えずにタイマを
備えて所定時間ごとに使用するドロアの切り替え
を行つてもよい。
In the above embodiment, the time at which the drawer is switched is stored in the time zone memory M as a designation means for specifying opening of the drawer for each time zone. Alternatively, the clock circuit 6 may not be provided, but a timer may be provided to switch the drawer to be used at predetermined intervals.

また、前記実施例においては各時間帯において
登録操作を行う責任者のチエツクを行つたが、責
任者のチエツクは時間帯と無関係に行つてもよ
い。
Further, in the embodiment described above, the person responsible for performing the registration operation was checked in each time period, but the person in charge may be checked regardless of the time period.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、取り扱つた現金等を時間帯
別に異なつたドロアで保管管理でき、その金額を
示す管理データが得られる。したがつて、時間帯
毎に保管管理した現金等と対応する金額等の管理
データとを比較することで、もし、不正が行われ
ても不正を行つたオペレータを特定することがで
きるようになり、不当にドロア内の金銭等を引き
出すような不正を防止することができる。
According to this invention, handled cash and the like can be stored and managed in different drawers for different time periods, and management data showing the amount of money can be obtained. Therefore, even if fraud occurs, it becomes possible to identify the operator who committed the fraud by comparing the cash etc. stored and managed for each time period with the corresponding management data such as amounts. It is possible to prevent fraud such as illegally withdrawing money from the drawer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は実施例を示す概略システム構成図、第
2図は同実施例のCPUの詳細な回路構成図、第
3図は同実施例のRAMに備えられた時間帯別メ
モリのフオーマツト、第4図は同実施例の電源
ON時に実行されるフローチヤート、第5図は同
実施例の登録終了キー操作時に実行されるフロー
チヤートである。 5……CPU、6……時計回路、7……RAM、
9……ドロア部、12……制御部、13……記憶
部、14……演算部、151〜154……ドロア制
御回路、161〜164……ドロア、M……時間帯
別メモリ。
Fig. 1 is a schematic system configuration diagram showing the embodiment, Fig. 2 is a detailed circuit diagram of the CPU of the embodiment, Fig. 3 is the format of the time zone memory provided in the RAM of the embodiment, Figure 4 shows the power supply of the same example.
FIG. 5 is a flowchart executed when the registration end key is operated in the same embodiment. 5...CPU, 6...Clock circuit, 7...RAM,
9...Drawer unit, 12...Control unit, 13...Storage unit, 14...Arithmetic unit, 151 to 154 ...Drawer control circuit, 161 to 164 ...Drawer, M...By time zone memory.

Claims (1)

【特許請求の範囲】[Claims] 1 現在時刻を計時する時計回路と、複数のドロ
アと、この複数のドロアの各々を使用する時間帯
を記憶する時間帯記憶手段と、ドロアの各々を使
用する時間帯別に売り上げデータを記憶する時間
帯別データ記憶手段と、登録処理時に前記現在時
刻が前記時間帯のいずれにあるかを検出する検出
手段と、入力されたデータを対応する前記時間帯
別データ記憶手段へ累計する累計制御手段と、特
定入力がなされた際、前記検出手段の検出結果に
よつて前記複数のドロアのうちの1つを開放する
開放制御手段とを具備したことを特徴とする電子
レジスタ。
1. A clock circuit for measuring the current time, a plurality of drawers, a time period storage means for storing the time period in which each of the plurality of drawers is used, and a time period for storing sales data for each time period in which each of the drawers is used. a data storage means for each time period; a detection means for detecting which of the time periods the current time is in during registration processing; and an accumulation control means for accumulating the input data in the corresponding data storage means for each time period. . An electronic cash register, comprising: opening control means for opening one of the plurality of drawers based on the detection result of the detection means when a specific input is made.
JP21986588A 1988-09-02 1988-09-02 Electronic register Granted JPH01118996A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21986588A JPH01118996A (en) 1988-09-02 1988-09-02 Electronic register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21986588A JPH01118996A (en) 1988-09-02 1988-09-02 Electronic register

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55179177A Division JPS57101969A (en) 1980-12-17 1980-12-17 Drawer control system in each time zone of electronic register

Publications (2)

Publication Number Publication Date
JPH01118996A JPH01118996A (en) 1989-05-11
JPH0424756B2 true JPH0424756B2 (en) 1992-04-27

Family

ID=16742270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21986588A Granted JPH01118996A (en) 1988-09-02 1988-09-02 Electronic register

Country Status (1)

Country Link
JP (1) JPH01118996A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103239327A (en) * 2013-04-10 2013-08-14 龚云政 Armpit sweat absorbing bag

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101969A (en) * 1980-12-17 1982-06-24 Casio Comput Co Ltd Drawer control system in each time zone of electronic register

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101969A (en) * 1980-12-17 1982-06-24 Casio Comput Co Ltd Drawer control system in each time zone of electronic register

Also Published As

Publication number Publication date
JPH01118996A (en) 1989-05-11

Similar Documents

Publication Publication Date Title
JPS6013518B2 (en) Electronic register payment method
US4564904A (en) Electronic cash register
JPS6246904B2 (en)
JPH0424756B2 (en)
JPH026119B2 (en)
JPS5944662B2 (en) Electronic register aggregate data comparison method
JPS5896368A (en) Electronic cash register
JPS6226517B2 (en)
JP2617250B2 (en) Electronic cash register
JPS5834521Y2 (en) electronic cash register
JPS5813940B2 (en) Mode designation device in electronic register
JPH0248939B2 (en)
JPH0155515B2 (en)
JPS621237B2 (en)
JPS605428Y2 (en) Electronic register with return registration function
JPS583151Y2 (en) ID card check device
JPS5834524Y2 (en) electronic cash register
JPS5933081Y2 (en) electronic cash register
JPH0373032B2 (en)
JPS594350Y2 (en) electronic cash register
JPS5834526Y2 (en) electronic cash register
KR920004438B1 (en) Cash management method of the register
JPS632956Y2 (en)
JPS592947B2 (en) electronic cash register
JPS58207173A (en) Key input system for electronic register