JPH04247535A - テストパタンの修正方式 - Google Patents
テストパタンの修正方式Info
- Publication number
- JPH04247535A JPH04247535A JP3013168A JP1316891A JPH04247535A JP H04247535 A JPH04247535 A JP H04247535A JP 3013168 A JP3013168 A JP 3013168A JP 1316891 A JP1316891 A JP 1316891A JP H04247535 A JPH04247535 A JP H04247535A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- input
- file
- output
- pattern file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 33
- 238000012937 correction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000002715 modification method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 11
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はテストパタンの修正方式
に関し、特に計算機システムによりテストパタン中の双
方向端子の入出力パタンにおいてバスファイトが発生す
る箇所を発見して修正するテストパタンの修正方式に関
する。
に関し、特に計算機システムによりテストパタン中の双
方向端子の入出力パタンにおいてバスファイトが発生す
る箇所を発見して修正するテストパタンの修正方式に関
する。
【０００２】
【従来の技術】ＬＳＩ製品の良品選別に使用するＬＳＩ
テスタのテストパタンは、良品サンプルを不良品と判定
することのないようバスファイトが起こらないパタンに
しなければならないが、従来のテストパタンの修正方式
はバスファイトが発生するパタンをパタンエディタでキ
ーボード等の入力装置による手作業により修正していた
。
テスタのテストパタンは、良品サンプルを不良品と判定
することのないようバスファイトが起こらないパタンに
しなければならないが、従来のテストパタンの修正方式
はバスファイトが発生するパタンをパタンエディタでキ
ーボード等の入力装置による手作業により修正していた
。
【０００３】
【発明が解決しようとする課題】この従来のテストパタ
ンの修正方式では、パタンエディタでキーボード等の入
力装置による手作業により修正するため、数百パタンに
及ぶ多量の修正箇所がある場合は膨大な作業時間を必要
とする欠点があった。
ンの修正方式では、パタンエディタでキーボード等の入
力装置による手作業により修正するため、数百パタンに
及ぶ多量の修正箇所がある場合は膨大な作業時間を必要
とする欠点があった。
【０００４】
【課題を解決するための手段】本発明のテストパタンの
修正方式は、計算機システムによりテストパタン中のバ
スファイトが発生する箇所を発見して修正するテストパ
タンの修正方式であって、入力装置により入力パタンフ
ァイルと出力パタンファイルそれぞれのファイル名を取
り込むパタンファイル名入力手段と、外部記憶装置から
前記入力パタンファイル名を持つパタンファイルを読み
込む入力パタンファイル読み込み手段と、この読み取っ
た入力パタンファイルのパタン中でバスファイトが発生
する箇所を検索してパタンの一部を修正するテストパタ
ン検索修正手段と、この修正した新しいパタンを前記出
力パタンファイル名をつけて新しいパタンファイルとし
て前記外部記憶装置に出力する出力パタンファイル作成
手段とを備えることを特徴とする。
修正方式は、計算機システムによりテストパタン中のバ
スファイトが発生する箇所を発見して修正するテストパ
タンの修正方式であって、入力装置により入力パタンフ
ァイルと出力パタンファイルそれぞれのファイル名を取
り込むパタンファイル名入力手段と、外部記憶装置から
前記入力パタンファイル名を持つパタンファイルを読み
込む入力パタンファイル読み込み手段と、この読み取っ
た入力パタンファイルのパタン中でバスファイトが発生
する箇所を検索してパタンの一部を修正するテストパタ
ン検索修正手段と、この修正した新しいパタンを前記出
力パタンファイル名をつけて新しいパタンファイルとし
て前記外部記憶装置に出力する出力パタンファイル作成
手段とを備えることを特徴とする。
【０００５】そして、前記入力装置はキーボードであり
、前記外部記憶装置は磁気ディスク装置であってもよい
。
、前記外部記憶装置は磁気ディスク装置であってもよい
。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００７】以下、本発明をゲートアレイＬＳＩ設計に
適用した場合の一実施例について説明する。
適用した場合の一実施例について説明する。
【０００８】図１は本発明の一実施例によるテストパタ
ン修正処理手順を表す図、図２は本発明を適用してゲー
トアレイＬＳＩ設計を行なう計算機システムの一例を示
すブロック図、図３はパタン置換が必要なテストパタン
を示すタイミング図、図４は図３のテストパタンを置換
修正したパタンのタイミング図、図５はパタン挿入が必
要なテストパタンを示すタイミング図、図６は図５のテ
ストパタンに挿入修正したパタンのタイミング図である
。
ン修正処理手順を表す図、図２は本発明を適用してゲー
トアレイＬＳＩ設計を行なう計算機システムの一例を示
すブロック図、図３はパタン置換が必要なテストパタン
を示すタイミング図、図４は図３のテストパタンを置換
修正したパタンのタイミング図、図５はパタン挿入が必
要なテストパタンを示すタイミング図、図６は図５のテ
ストパタンに挿入修正したパタンのタイミング図である
。
【０００９】図２において、キーボード１は入力パタン
ファイルと出力パタンファイルのファイル名を計算機２
に入力するために設けられている。計算機２はデータを
処理するために設けられている。外部記憶装置であるデ
ィスク装置３は入力パタンファイルを計算機２へ入力す
る入力元として、また計算機２から出力パタンファイル
を出力する出力先として設けられている。ディスプレイ
４は動作の確認をするために設けられている。
ファイルと出力パタンファイルのファイル名を計算機２
に入力するために設けられている。計算機２はデータを
処理するために設けられている。外部記憶装置であるデ
ィスク装置３は入力パタンファイルを計算機２へ入力す
る入力元として、また計算機２から出力パタンファイル
を出力する出力先として設けられている。ディスプレイ
４は動作の確認をするために設けられている。
【００１０】図１に示すように、入力パタンファイル名
入力手段５はキーボード１を用いて手作業により入力パ
タンファイル名を入力し、出力パタンファイル名入力手
段６は同様に出力パタンファイル名を入力する。以上で
パタンファイル名入力手段７が完了する。
入力手段５はキーボード１を用いて手作業により入力パ
タンファイル名を入力し、出力パタンファイル名入力手
段６は同様に出力パタンファイル名を入力する。以上で
パタンファイル名入力手段７が完了する。
【００１１】入力パタンファイル読み込み手段８は入力
パタンファイル名入力手段５で入力されたファイル名が
付いている入力パタンファイルを図２に示すディスク装
置３から読み込む。
パタンファイル名入力手段５で入力されたファイル名が
付いている入力パタンファイルを図２に示すディスク装
置３から読み込む。
【００１２】パタン置換必要箇所の有無の判定手段９は
読み込んだ入力パタンファイルの全パタン中でパタンの
置換が必要な箇所を検索し、パタン置換必要箇所が有る
場合はパタン置換手段１０でそのパタンを正しいパタン
に置換する。このパタン置換必要箇所の有無の判定手段
９及びパタン置換手段１０での処理をパタンの置換が必
要な箇所が無くなるまで繰り返す。パタン置換必要箇所
の有無の判定手段９及びパタン置換手段１０での処理の
置換のアルゴリズムについては後述する。パタン挿入必
要箇所の有無の判定手段１１は置換修正したパタンファ
イルの全パタン中でパタンの挿入が必要な箇所を検索し
、パタン挿入必要箇所が有る場合はパタン挿入手段１２
でその箇所に必要なパタンを挿入する。このパタン挿入
必要箇所の有無の判定手段１１及びパタン挿入手段１２
での処理をパタンの挿入が必要な箇所がなくなるまで繰
り返す。パタン挿入必要箇所の有無の判定手段１１及び
パタン挿入手段１２での処理の挿入のアルゴリズムにつ
いては後述する。以上でテストパタン検索修正手段１３
が完了する。
読み込んだ入力パタンファイルの全パタン中でパタンの
置換が必要な箇所を検索し、パタン置換必要箇所が有る
場合はパタン置換手段１０でそのパタンを正しいパタン
に置換する。このパタン置換必要箇所の有無の判定手段
９及びパタン置換手段１０での処理をパタンの置換が必
要な箇所が無くなるまで繰り返す。パタン置換必要箇所
の有無の判定手段９及びパタン置換手段１０での処理の
置換のアルゴリズムについては後述する。パタン挿入必
要箇所の有無の判定手段１１は置換修正したパタンファ
イルの全パタン中でパタンの挿入が必要な箇所を検索し
、パタン挿入必要箇所が有る場合はパタン挿入手段１２
でその箇所に必要なパタンを挿入する。このパタン挿入
必要箇所の有無の判定手段１１及びパタン挿入手段１２
での処理をパタンの挿入が必要な箇所がなくなるまで繰
り返す。パタン挿入必要箇所の有無の判定手段１１及び
パタン挿入手段１２での処理の挿入のアルゴリズムにつ
いては後述する。以上でテストパタン検索修正手段１３
が完了する。
【００１３】出力パタンファイル作成手段１４は修正が
終わったパタンファイルを出力パタンファイル名入力手
段６で入力されたファイル名を付けてディスク装置３に
出力する。以上ですべての処理は終了する。
終わったパタンファイルを出力パタンファイル名入力手
段６で入力されたファイル名を付けてディスク装置３に
出力する。以上ですべての処理は終了する。
【００１４】次に、パタン置換必要箇所の有無の判定手
段９及びパタン置換手段１０での処理の置換修正のアル
ゴリズムについて図３及び図４を用いて説明する。
段９及びパタン置換手段１０での処理の置換修正のアル
ゴリズムについて図３及び図４を用いて説明する。
【００１５】入力信号１５は双方向端子の入力信号のパ
タンであり、出力信号１６は双方向端子の出力信号のパ
タンであり、入出力制御信号１７は双方向端子の入出力
制御信号のパタンである。パタン中、斜線部はハイイン
ピーダンス状態を示す。
タンであり、出力信号１６は双方向端子の出力信号のパ
タンであり、入出力制御信号１７は双方向端子の入出力
制御信号のパタンである。パタン中、斜線部はハイイン
ピーダンス状態を示す。
【００１６】入出力制御信号１７の値が‘１’の時、す
なわち双方向端子が出力モードにおいて、パタン番号ｔ
１ では出力信号１６の値は‘０‘であるが入力信号１
５の値が‘１’であるので、入力信号と出力信号の双方
の値が一致しておらず、このままではバスファイトが起
こる。これを一致させるために入力信号１５の値を‘０
’に置換する。パタン番号ｔ２ では出力信号１６の値
は‘１’であるが入力信号１５の値が‘０’であるので
、入力信号１５と出力信号１６の双方の値が一致してお
らず、このままではバスファイトが起こるので、一致さ
せるために入力信号１５の値を‘１’に置換する。
なわち双方向端子が出力モードにおいて、パタン番号ｔ
１ では出力信号１６の値は‘０‘であるが入力信号１
５の値が‘１’であるので、入力信号と出力信号の双方
の値が一致しておらず、このままではバスファイトが起
こる。これを一致させるために入力信号１５の値を‘０
’に置換する。パタン番号ｔ２ では出力信号１６の値
は‘１’であるが入力信号１５の値が‘０’であるので
、入力信号１５と出力信号１６の双方の値が一致してお
らず、このままではバスファイトが起こるので、一致さ
せるために入力信号１５の値を‘１’に置換する。
【００１７】次に、パタン挿入必要箇所の有無の判定手
段１１及びパタン挿入手段１２での処理の挿入修正のア
ルゴリズムについて図５及び図６を用いて説明する。
段１１及びパタン挿入手段１２での処理の挿入修正のア
ルゴリズムについて図５及び図６を用いて説明する。
【００１８】入出力制御信号１７の値が‘０’から‘１
’へ変わるとき、すなわち双方向端子が入力モードから
出力モードに切り替わるとき、出力モードに切り替わっ
た直後のパタン番号Ｔ１ では出力信号１６の値は‘０
’であるが出力モードに切り替わる直前のパタン番号Ｔ
１ −１では入力信号１５の値は‘１’であるので、出
力モードに切り替わる直前の入力信号１５と出力モード
に切り替わった直後の出力信号１６の双方の値が一致し
ておらず、このままではＬＳＩテスタ上での信号伝搬時
に起こる信号遅延のためバスファイトが起こる。これを
一致させるために入出力制御信号１７の値が‘０’で出
力信号１６がハイインピーダンスであり入力信号１５の
値が出力モードに切り替わった直後のパタン番号Ｔ１
の出力信号１６の値と一致するように、入力信号１５の
値が‘０’であるパタンをパタン番号Ｔ１ −１とパタ
ン番号Ｔ１の間に挿入する。挿入する必要のある双方向
端子以外の端子は、双方向端子が出力モードに切り替わ
る直前のパタン番号Ｔ１ −１でのその端子の値を、パ
タン番号Ｔ１ −１とパタン番号Ｔ１ の間に挿入する
。
’へ変わるとき、すなわち双方向端子が入力モードから
出力モードに切り替わるとき、出力モードに切り替わっ
た直後のパタン番号Ｔ１ では出力信号１６の値は‘０
’であるが出力モードに切り替わる直前のパタン番号Ｔ
１ −１では入力信号１５の値は‘１’であるので、出
力モードに切り替わる直前の入力信号１５と出力モード
に切り替わった直後の出力信号１６の双方の値が一致し
ておらず、このままではＬＳＩテスタ上での信号伝搬時
に起こる信号遅延のためバスファイトが起こる。これを
一致させるために入出力制御信号１７の値が‘０’で出
力信号１６がハイインピーダンスであり入力信号１５の
値が出力モードに切り替わった直後のパタン番号Ｔ１
の出力信号１６の値と一致するように、入力信号１５の
値が‘０’であるパタンをパタン番号Ｔ１ −１とパタ
ン番号Ｔ１の間に挿入する。挿入する必要のある双方向
端子以外の端子は、双方向端子が出力モードに切り替わ
る直前のパタン番号Ｔ１ −１でのその端子の値を、パ
タン番号Ｔ１ −１とパタン番号Ｔ１ の間に挿入する
。
【００１９】入出力制御信号１７の値が‘１’から‘０
’へ変わるとき、すなわち双方向端子が出力モードから
入力モードに切り替わるとき、入力モードに切り替わる
直前のパタン番号Ｔ２ では出力信号１６の値は‘１’
であるが入力モードに切り替わった直後のパタン番号Ｔ
２ ＋１では入力信号１５の値は‘０’であるので、入
力モードに切り替わる直前の出力信号１６と入力モード
に切り替わった直後の入力信号１５の双方の値が一致し
ておらず、このままではバスファイトが起こる。 これを一致させるために入出力制御信号１７の値が‘０
’で出力信号１６がハイインピーダンスであり入力信号
１５の値が入力モードに切り替わる直前のパタン番号Ｔ
２ の出力信号の値と一致するように、入力信号の値が
‘１’であるパタンをパタン番号Ｔ２ とパタン番号Ｔ
２ ＋１の間に挿入する。挿入する必要のある双方向端
子以外の端子は、双方向端子が出力モードに切り替わる
直前のパタン番号Ｔ２ でのその端子の値をパタン番号
Ｔ２ とパタン番号Ｔ２ ＋１の間に挿入する。
’へ変わるとき、すなわち双方向端子が出力モードから
入力モードに切り替わるとき、入力モードに切り替わる
直前のパタン番号Ｔ２ では出力信号１６の値は‘１’
であるが入力モードに切り替わった直後のパタン番号Ｔ
２ ＋１では入力信号１５の値は‘０’であるので、入
力モードに切り替わる直前の出力信号１６と入力モード
に切り替わった直後の入力信号１５の双方の値が一致し
ておらず、このままではバスファイトが起こる。 これを一致させるために入出力制御信号１７の値が‘０
’で出力信号１６がハイインピーダンスであり入力信号
１５の値が入力モードに切り替わる直前のパタン番号Ｔ
２ の出力信号の値と一致するように、入力信号の値が
‘１’であるパタンをパタン番号Ｔ２ とパタン番号Ｔ
２ ＋１の間に挿入する。挿入する必要のある双方向端
子以外の端子は、双方向端子が出力モードに切り替わる
直前のパタン番号Ｔ２ でのその端子の値をパタン番号
Ｔ２ とパタン番号Ｔ２ ＋１の間に挿入する。
【００２０】
【発明の効果】以上説明したように本発明は、利用者が
初めに入力パタンファイル名と出力パタファイル名をキ
ーボード等の入力装置より入力するだけでテストパタン
の修正をすべて計算機に処理させるようにしたので、パ
タンエディタでキーボード等の入力装置による手作業に
より修正する従来の方式に比較して大幅に作業時間を短
縮できるという効果を有する。
初めに入力パタンファイル名と出力パタファイル名をキ
ーボード等の入力装置より入力するだけでテストパタン
の修正をすべて計算機に処理させるようにしたので、パ
タンエディタでキーボード等の入力装置による手作業に
より修正する従来の方式に比較して大幅に作業時間を短
縮できるという効果を有する。
【図１】本発明の一実施例によるテストパタン修正処理
手順を表す図である。
手順を表す図である。
【図２】本発明を適用してゲートアレイＬＳＩ設計を行
なう計算機システムの一例を示すブロック図である。
なう計算機システムの一例を示すブロック図である。
【図３】パタン置換が必要なテストパタンを示すタイミ
ング図である。
ング図である。
【図４】図３のテストパタンを置換修正したパタンのタ
イミング図である。
イミング図である。
【図５】パタン挿入が必要なテストパタンを示すタイミ
ング図である。
ング図である。
【図６】図５のテストパタンに挿入修正したパタンのタ
イミング図である。
イミング図である。
１ キーボード（入力装置）
２ 計算機
３ ディスク装置（外部記憶装置）４ デ
ィスプレイ ５ 入力パタンファイル名入力手段６ 出
力パタンファイル名入力手段７ パタンファイル
名入力手段 ８ 入力パタンファイル読み込み手段９
パタン置換必要箇所の有無の判定手段１０ パタ
ン置換手段 １１ パタン挿入必要箇所の有無の判定手段１２
パタン挿入手段 １３ テストパタン検索修正手段１４ 出
力パタンファイル作成手段１５ 入力信号 １６ 出力信号 １７ 入出力制御信号 ｔ１ ，ｔ２ ，Ｔ１ ，Ｔ２ ，Ｔ１−１，Ｔ２ ＋
１ パタン番号
ィスプレイ ５ 入力パタンファイル名入力手段６ 出
力パタンファイル名入力手段７ パタンファイル
名入力手段 ８ 入力パタンファイル読み込み手段９
パタン置換必要箇所の有無の判定手段１０ パタ
ン置換手段 １１ パタン挿入必要箇所の有無の判定手段１２
パタン挿入手段 １３ テストパタン検索修正手段１４ 出
力パタンファイル作成手段１５ 入力信号 １６ 出力信号 １７ 入出力制御信号 ｔ１ ，ｔ２ ，Ｔ１ ，Ｔ２ ，Ｔ１−１，Ｔ２ ＋
１ パタン番号
Claims (3)
- 【請求項１】 計算機システムによりテストパタン中
のバスファイト（データバス上でのデータの衝突）が発
生する箇所を発見して修正するテストパタンの修正方式
であって、入力装置により入力パタンファイルと出力パ
タンファイルそれぞれのファイル名を取り込むパタンフ
ァイル名入力手段と、外部記憶装置から前記入力パタン
ファイル名を持つパタンファイルを読み込む入力パタン
ファイル読み込み手段と、この読み取った入力パタンフ
ァイルのパタン中でバスファイトが発生する箇所を検索
してパタンの一部を修正するテストパタン検索修正手段
と、この修正した新しいパタンを前記出力パタンファイ
ル名をつけて新しいパタンファイルとして前記外部記憶
装置に出力する出力パタンファイル作成手段とを備える
ことを特徴とするテストパタンの修正方式。 - 【請求項２】 前記入力装置はキーボードであること
を特徴とする請求項１記載のテストパタンの修正方式。 - 【請求項３】 前記外部記憶装置は磁気ディスク装置
であることを特徴とする請求項１または２記載のテスト
パタンの修正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013168A JPH04247535A (ja) | 1991-02-04 | 1991-02-04 | テストパタンの修正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013168A JPH04247535A (ja) | 1991-02-04 | 1991-02-04 | テストパタンの修正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04247535A true JPH04247535A (ja) | 1992-09-03 |
Family
ID=11825650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013168A Pending JPH04247535A (ja) | 1991-02-04 | 1991-02-04 | テストパタンの修正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04247535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787310A (en) * | 1995-01-31 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer |
-
1991
- 1991-02-04 JP JP3013168A patent/JPH04247535A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787310A (en) * | 1995-01-31 | 1998-07-28 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185330B1 (en) | Code optimization method and system | |
| KR100966010B1 (ko) | 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법 | |
| JPH05134012A (ja) | デジタル・テスト・ベクトルの編集方法 | |
| JP2001357095A (ja) | 半導体装置設計支援装置 | |
| JPH04247535A (ja) | テストパタンの修正方式 | |
| KR100402651B1 (ko) | 크리티컬 패스 탐색방법 및 탐색 시스템 | |
| US20060282250A1 (en) | Logic simulation method and system | |
| JPH04239338A (ja) | マイクロプログラム網羅率測定方式 | |
| JP2901828B2 (ja) | 半導体集積回路 | |
| JPH05312905A (ja) | 回路シミュレーション装置 | |
| JP2001202391A (ja) | 論理回路のシミュレーション方法 | |
| JP2023152651A (ja) | フォーマル検証装置及びフォーマル検証方法 | |
| JPH05151296A (ja) | メモリ付回路の論理検証装置および方法 | |
| JP3048003B2 (ja) | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 | |
| US20040080312A1 (en) | Method and apparatus for fully characterizing propagation delay through an n-input circuit | |
| JPH0683905A (ja) | 等価信号検出方式 | |
| JP2000046918A (ja) | 半導体試験装置およびこれを用いた半導体試験方法 | |
| JPH06259495A (ja) | 論理シミュレーション方式 | |
| JPH0969117A (ja) | 集積回路遅延改善方法 | |
| JPH029370B2 (ja) | ||
| JPH01305431A (ja) | エラーメッセージ挿入方式 | |
| JPH09325974A (ja) | 機能ブロック部の動作検証装置 | |
| JPH0675816A (ja) | ループ処理誤り検出装置 | |
| JP2000113008A (ja) | Ｌｓｉテストパターン設計装置及び設計方法 | |
| JPH03195982A (ja) | 半導体集積回路の機能テスト方法 |