JPH0424662Y2 - - Google Patents

Info

Publication number
JPH0424662Y2
JPH0424662Y2 JP1985126163U JP12616385U JPH0424662Y2 JP H0424662 Y2 JPH0424662 Y2 JP H0424662Y2 JP 1985126163 U JP1985126163 U JP 1985126163U JP 12616385 U JP12616385 U JP 12616385U JP H0424662 Y2 JPH0424662 Y2 JP H0424662Y2
Authority
JP
Japan
Prior art keywords
transistor
signal
circuit
intermediate frequency
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985126163U
Other languages
Japanese (ja)
Other versions
JPS6234834U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985126163U priority Critical patent/JPH0424662Y2/ja
Publication of JPS6234834U publication Critical patent/JPS6234834U/ja
Application granted granted Critical
Publication of JPH0424662Y2 publication Critical patent/JPH0424662Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はテレビジヨン受像機等において使用さ
れるチユーナに関するものである。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a tuner used in television receivers and the like.

(ロ) 従来の技術 第3図及び第4図は従来のチユーナの要部回路
図を示しており、1は高周波増幅回路、2は局部
発振回路、C1,C2は結合コンデンサ、TR1は周
波数変換用トランジスタであつて、前記結合コン
デンサC1,C2を介して前記トランジスタTR1
注入された高周波信号及び局部発振信号は該トラ
ンジスタTR1の非直線特性を利用して中間周波数
に変換され、この中間周波出力は中間周波増幅ト
ランジスタTR2に供給され、そこで増幅されて端
子Tから中間周波回路に与えられる。
(b) Prior art Figures 3 and 4 show the main circuit diagrams of a conventional tuner, in which 1 is a high frequency amplifier circuit, 2 is a local oscillation circuit, C 1 and C 2 are coupling capacitors, and TR 1 is a frequency conversion transistor, and the high frequency signal and local oscillation signal injected into the transistor TR 1 via the coupling capacitors C 1 and C 2 are converted to an intermediate frequency by using the nonlinear characteristics of the transistor TR 1 . This intermediate frequency output is supplied to the intermediate frequency amplification transistor TR2 , where it is amplified and applied from the terminal T to the intermediate frequency circuit.

上記第3図の回路では、周波数変換用トランジ
スタTR1と中間周波増幅用トランジスタTR2を結
合するのに、コイルL1及びコンデンサC3からな
るローパスフイルタ回路3を設け、これによつて
両トランジスタTR1,TR2間のインピーダンス整
合及び中間周波数帯域以下の信号のみを通過させ
るようになし、中間周波数帯域以上の周波数によ
る妨害の排除に寄与している。
In the circuit shown in FIG. 3 above, a low-pass filter circuit 3 consisting of a coil L 1 and a capacitor C 3 is provided to couple the frequency conversion transistor TR 1 and the intermediate frequency amplification transistor TR 2 . Impedance matching between TR 1 and TR 2 and passing only signals below the intermediate frequency band contribute to eliminating interference caused by frequencies above the intermediate frequency band.

また、第4図の従来例においては、周波数変換
用トランジスタTR1と中間周波増幅用トランジス
タTR2とを結合するために特公昭53−39104号公
報に記載されているようなコイルL2,L3、コン
デンサC4,C5及び抵抗R1,R2等からなる複同調
回路4を設け、中間周波数帯域の選択度を高め、
妨害排除能力の向上及び周波数特性の平滑化を図
つている。尚、第3図及び第4図において、R3
R4はエミツタ抵抗、C6,C7,C8はバイパスコン
デンサ、C9は結合コンデンサ、R5はバイアス用
抵抗であつて、周波数変換用トランジスタTR1
び中間周波増幅用トランジスタTR2のベースバイ
アス回路は省略している。
In addition, in the conventional example shown in FIG. 4, coils L 2 and L as described in Japanese Patent Publication No. 53-39104 are used to couple the frequency conversion transistor TR 1 and the intermediate frequency amplification transistor TR 2 . 3. A double tuning circuit 4 consisting of capacitors C 4 and C 5 and resistors R 1 and R 2 is provided to increase the selectivity of the intermediate frequency band.
Efforts are being made to improve interference rejection capability and smoothen frequency characteristics. In addition, in FIGS. 3 and 4, R 3 ,
R4 is an emitter resistor, C6 , C7 , and C8 are bypass capacitors, C9 is a coupling capacitor, and R5 is a bias resistor, which is the base of frequency conversion transistor TR1 and intermediate frequency amplification transistor TR2. The bias circuit is omitted.

ところで、チユーナにおいて大きな問題となる
非直線歪妨害のうち、米国チヤンネルにおける6
チヤンネルカラービート妨害の一つは、次の周波
数関係で発生する。
By the way, among the nonlinear distortion disturbances that are a major problem in tuners, 6 in the US channel
One type of channel color beat disturbance occurs at the following frequency relationship.

すなわち、米国における6チヤンネルの映像搬
送波周波数を6p(83.25MHz)、音声搬送波周波数
6S(87.75MHz)、局部発振周波数を6L(129M
Hz)とすると次式の関係で妨害信号u1が発生す
る。
In other words, the video carrier frequency of 6 channels in the United States is 6p (83.25MHz), the audio carrier frequency is 6S (87.75MHz), and the local oscillation frequency is 6L (129M
Hz), an interference signal u 1 is generated according to the following equation.

u16p6S6L ……(1) ここで、(1)式においてu1は42MHzとなり、色
中間周波数の42.17MHzに近接した値となつて、
局部発振周波数6Lのずれによつては色中間周波
数になり得るような妨害信号である。
u 1 = 6p + 6S6L ...(1) Here, in equation (1), u 1 is 42MHz, a value close to the color intermediate frequency of 42.17MHz,
This is an interference signal that can become a color intermediate frequency depending on the deviation of the local oscillation frequency 6L .

上記(1)式の関係は、第3図及び第4図における
周波数変換用トランジスタTR1において発生する
3次の非直線歪によるものであるが、中間周波増
幅用トランジスタTR2においても2次の非直線歪
により6チヤンネルビート妨害の他の原因となる
u1と同一周波数成分の妨害信号u2が発生する。
The relationship in equation (1) above is due to third-order nonlinear distortion occurring in frequency conversion transistor TR 1 in FIGS. 3 and 4, but second-order nonlinear distortion also occurs in intermediate frequency amplification transistor TR 2 . Another cause of 6-channel beat disturbance is due to non-linear distortion.
An interference signal u 2 having the same frequency component as u 1 is generated.

すなわち、映像中間周波数をp、音声中間周
波数をsとすると次式の関係からu2が発生する。
That is, when the video intermediate frequency is p and the audio intermediate frequency is s, u 2 is generated from the following relationship.

u26L−(p+s) ……(2) ここで、pは45.75MHz,sは41.25MHzである
ので、u2は42MHzとなる。
u 2 = 6L − (p + s) ... (2) Here, p is 45.75MHz and s is 41.25MHz, so u 2 is 42MHz.

上記(2)式の関係は、出力端子Tから出力される
映像及び音声中間周波信号のpとsの和の成分
が、トランジスタTR2の内部容量の帰還により、
トランジスタTR2の入力側に戻り、局部発振信号
の漏れとトランジスタTR2の2次の非直線歪との
関係によつて成り立つものと考えられる。
The relationship in equation (2) above means that the component of the sum of p and s of the video and audio intermediate frequency signals output from the output terminal T is
Returning to the input side of the transistor TR 2 , this is thought to be established due to the relationship between the leakage of the local oscillation signal and the second-order nonlinear distortion of the transistor TR 2 .

このため、従来(1)(2)式で生じる妨害対策として
第3図または第4図のような回路において局部発
振周波数6Lのトランジスタへの入力レベルやト
ランジスタのバイアス条件等の定数を最適値に選
定することによつて性能の改善が行なわれてき
た。
For this reason, as a conventional countermeasure against interference caused by equations (1) and (2), constants such as the input level to the transistor with a local oscillation frequency of 6L and the bias condition of the transistor are set to optimal values in the circuit shown in Figure 3 or Figure 4. Improvements in performance have been made through selection.

しかしながら、トランジスタ自体の非直線性の
バラツキに対しては、上記改善方法では限界があ
り、定常的な性能を得ることは難しいという欠点
があつた。
However, the above-mentioned improvement method has a limit to variations in the nonlinearity of the transistor itself, and has the disadvantage that it is difficult to obtain steady performance.

(ハ) 考案が解決しようとする問題点 本考案は、トランジスタの非直線歪に起因する
妨害を、簡単な構成で大幅に改善できるように工
夫したチユーナを提供しようとするものである。
(c) Problems to be Solved by the Invention The present invention attempts to provide a tuner that is devised to significantly improve interference caused by nonlinear distortion of transistors with a simple configuration.

(ニ) 問題点を解決するための手段 本考案は周波数変換用トランジスタと中間周波
増幅用トランジスタを、一次側同調回路に対し二
次側同調回路に逆相出力が得られるような複同調
回路で結合せしめるとともに前記一次側同調回路
に得られる信号を同相で二次側同調回路に伝送す
る微小容量を設けたものである。
(d) Means for solving the problem The present invention uses a frequency conversion transistor and an intermediate frequency amplification transistor in a double-tuned circuit that can provide an opposite-phase output to the secondary-side tuned circuit with respect to the primary-side tuned circuit. A small capacitor is provided for coupling and transmitting the signal obtained in the primary side tuning circuit to the secondary side tuning circuit in the same phase.

(ホ) 作用 周波数変換用トランジスタと中間周波増幅用ト
ランジスタを、一次側同調回路に対し二次側同調
回路に逆相出力が得られるような複同調回路で結
合したので、周波数変換用トランジスタの3次の
非直線歪によつて生じる妨害信号u1の電流位相
は、前記複同調回路によつて中間周波増幅用トラ
ンジスタの入力側では逆相となる。従つて、前記
一次側同調回路に得られるu1なる妨害信号は微
小容量により同相で二次側同調回路に伝送される
ので、前記逆相の妨害信号と相殺される。
(e) Effect The frequency conversion transistor and the intermediate frequency amplification transistor are coupled by a double-tuned circuit that provides an opposite phase output to the secondary side tuning circuit with respect to the primary side tuning circuit. The current phase of the interference signal u 1 caused by the next nonlinear distortion becomes opposite in phase on the input side of the intermediate frequency amplification transistor due to the double tuning circuit. Therefore, the interference signal u 1 obtained in the primary side tuning circuit is transmitted to the secondary side tuning circuit in the same phase by the minute capacitance, so that it is canceled out by the interference signal of the opposite phase.

また、周波数変換用トランジスタで周波数変換
して得られる中間周波数の電流位相も上記複同調
回路によつて二次側同調回路では位相反転してい
るので、中間周波増幅用トランジスタにおける2
次の非直線歪によつて発生し、中間周波増幅用ト
ランジスタの入力側に帰還した妨害信号u2も逆
相となつており、従つて、上記微小容量によつて
一次側同調回路から伝送された正相の妨害信号
u1と互いに相殺する。
In addition, the current phase of the intermediate frequency obtained by frequency conversion with the frequency conversion transistor is also phase-inverted in the secondary side tuning circuit by the above-mentioned double tuning circuit.
The interference signal u 2 generated by the following nonlinear distortion and fed back to the input side of the intermediate frequency amplification transistor is also in the opposite phase, and is therefore transmitted from the primary side tuning circuit by the minute capacitance mentioned above. positive phase interference signal
u 1 and cancel each other out.

(ヘ) 実施例 以下、本考案の実施例を第1図及び第2図を参
照しつつ説明するが、第1図において第4図と同
一部分には同一符号を付してその説明は省略す
る。
(F) Embodiment Hereinafter, an embodiment of the present invention will be explained with reference to FIGS. 1 and 2. In FIG. 1, the same parts as in FIG. do.

すなわち、本考案では周波数変換用トランジス
タTR1と、中間周波増幅用トランジスタTR2を結
合する複同調回路4を、一次側同調回路4aの同
調コイルL2′と、二次側同調回路4bの同調コイ
ルL3′は二次側に逆相出力が得られるような極性
に誘導結合させるように構成する。また、一次側
同調回路4aのA点と二次側同調回路4bのB点
間に1PF以下程度の微小な容量Cxを設け、この
微小容量CxによつてA点から僅かな信号を正相
のままB点に伝送するようになす。前記微小容量
Cxはチツプコンデンサ等のコンデンサ部品をA,
B点間に接続することにより形成できることは勿
論であるが、チユーナのプリント基板の導電パタ
ーンを使つて形成することも可能である。第2図
は、そのような導電パターンによつて微小容量
Cxを形成した場合を示しており、同図aの場合
はA点に繋がるパターン5を半分囲むようにB点
側のパターン6が対接しており、同図bではA点
側のパターンは単なる部品取り付け用パターン7
を利用し、このパターン7にB点側のパターン8
が対接して容量を形成している。また、第2図c
の場合は、A点に繋がる部品取付け用パターン9
から延びる棒状パターン9aと、B点に繋がる部
品取付け用パターン10から延びる棒状パターン
10aとが互いに平行に配置され、その間隙部1
1で微小容量を形成している。尚、12はコンデ
ンサC4を形成するチツプコンデンサである。
That is, in the present invention, the double tuning circuit 4 that couples the frequency conversion transistor TR 1 and the intermediate frequency amplification transistor TR 2 is connected to the tuning coil L 2 ' of the primary side tuning circuit 4a and the tuning coil L 2 ' of the secondary side tuning circuit 4b. The coil L 3 ' is configured to be inductively coupled to the secondary side with a polarity that provides a reverse phase output. In addition, a minute capacitance Cx of about 1 P F or less is provided between point A of the primary side tuning circuit 4a and point B of the secondary side tuning circuit 4b, and this minute capacitance Cx corrects a slight signal from point A. The phase is transmitted to point B as is. Said minute capacity
Cx is the capacitor parts such as chip capacitors A,
Of course, it can be formed by connecting between points B, but it can also be formed using a conductive pattern on the tuner's printed circuit board. Figure 2 shows that such a conductive pattern creates a small capacitance.
This shows the case where Cx is formed. In the case of the figure a, the pattern 6 on the point B side is in contact so as to half surround the pattern 5 connected to the point A, and in the figure b, the pattern on the side of the point A is simply Parts attachment pattern 7
Using this, pattern 8 on the B point side is added to this pattern 7.
are in contact and form a capacitor. Also, Figure 2c
In the case of , component mounting pattern 9 connects to point A.
A bar-shaped pattern 9a extending from point B and a bar-shaped pattern 10a extending from a component mounting pattern 10 connected to point B are arranged parallel to each other, and the gap 1
1 forms a minute capacitance. Note that 12 is a chip capacitor forming capacitor C4 .

上記のように構成すると、周波数変換用トラン
ジスタTR1の3次の非直線歪によつてA点に生じ
る妨害信号u1の電流位相は、複同調回路4で位
相反転され中間周波増幅用トランジスタTR2の入
力側〔B点〕では逆相となる。ところが、A点に
生じるu1なる妨害信号は微小容量Cxにより同相
でB点に伝送されるので、B点に生じる逆相の妨
害信号−u1と相殺される。
With the above configuration, the current phase of the interference signal u1 generated at point A due to the third-order nonlinear distortion of the frequency conversion transistor TR1 is phase-inverted in the double-tuned circuit 4, and the current phase of the interference signal u1 generated at the point A due to the third-order nonlinear distortion of the frequency conversion transistor TR1 is phase-inverted by the double-tuned circuit 4. On the input side of No. 2 [point B], the phase is reversed. However, since the interference signal u 1 generated at point A is transmitted in phase to point B by the minute capacitor Cx, it is canceled out by the interference signal -u 1 of opposite phase generated at point B.

また、周波数変換用トランジスタTR1で周波数
変換されて得られる中間周波数p,sの電流位相
も上記複同調回路4によつて二次側同調回路4b
では位相反転しているので、中間周波増幅用トラ
ンジスタTR2における2次の非直線歪によつて発
生し、B点に帰還した妨害信号u2も逆相となつ
ており、従つて、上記微小容量Cxによつて一次
側同調回路4aから伝送された正相の妨害信号
uと相殺され、この結果、トランジスタのバイ
アス条件等を考慮することなく米国における6チ
ヤンネルカラービート妨害を大幅に抑圧すること
ができる。
Further, the current phases of the intermediate frequencies p and s obtained by frequency conversion by the frequency conversion transistor TR 1 are also transferred to the secondary side tuning circuit 4b by the double tuning circuit 4.
Since the phase is inverted, the interference signal u 2 generated by the second-order nonlinear distortion in the intermediate frequency amplification transistor TR 2 and returned to point B is also in the opposite phase. Positive phase interference signal transmitted from the primary side tuning circuit 4a by the capacitor Cx
As a result, 6-channel color beat interference in the United States can be significantly suppressed without considering transistor bias conditions.

尚、上記実施例では、微小容量Cxによつて一
次側同調回路4aに発生する妨害信号がA点から
B点に注入される如く説明したが、B点に発生す
る妨害信号が微小容量Cxを介してA点に流入さ
れるようにも説明できることは明らかである。
In the above embodiment, it has been explained that the interference signal generated in the primary side tuning circuit 4a by the minute capacitance Cx is injected from point A to point B, but the interference signal generated at point B injects the minute capacitance Cx. It is clear that the explanation can also be made such that it flows into point A through the channel.

(ト) 考案の効果 本考案に依れば、周波数変換用トランジスタ及
びそれに接続される中間周波増幅用トランジスタ
の非直線歪によつて生じる妨害信号を簡単な構成
で大幅に抑圧でき極めて有用である。
(g) Effects of the invention According to the invention, interference signals caused by nonlinear distortion of the frequency conversion transistor and the intermediate frequency amplification transistor connected thereto can be significantly suppressed with a simple configuration, which is extremely useful. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案を実施したチユーナの要部回路
図、第2図はその説明図である。第3図及び第4
図はそれぞれ従来のチユーナの要部回路図であ
る。 4……複同調回路、4a……一次側同調回路、
4b……二次側同調回路、TR1……周波数変換用
トランジスタ、TR2……中間周波増幅用トランジ
スタ、Cx……微小容量。
FIG. 1 is a circuit diagram of a main part of a tuner embodying the present invention, and FIG. 2 is an explanatory diagram thereof. Figures 3 and 4
Each figure is a circuit diagram of a main part of a conventional tuner. 4...Double tuned circuit, 4a...Primary side tuned circuit,
4b... Secondary side tuning circuit, TR 1 ... Transistor for frequency conversion, TR 2 ... Transistor for intermediate frequency amplification, Cx... Micro capacitance.

Claims (1)

【実用新案登録請求の範囲】 (1) テレビジヨンの高周波信号を中間周波数に変
換するために、この高周波信号と局部発振信号
とが注入されると共に、非直線歪により第1の
妨害信号u1を発生する周波数変換用トランジ
スタTR1と、 このトランジスタTR1からの信号を増幅する
と共に、非直線歪により第1の妨害信号u1
同じ周波数の第2の妨害信号u2を発生する中
間周波増幅用トランジスタTR2と、 を備えるチユーナに於いて、 前記周波数変換用トランジスタTR1と前記中
間周波増幅用トランジスタTR2とを結合せしめ
ると共に、一次側同調回路4aに対して二次側
同調回路4bに逆相出力が得られる複同調回路
4と、 前記一次側同調回路4aに得られる信号を同
相で前記二次側同調回路4bに伝送する微小容
量Cxと、 を設けたことを特徴とするチユーナ。 (2) 前記微小容量Cxはプリント基板の導電体パ
ターンで形成されていることを特徴とする実用
新案登録請求の範囲第1項記載のチユーナ。
[Claims for Utility Model Registration] (1) In order to convert the high frequency signal of television to an intermediate frequency, this high frequency signal and a local oscillation signal are injected, and at the same time, the first interference signal u 1 is generated by nonlinear distortion. a frequency conversion transistor TR 1 that generates a signal, and an intermediate frequency that amplifies the signal from this transistor TR 1 and generates a second interference signal u 2 having the same frequency as the first interference signal u 1 due to nonlinear distortion. In a tuner including an amplification transistor TR 2 , the frequency conversion transistor TR 1 and the intermediate frequency amplification transistor TR 2 are coupled, and the secondary side tuning circuit 4b is connected to the primary side tuning circuit 4a. A tuner comprising: a double-tuned circuit 4 capable of obtaining an opposite phase output; and a minute capacitor Cx that transmits the signal obtained in the primary-side tuned circuit 4a to the secondary-side tuned circuit 4b in phase. . (2) The tuner according to claim 1, wherein the minute capacitance Cx is formed of a conductive pattern on a printed circuit board.
JP1985126163U 1985-08-19 1985-08-19 Expired JPH0424662Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985126163U JPH0424662Y2 (en) 1985-08-19 1985-08-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985126163U JPH0424662Y2 (en) 1985-08-19 1985-08-19

Publications (2)

Publication Number Publication Date
JPS6234834U JPS6234834U (en) 1987-02-28
JPH0424662Y2 true JPH0424662Y2 (en) 1992-06-11

Family

ID=31019706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985126163U Expired JPH0424662Y2 (en) 1985-08-19 1985-08-19

Country Status (1)

Country Link
JP (1) JPH0424662Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625834A (en) * 1979-08-09 1981-03-12 Sony Corp Fm receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625834A (en) * 1979-08-09 1981-03-12 Sony Corp Fm receiver

Also Published As

Publication number Publication date
JPS6234834U (en) 1987-02-28

Similar Documents

Publication Publication Date Title
US4058771A (en) Double-balanced frequency converter
US4636663A (en) Double-balanced mixer circuit
US5521545A (en) Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
JP2687059B2 (en) Mixer
US4403156A (en) Frequency conversion circuit
US4910801A (en) Integrating coupling circuit for coupling a modulator to a ceramic filter, useful with amplitude modulation receivers
JPH0424662Y2 (en)
US4255812A (en) Signal regenerating apparatus with DC compensation
US4485353A (en) PLL Oscillator synchronizing system with matrix for phase correction
JP4823134B2 (en) Condenser microphone
JPH04227377A (en) Amplifying circuit
JP2844664B2 (en) Differential amplifier circuit
US4375700A (en) Low frequency converter with isolated mixer sections
JPH0247650Y2 (en)
JP2524487Y2 (en) Insulated amplifier
JPS6340898Y2 (en)
JPS6123849Y2 (en)
JPH0224304Y2 (en)
JPS6017933Y2 (en) Base grounded transistor amplifier circuit
JPH07298151A (en) Tuner
JPS5846592Y2 (en) AM-FM radio receiver band switching circuit
JPS61128687A (en) Demodulator
JPS646545Y2 (en)
JPS6322082B2 (en)
KR0121536Y1 (en) Demodulator for digital satellite broadcasting