JPH0424653Y2 - - Google Patents

Info

Publication number
JPH0424653Y2
JPH0424653Y2 JP10769785U JP10769785U JPH0424653Y2 JP H0424653 Y2 JPH0424653 Y2 JP H0424653Y2 JP 10769785 U JP10769785 U JP 10769785U JP 10769785 U JP10769785 U JP 10769785U JP H0424653 Y2 JPH0424653 Y2 JP H0424653Y2
Authority
JP
Japan
Prior art keywords
power supply
switch
terminal
power
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10769785U
Other languages
Japanese (ja)
Other versions
JPS6217238U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10769785U priority Critical patent/JPH0424653Y2/ja
Publication of JPS6217238U publication Critical patent/JPS6217238U/ja
Application granted granted Critical
Publication of JPH0424653Y2 publication Critical patent/JPH0424653Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は電源回路に関し、さらに詳しく言え
ば、例えばデジタルマルチメータに搭載されてい
るA/Dコンバータ等に対して+/−電源を供給
するとともに、電源スイツチのオフ時にはデータ
ホールド信号を印加し得る電源回路に関するもの
である。
[Detailed description of the invention] [Industrial application field] This invention relates to a power supply circuit, and more specifically, for example, supplying +/- power to an A/D converter installed in a digital multimeter. The present invention also relates to a power supply circuit that can apply a data hold signal when a power switch is off.

[考案の技術的背景] 一般に、この種の電源回路は、第2図に示され
ているように、例えば2つの直流電源E1,E2
直列に接続してなる直流電源部Eを有し、その正
極および負極を電源スイツチSW1を介してA/D
コンバータ等からなる負極Lの+電源入力端子
Vddと−電源入力端子Vssとに接続するととも
に、直流電源部Eの中性点を負極Lの共通端子
COMに接続するようにしている。また、その
HOLD端子と直流電源部Eの負極側との間には
ホールドスイツチSW2が接続されているととも
に、HOLD端子は抵抗Rを介して直流電源部E
の正極側されていて、スイツチSW2をオンにする
ことによりHOLD端子の電位を例えば+Vから
−Vに変えてホールド機能を動作させるようにし
ている。この場合、電源スイツチSW1としては、
直流電源部Eの正極側と負極側とを同時にオンオ
フする必要上2連式のスライドスイツチやロツク
機構付のプツシユスイツチが用いられる。
[Technical background of the invention] Generally, this type of power supply circuit has a DC power supply section E formed by connecting two DC power supplies E 1 and E 2 in series, for example, as shown in FIG. The positive and negative terminals are connected to the A/D via power switch SW1 .
Negative L + power input terminal consisting of converter, etc.
Vdd and the - power input terminal Vss, and connect the neutral point of the DC power supply section E to the common terminal of the negative pole L.
I am trying to connect to COM. Also, that
A hold switch SW2 is connected between the HOLD terminal and the negative electrode side of the DC power supply section E, and the HOLD terminal is connected to the DC power supply section E through a resistor R.
By turning on the switch SW2 , the potential of the HOLD terminal is changed from, for example, +V to -V to operate the hold function. In this case, the power switch SW1 is
Since it is necessary to turn on and off the positive and negative sides of the DC power supply section E at the same time, a dual slide switch or a push switch with a lock mechanism is used.

しかしながら、この種のスイツチは比較的構造
が複雑で、かつ高価であるとともに、それを組込
むにも余計な工数を必要とする。また、電源スイ
ツチSW1の切忘れによる電池電源の無駄な消耗を
招来する虞れが多分にある。さらには、データを
ホールドするにはその都度ホールドスイツチSW2
を押すことが必要であり、その操作が面倒であ
る。
However, this type of switch is relatively complex and expensive, and requires additional man-hours to install. Furthermore, there is a high possibility that forgetting to turn off the power switch SW 1 may lead to unnecessary consumption of battery power. Furthermore, to hold the data, press the hold switch SW 2 each time.
It is necessary to press , and the operation is troublesome.

[考案の目的] この考案は上記した従来の事情に鑑みなされた
もので、その目的は、電源スイツチとしては構造
簡単な1つの開閉スイツチでよく、しかもそのス
イツチのオフに伴なつてA/Dコンバータ等の負
荷に対して自動的にデータホールド信号を供給す
るようにした電源回路を提供することにある。
[Purpose of the invention] This invention was devised in view of the above-mentioned conventional circumstances.The purpose of this invention is to use a single open/close switch with a simple structure as a power switch, and when the switch is turned off, the A/D An object of the present invention is to provide a power supply circuit that automatically supplies a data hold signal to a load such as a converter.

[実施例] 以下、この考案を第1図に示されている一実施
例を参照しながら詳細に説明する。
[Example] Hereinafter, this invention will be explained in detail with reference to an example shown in FIG.

この電源回路は、例えばデジタルメータに搭載
されているA/Dコンバータ等からなる負荷Lに
適用されるもので、その負荷Lには+電源入力端
子Vdd、−電源入力端子Vss、共通端子COMおよ
びデータホールド機能のためのHOLD端子が設
けられている。
This power supply circuit is applied to a load L consisting of, for example, an A/D converter installed in a digital meter, and the load L includes a + power input terminal Vdd, a - power input terminal Vss, a common terminal COM, and a A HOLD terminal is provided for data hold function.

この電源回路は、先に説明した従来例と同様に
例えば2つの直流電源E1,E2を直列に接続して
なる直流電源部Eを備え、この直流電源部Eの正
極および負極は負荷Lの対応するVdd端子とVss
端子にそれぞれ接続されるとともに、その中性点
はCOM端子に接続されるのであるが、この実施
例によると、直流電源部Eに対して抵抗R1、開
閉スイツチSWおよびコンデンサCを含む直列回
路が並列的に接続されている。この場合、開閉ス
イツチSWはON接点a,OFF接点bおよびその
いずれかに切替えられる可動接点cを有する好ま
しくは常開型の構造簡単なものでよく、ON接点
aには上記抵抗R1が接続され、可動接点cはコ
ンデンサC側に接続されている。このコンデンサ
Cと可動接点cとの間には、ともにNPN形のト
ランジスタQ2,Q3のベースが抵抗R3,R4を介し
てそれぞれ接続されている。トランジスタQ2
エミツタは直流電源部Eの負極側に接続され、そ
のコレクタには抵抗R2を介してPNP型のトラン
ジスタQ1のベースが接続されている。一方、ト
ランジスタQ3のエミツタ−コレクタは上記トラ
ンジスタQ2のエミツタとVss端子との間に接続さ
れている。上記トランジスタQ1のエミツタ−コ
レクタは直流電源部Eの正極側とVdd端子との間
に接続されている。また、上記OFF接点bには
抵抗R5を介してNPN形トランジスタQ4のベース
が接続されていて、このトランジスタQ4のエミ
ツタは上記Vss端子に接続され、そのコレクタは
HOLD端子と、抵抗R6を介して上記Vdd端子と
に接続されている。
This power supply circuit includes, for example, a DC power supply part E formed by connecting two DC power supplies E 1 and E 2 in series, as in the conventional example described above, and the positive and negative poles of this DC power supply part E are connected to the load L. Corresponding Vdd terminal and Vss
According to this embodiment, a series circuit including a resistor R 1 , an on/off switch SW and a capacitor C is connected to the DC power supply section E, and its neutral point is connected to the COM terminal. are connected in parallel. In this case, the open/close switch SW may be a normally open type with a simple structure, preferably having an ON contact a, an OFF contact b, and a movable contact c that can be switched to either of them, and the above-mentioned resistor R 1 is connected to the ON contact a. The movable contact c is connected to the capacitor C side. The bases of NPN transistors Q 2 and Q 3 are connected between the capacitor C and the movable contact c via resistors R 3 and R 4 , respectively. The emitter of the transistor Q2 is connected to the negative electrode side of the DC power supply section E, and the base of the PNP type transistor Q1 is connected to the collector of the transistor Q2 via a resistor R2 . On the other hand, the emitter-collector of transistor Q3 is connected between the emitter of transistor Q2 and the Vss terminal. The emitter-collector of the transistor Q1 is connected between the positive electrode side of the DC power supply section E and the Vdd terminal. Further, the base of an NPN transistor Q4 is connected to the above OFF contact b via a resistor R5 , the emitter of this transistor Q4 is connected to the above Vss terminal, and its collector is
The HOLD terminal is connected to the above Vdd terminal via a resistor R6 .

上記した構成において、スイツチSWの可動接
点cをON接点a側に倒すと、抵抗R3,R4を介し
てトランジスタQ2,Q3のベースにベース電流が
供給されてそれらのトランジスタQ2,Q3がオン
になるとともに、トランジスQ2に導通によりト
ランジスタQ1もオンになり、これによりVdd端
子とVss端子の各々に所定の+V電圧と−V電圧
が印加される。この時、コンデンサCは直流電源
部Eにより充電される。また、HOLD端子は抵
抗R6を介して+V電位に保持されるため、負荷
LであるA/Dコンバータはフリーランの状態に
ある。
In the above configuration, when the movable contact c of the switch SW is turned to the ON contact a side, base current is supplied to the bases of the transistors Q 2 and Q 3 via the resistors R 3 and R 4 , and the base current is supplied to the bases of the transistors Q 2 and When Q 3 is turned on, transistor Q 1 is also turned on due to conduction in transistor Q 2 , thereby applying predetermined +V voltage and −V voltage to the Vdd and Vss terminals, respectively. At this time, the capacitor C is charged by the DC power supply section E. Furthermore, since the HOLD terminal is held at +V potential via the resistor R6 , the A/D converter, which is the load L, is in a free-run state.

そこで、可動接点cをOFF接点b側に倒すと、
コンデンサCに充電された電荷が抵抗R3,R4
よびR5を介して放電され、これにより、トラン
ジスタQ1,Q2およびQ3が導通状態に保持される
ため、開閉スイツチSWをオフにしたにも拘らず
負荷L(A/Dコンバータ)に電池電圧が供給さ
れるとともに、トランジスタQ4のオンにより
HOLD端子はVss端子の−V電位になるため、こ
の信号に基いてA/DコンバータLの最終データ
がラツチされることになる。この状態はコンデン
サCの容量と各抵抗R3,R4の抵抗値とによる放
電時定数より決められる所定時間(例えば5秒)
継続され、トランジスタQ2,Q3がオフとなつた
時点で終了する。
Therefore, if you move the movable contact c to the OFF contact b side,
The charge stored in the capacitor C is discharged through the resistors R 3 , R 4 and R 5 , which keeps the transistors Q 1 , Q 2 and Q 3 conductive, thus turning off the on/off switch SW. However, the battery voltage is supplied to the load L (A/D converter), and transistor Q4 is turned on.
Since the HOLD terminal becomes the -V potential of the Vss terminal, the final data of the A/D converter L is latched based on this signal. This state lasts for a predetermined time (for example, 5 seconds) determined by the discharge time constant determined by the capacitance of capacitor C and the resistance values of each resistor R 3 and R 4 .
The process continues and ends when transistors Q 2 and Q 3 are turned off.

[効果] 上記した実施例の説明から明らかなように、こ
の考案によれば、構造簡単な一つの開閉スイツチ
にて直流電源部の正極側と負極側とを同時にオン
オフすることができる。この場合、その開閉スイ
ツチとしてはロツク機構を有しない常開型の例え
ば押釦スイツチであつてでよく、これによればス
イツチの切忘れによる電池電源の無駄な消耗が確
実に防止される。また、この考案によると、スイ
ツチをオフする際、それに伴なつて自動的にホー
ルド信号が出力されるため、従来のようにホール
ドスイツチをその都度押さなければならいなとい
うような操作上の面倒さはない。
[Effects] As is clear from the description of the embodiments described above, according to this invention, the positive and negative sides of the DC power supply section can be turned on and off at the same time with a single open/close switch with a simple structure. In this case, the opening/closing switch may be a normally open type switch without a locking mechanism, such as a push button switch, which reliably prevents wasteful consumption of battery power due to forgetting to turn off the switch. In addition, according to this invention, when the switch is turned off, a hold signal is automatically output, so there is no need to press the hold switch each time as in the conventional case. There isn't.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案による電源回路の一実施例を
示した回路図、第2図は従来例を示した回路図で
ある。 図中、Eは直流電源部、Cはコンデンサ、SW
は開閉スイツチ、R1〜R6は抵抗、Q1〜Q4はトラ
ンジスタ、Lは負荷である。
FIG. 1 is a circuit diagram showing an embodiment of a power supply circuit according to this invention, and FIG. 2 is a circuit diagram showing a conventional example. In the figure, E is a DC power supply section, C is a capacitor, SW
are open/close switches, R 1 to R 6 are resistors, Q 1 to Q 4 are transistors, and L is a load.

Claims (1)

【実用新案登録請求の範囲】 +電源入力端子、−電源入力端子、共通端子お
よびデータホールド機能のためのホールド端子を
含む負荷に給電する電源回路であつて、直流電源
部を有し、該直流電源部の正極および負極を対応
する上記+電源入力端子と−電源入力端子の各々
に接続するとともに、その中性点を上記共通端子
に接続してなるものにおいて、 上記直流電源部の正極と負極との間に開閉スイ
ツチを介して接続されていてそのオン時に充電、
オフ時に放電されるコンデンサと、上記直流電源
部の正極と+電源入力端子間およびその負極と−
電源入力端子間の各々に接続されていて、上記開
閉スイツチのオンにより導通され、オフ時には上
記コンデンサの放電電流により所定時間導通状態
に保持されたのち非導通となる2つのスイツチン
グトランジスタと、上記開閉スイツチのオフに伴
なう上記コンデンサの放電電流により上記ホール
ド端子の電位を上記+電源入力端子もしくは−電
源入力端子のいずれかに電位に切替えるスイツチ
ング手段とを備えてなることを特徴とする電源回
路。
[Claims for Utility Model Registration] A power supply circuit that supplies power to a load, including a + power input terminal, a - power input terminal, a common terminal, and a hold terminal for a data hold function, which has a DC power supply section, The positive and negative poles of the DC power supply section are connected to the corresponding + power input terminal and - power input terminal, respectively, and the neutral point is connected to the common terminal, where the positive and negative poles of the DC power supply section are It is connected through an on/off switch between it and charges when it is turned on.
Between the capacitor that is discharged when off and the positive and + power supply input terminals of the above DC power supply section, and between its negative and -
two switching transistors connected to each of the power supply input terminals, which are made conductive when the on-off switch is turned on, and when turned off, are held in a conductive state for a predetermined time by the discharge current of the capacitor, and then become non-conductive; A power supply characterized by comprising switching means for switching the potential of the hold terminal to either the + power input terminal or the - power input terminal by the discharge current of the capacitor as the on/off switch is turned off. circuit.
JP10769785U 1985-07-15 1985-07-15 Expired JPH0424653Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10769785U JPH0424653Y2 (en) 1985-07-15 1985-07-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10769785U JPH0424653Y2 (en) 1985-07-15 1985-07-15

Publications (2)

Publication Number Publication Date
JPS6217238U JPS6217238U (en) 1987-02-02
JPH0424653Y2 true JPH0424653Y2 (en) 1992-06-11

Family

ID=30984215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10769785U Expired JPH0424653Y2 (en) 1985-07-15 1985-07-15

Country Status (1)

Country Link
JP (1) JPH0424653Y2 (en)

Also Published As

Publication number Publication date
JPS6217238U (en) 1987-02-02

Similar Documents

Publication Publication Date Title
JPH0424653Y2 (en)
JPH0450661Y2 (en)
JPS5921554Y2 (en) Instant return type delay circuit
KR930008005Y1 (en) Circuit for converting electrode
JPS6138290Y2 (en)
JPH0349469Y2 (en)
JPS63164120A (en) Rush current prevention circuit
JPH03103631U (en)
JPH0179115U (en)
JPS63138700U (en)
JPH0214250U (en)
JPH0390135U (en)
JPH0314830U (en)
JPS63163030U (en)
JPS61156442U (en)
JPH0275949U (en)
JPH0394046U (en)
JPH02114191A (en) Power source switch circuit
JPH01151310A (en) Power amplifier
JPH01156637U (en)
KR930020848A (en) Latch circuit stable to temperature
JPH0446524A (en) Load driving circuit
JPH10107601A (en) Analog/pulse switching output circuit
JPH03123312U (en)
JPH0485829U (en)