JPH04238285A - Radar device - Google Patents

Radar device

Info

Publication number
JPH04238285A
JPH04238285A JP3005204A JP520491A JPH04238285A JP H04238285 A JPH04238285 A JP H04238285A JP 3005204 A JP3005204 A JP 3005204A JP 520491 A JP520491 A JP 520491A JP H04238285 A JPH04238285 A JP H04238285A
Authority
JP
Japan
Prior art keywords
radar
image
image data
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3005204A
Other languages
Japanese (ja)
Other versions
JP3131450B2 (en
Inventor
Tomohiko Suzuki
智彦 鈴木
Yasuo Ito
恭夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP03005204A priority Critical patent/JP3131450B2/en
Publication of JPH04238285A publication Critical patent/JPH04238285A/en
Application granted granted Critical
Publication of JP3131450B2 publication Critical patent/JP3131450B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a single image data from radar images obtained from multiple radars, and display and detect a target. CONSTITUTION:Radar transmit-receive circuits 3, 4 use radar antennas 1, 2 respectively to transmit and receive the pulse electric wave. A/D converter circuits 5, 6 convert the received signal to the digital data respectively, and R memories 7, 8 store the data by one sweep respectively. A control circuit 9 switches a switch circuit 10 in response to the direction of the radar antennas 1, 2 to write the content of the Rtheta memories 7, 8 to an XY memory 12. Single image data is thereby obtained from two radar images.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、複数のレーダを用い
て物標探知を行うレーダ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radar apparatus that detects a target using a plurality of radars.

【0002】0002

【従来の技術】従来より、2つのレーダ装置を備えたシ
ステムでは、各レーダが目的に応じた形態で使用される
場合があった。例えばレーダ装置のどのレーダアンテナ
と送受信部を用い、どの指示部を用いて探知を行うかが
インタースイッチにより切り換え使用されている。
2. Description of the Related Art Conventionally, in systems equipped with two radar devices, each radar has been used in a form depending on its purpose. For example, an interswitch is used to determine which radar antenna and transmitting/receiving section of a radar device is used and which indicating section is used for detection.

【0003】0003

【発明が解決しようとする課題】ところが、従来のレー
ダ装置においては、複数のレーダを用いる場合であって
も、単一のレーダアンテナおよび送受信部を用いて映像
表示が行われるだけであり、複数のレーダアンテナおよ
び送受信部によるレーダ映像信号を同時に用いて表示し
探知する、といった使用方法は不可能であった。
[Problems to be Solved by the Invention] However, in conventional radar devices, even when using multiple radars, image display is performed using only a single radar antenna and transmitting/receiving section; It was not possible to simultaneously display and detect radar video signals from the radar antenna and transmitter/receiver.

【0004】この発明の目的は、複数のレーダより得ら
れるレーダ映像信号を実質的に同時に用いてレーダ映像
表示および物標探知を行えるようにしたレーダ装置を提
供することにある。
An object of the present invention is to provide a radar device that can display radar images and detect targets using radar image signals obtained from a plurality of radars substantially simultaneously.

【0005】[0005]

【課題を解決するための手段】この発明の請求項1に係
るレーダ装置は、複数のレーダより得られる映像信号を
それぞれディジタル画像データに変換する手段と、上記
画像データを略等間隔の区画にそれぞれ割り当てて単一
の画像として記憶する画像メモリと、複数のレーダより
得られるアンテナ方位角信号と送受信タイミング信号か
ら上記画像メモリへの書込アドレスを求める手段と、求
められたアドレスで且つ割り当てられた上記区画内に画
像データを書き込む手段とを備えてなる。
[Means for Solving the Problems] A radar device according to claim 1 of the present invention includes means for converting video signals obtained from a plurality of radars into digital image data, and dividing the image data into sections at approximately equal intervals. an image memory that is allocated to each image and stored as a single image; means for determining a write address to the image memory from antenna azimuth signals and transmission/reception timing signals obtained from a plurality of radars; and means for writing image data into the divided sections.

【0006】請求項2に係るレーダ装置は、複数のレー
ダより得られるレーダ映像のディジタル画像データをそ
れぞれ記憶する画像メモリと、複数の画像メモリから同
一アドレスのデータを読み出す画像データ読出制御手段
と、読み出された各データの加算値または平均値を求め
る画像データ合成手段とを備えてなる。
[0006] A radar device according to a second aspect of the present invention includes: an image memory that stores digital image data of radar images obtained from a plurality of radars; and an image data readout control means that reads data at the same address from the plurality of image memories. and image data synthesizing means for calculating an added value or an average value of each read data.

【0007】さらに請求項3に係るレーダ装置は、複数
のレーダより得られるレーダ映像のディジタル画像デー
タをそれぞれ記憶する画像メモリと、他の画像メモリの
読出アドレスとは異なるアドレスで各画像メモリから画
像データを読み出す手段とを備え、各画像メモリから読
み出した画像データにより一画面分の画像を構成するこ
とを特徴とする。
Furthermore, the radar apparatus according to claim 3 has an image memory that stores digital image data of radar images obtained from a plurality of radars, and reads images from each image memory at an address different from the readout address of the other image memories. The image forming apparatus is characterized in that it comprises a means for reading out data, and an image for one screen is constructed from the image data read out from each image memory.

【0008】[0008]

【作用】請求項1に係るレーダ装置では、複数のレーダ
より得られる映像信号がそれぞれディジタル画像データ
に変換され、これらの画像データが略等間隔の区画にそ
れぞれ割り当てられて単一の画像として画像メモリに記
憶される。その際、複数のレーダより得られるアンテナ
方位角信号と送受信タイミング信号から上記画像メモリ
への書込アドレスが求められ、求められたアドレスでし
かもレーダ毎に割り当てられた上記メモリの区画内に画
像データが書き込まれる。
[Operation] In the radar device according to claim 1, video signals obtained from a plurality of radars are each converted into digital image data, and these image data are allocated to sections at approximately equal intervals to form a single image. stored in memory. At that time, the write address to the image memory is determined from the antenna azimuth signals and transmission/reception timing signals obtained from multiple radars, and the image data is stored at the determined address and within the section of the memory allocated to each radar. is written.

【0009】例えば、レーダアンテナが一定角度回転す
る毎に得られる1スイープ分の映像を画像メモリに書き
込む際、一定角度毎に各レーダより得られる映像を割り
当てる場合、図2に示すように合成された画像データが
得られる。また例えば2つのレーダから得られる映像を
XY座標において等間隔に区画された領域に割り当てる
場合、図5に示すような2つのレーダ映像が合成された
単一の画像が形成される。
For example, when writing one sweep of images obtained each time the radar antenna rotates by a certain angle into the image memory, when allocating the images obtained from each radar at each fixed angle, the images are synthesized as shown in FIG. image data can be obtained. Furthermore, for example, when images obtained from two radars are allocated to areas partitioned at equal intervals on the XY coordinates, a single image is formed by combining the two radar images as shown in FIG. 5.

【0010】請求項2に係るレーダ装置では、複数のレ
ーダより得られるレーダ映像のディジタル画像データが
それぞれ別個に画像メモリに記憶され、画像データ読出
制御手段によって複数の画像メモリから同一アドレスの
データが読み出される。そして画像データ合成手段によ
って、各画像メモリから読み出されたデータの加算値ま
たは平均値が合成画像データとして求められる。上記画
像メモリの同一アドレスには同一地点からの反射波によ
る映像が書き込まれるので、上記合成画像は各レーダの
探知したレーダ映像の重ね合わされた画像として得られ
る。
In the radar device according to the second aspect, digital image data of radar images obtained from a plurality of radars are stored separately in the image memory, and data at the same address is read from the plurality of image memories by the image data reading control means. Read out. Then, the image data synthesizing means calculates the sum or average value of the data read from each image memory as synthesized image data. Since images of reflected waves from the same point are written to the same address in the image memory, the composite image is obtained as an image in which the radar images detected by each radar are superimposed.

【0011】請求項3に係るレーダ装置では、各画像メ
モリに複数のレーダより得られるレーダ映像のディジタ
ル画像データがそれぞれ別個に記憶される。これらの各
画像メモリの画像データは他の画像メモリの読出アドレ
スとは異なるアドレスで読み出され、各画像メモリから
読み出された画像データが一画面分の画像を構成する。
In the radar apparatus according to the third aspect of the present invention, digital image data of radar images obtained from a plurality of radars are stored separately in each image memory. The image data in each of these image memories is read out at an address different from the readout address of the other image memories, and the image data read out from each image memory constitutes one screen's worth of images.

【0012】例えばレーダ探知範囲をX−Y座標におけ
るX軸およびY軸方向にそれぞれ細かく区分し、2つの
レーダ映像のディジタル画像データから一画面分の画像
を構成する場合、例えば2つのレーダより得られたレー
ダ映像のディジタル画像データが図10の(A)および
(B)であれば、その合成後の画像データは図10の(
C)のようになる。
For example, when the radar detection range is divided finely in the X-axis and Y-axis directions in the If the digital image data of the radar image that has been combined is shown in (A) and (B) in FIG. 10, the image data after the synthesis is shown in (
C).

【0013】[0013]

【実施例】この発明の第1の実施例に係るレーダ装置の
ブロック図を図1に示す。図1において1,2はそれぞ
れレーダアンテナである。レーダ送受信回路3,4はそ
れぞれレーダアンテナ1,2を介してパルス状電波の送
受信を行う。制御回路9はレーダ送受信回路3,4に対
し送信トリガパルスを与えるとともに距離カウンタ(不
図示)をカウントして距離データRを求める。また、レ
ーダアンテナ1,2の方位を検出してそれぞれのアンテ
ナ方位に応じて切換回路10を切り換える。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a block diagram of a radar apparatus according to a first embodiment of the present invention. In FIG. 1, 1 and 2 are radar antennas, respectively. Radar transmitting/receiving circuits 3 and 4 transmit and receive pulsed radio waves via radar antennas 1 and 2, respectively. The control circuit 9 provides a transmission trigger pulse to the radar transmitting/receiving circuits 3 and 4, and counts a distance counter (not shown) to obtain distance data R. Further, the directions of the radar antennas 1 and 2 are detected, and the switching circuit 10 is switched according to the direction of each antenna.

【0014】A/D変換回路5,6はそれぞれレーダ送
受信回路3,4から出力される受信信号をディジタルデ
ータに変換する。Rθメモリ7,8は変換されたディジ
タルデータを1スイープ分記憶する。切換回路10は制
御回路9からの切換信号に応じてRθメモリ7または8
の何れか一方のデータを選択的に読み出す。座標変換回
路11は制御回路9から与えられる距離データRおよび
アンテナ方位データθとによる極座標をX−Yの座標デ
ータに変換する。XYメモリ12は座標変換されたX,
Yデータをアドレスとして、切換回路10を介してRθ
メモリ7または8から読み出されたデータを記憶する。 表示部13は例えばCRTの走査に応じてXYメモリ1
2の内容を読み出し、表示信号を作成してレーダ映像を
表示する。
[0014] A/D conversion circuits 5 and 6 convert received signals outputted from radar transmitting and receiving circuits 3 and 4, respectively, into digital data. The Rθ memories 7 and 8 store the converted digital data for one sweep. The switching circuit 10 selects the Rθ memory 7 or 8 according to the switching signal from the control circuit 9.
Selectively read data from either one. The coordinate conversion circuit 11 converts polar coordinates based on distance data R and antenna orientation data θ given from the control circuit 9 into XY coordinate data. The XY memory 12 stores coordinate-converted X,
Using the Y data as an address, Rθ is sent via the switching circuit 10.
Stores data read from memory 7 or 8. The display unit 13 displays the XY memory 1 according to the scanning of the CRT, for example.
The contents of 2 are read out, a display signal is created, and the radar image is displayed.

【0015】図1に示した制御回路9は2つのレーダア
ンテナ1,2の方位をそれぞれ検出するとともにレーダ
アンテナ1が予め定めた方位にあるときRθメモリ7が
選択されるように切換回路10を切り換え、レーダアン
テナ2の方位が予め定めた方位であるときRθメモリ8
が選択されるように切換回路10を切り換える。例えば
360度1スキャン分を1スイープ毎に切り換える場合
、図2に示すように2つのレーダによるレーダ映像が合
成される。同図において例えば実線はレーダアンテナ1
を用いたレーダ映像、破線はレーダアンテナ2を用いた
レーダ映像である。
The control circuit 9 shown in FIG. 1 detects the directions of the two radar antennas 1 and 2, and also controls the switching circuit 10 so that the Rθ memory 7 is selected when the radar antenna 1 is in a predetermined direction. When the direction of the radar antenna 2 is the predetermined direction, the Rθ memory 8
The switching circuit 10 is switched so that . For example, when switching one 360-degree scan every sweep, radar images from two radars are combined as shown in FIG. In the same figure, for example, the solid line is radar antenna 1.
The dashed line is a radar image using radar antenna 2.

【0016】図1に示した実施例では制御回路9がレー
ダアンテナ1,2の各方位をそれぞれ検知するようにし
たため、レーダアンテナ1,2はそれぞれ非同期でスキ
ャンさせることができる。なお、レーダアンテナ1,2
を同期させる場合、また同期させない場合であってもレ
ーダアンテナ1,2の方位に係わらずRθメモリ7,8
の内容を一定時間間隔で交互に読み出し、XYメモリ1
2へ書き込むようにしても良い。
In the embodiment shown in FIG. 1, since the control circuit 9 detects each direction of the radar antennas 1 and 2, the radar antennas 1 and 2 can be scanned asynchronously. In addition, radar antennas 1 and 2
Regardless of the direction of the radar antennas 1 and 2, the Rθ memories 7 and 8
The contents of XY memory 1 are read out alternately at fixed time intervals.
It is also possible to write to 2.

【0017】また、図1に示した実施例ではレーダ送受
信回路毎にRθメモリを設けたが、各レーダアンテナの
方位と電波発射タイミングを同期させれば、一つのRθ
メモリを用いてこれを兼用することもできる。
Furthermore, in the embodiment shown in FIG. 1, an Rθ memory is provided for each radar transmitting/receiving circuit, but if the direction of each radar antenna and the radio wave emission timing are synchronized, one Rθ memory can be used.
It is also possible to use memory for this purpose.

【0018】また、図1および図2に示した例では2つ
のレーダによる映像信号を距離方向の全ての範囲に亘っ
て利用する例であったが、図3に示すように、一方のレ
ーダを遠距離探知用他方のレーダを近距離探知用として
用い、2つのレーダ映像を合成することによって距離方
向において2つのレーダを効率良く利用することができ
る。
Furthermore, in the example shown in FIGS. 1 and 2, video signals from two radars are used over the entire range in the distance direction, but as shown in FIG. The other radar for long-distance detection is used for short-distance detection, and by combining the two radar images, it is possible to efficiently utilize the two radars in the distance direction.

【0019】この実施例に係るレーダ装置はXYメモリ
をある程度以上(例えば800×800画素以上)多く
すれば画像メモリに画像データを交互に記憶しても、2
つのレーダ映像の分解能をおとすことなく記憶できる。 また、各レーダ映像の画像データの記憶内容の新旧更新
はそれぞれのレーダアンテナの回転に同期して行うこと
ができるため小物標等の不安定な物標の表示も他方のレ
ーダに影響なく行える。
In the radar device according to this embodiment, if the number of XY memories is increased to a certain extent (for example, 800 x 800 pixels or more), even if image data is alternately stored in the image memory, 2
It is possible to memorize two radar images without sacrificing their resolution. Furthermore, since the stored contents of the image data of each radar image can be updated in synchronization with the rotation of each radar antenna, unstable targets such as small targets can be displayed without affecting the other radar.

【0020】次に第2の実施例に係るレーダ装置のブロ
ック図を図4に示す。図1に示したレーダ装置の構成と
異なる点は書込選択回路14を設けた点である。この書
込選択回路14は、レーダアンテナ1を用いて得られた
レーダ映像の画像データとレーダアンテナ2を用いて得
られたレーダ映像の画像データとを最終的にXYメモリ
12に書き込む際、その書込み領域を選択するものであ
る。すなわち、切換回路10がRθメモリ7,8の何れ
を選択しているかとXYメモリの書込みアドレスとによ
ってXYメモリ12に対するデータの書込可否を制御す
る。2つのレーダ映像の画像データをXY座標において
等間隔に交互に割り当てるようにした場合、図5に示す
ように2つのレーダ映像が互いに他のレーダ映像と部分
的に置き換えられた単一のレーダ画像が得られる。ここ
で、例えば黒部分はレーダアンテナ1により得られた画
像の画素、白部分はレーダアンテナ2により得られた画
像の画素である。
Next, a block diagram of a radar device according to a second embodiment is shown in FIG. The difference from the configuration of the radar device shown in FIG. 1 is that a write selection circuit 14 is provided. This write selection circuit 14 is used when finally writing the image data of the radar image obtained using the radar antenna 1 and the image data of the radar image obtained using the radar antenna 2 to the XY memory 12. This is for selecting the writing area. That is, whether or not data can be written to the XY memory 12 is controlled depending on which of the Rθ memories 7 and 8 is selected by the switching circuit 10 and the write address of the XY memory. If the image data of the two radar images are allocated alternately at equal intervals in the XY coordinates, a single radar image is created in which the two radar images are partially replaced with other radar images, as shown in Figure 5. is obtained. Here, for example, the black portions are pixels of the image obtained by the radar antenna 1, and the white portions are the pixels of the image obtained by the radar antenna 2.

【0021】2つのレーダ映像の合成は図5に示したパ
ターンに限らず、例えば図6のように直線状の領域を割
り当てても良く、また3つのレーダ映像を合成する際に
は図7に示すように各レーダ映像の画素を規則的に配列
しても良い。図7においてA,B,Cは3種類のレーダ
映像の画素に相当する。
The combination of two radar images is not limited to the pattern shown in FIG. 5; for example, a linear area may be allocated as shown in FIG. 6, and when three radar images are combined, the pattern shown in FIG. As shown, the pixels of each radar image may be arranged regularly. In FIG. 7, A, B, and C correspond to pixels of three types of radar images.

【0022】この第2の実施例に係るレーダ装置は、画
像メモリ内の領域に係わらず2つのレーダ映像の画像を
均一に重畳でき、画像メモリ内の割り当てられた各領域
には対応するレーダ映像しか書き込まれないので重畳動
作が確実に行われる効果がある。
The radar device according to the second embodiment can uniformly superimpose two radar images regardless of the area in the image memory, and each allocated area in the image memory has a corresponding radar image. This has the effect that the superimposition operation is performed reliably because only the data is written.

【0023】次に第3の実施例に係るレーダ装置のブロ
ック図を図8に示す。図8において1,2はそれぞれレ
ーダアンテナである。レーダ送受信回路3,4はそれぞ
れレーダアンテナ1,2を用いてパルス状電波の送受信
を行う。レーダ制御回路19,20はそれぞれレーダ送
受信回路3,4に対し、トリガパルスを与えるとともに
、距離カウンタ(不図示)をカウントアップして距離デ
ータを求める。またそれぞれレーダアンテナ1,2の回
転制御を行うとともにその方位を検出して方位データを
求める。データ制御回路15,16はそれぞれレーダ送
受信回路3,4から出力される受信信号をディジタルデ
ータに変換するとともに、XY座標系に変換してそれぞ
れ画像メモリ17,18へ書き込む。読出制御回路21
は画像メモリ17,18の内容を同時に読み出す。アド
レス制御回路22は画像メモリ17,18の読出アドレ
スをスタートアドレスからエンドアドレスまで順次イン
クリメントし、その制御を繰り返す。加算回路23は画
像メモリ17,18から同時に出力される画像データの
値を加算する。1/2割算回路24は加算結果の1/2
の値を算出する。表示部25は求められた画像データ列
を映像信号に変換して例えばCRTに表示する。
Next, a block diagram of a radar apparatus according to a third embodiment is shown in FIG. In FIG. 8, 1 and 2 are radar antennas, respectively. Radar transmitting/receiving circuits 3 and 4 transmit and receive pulsed radio waves using radar antennas 1 and 2, respectively. Radar control circuits 19 and 20 provide trigger pulses to radar transmitting and receiving circuits 3 and 4, respectively, and count up distance counters (not shown) to obtain distance data. The radar antennas 1 and 2 are also controlled to rotate, and their orientations are detected to obtain orientation data. Data control circuits 15 and 16 convert the received signals outputted from radar transmitting and receiving circuits 3 and 4, respectively, into digital data, convert it into an XY coordinate system, and write it into image memories 17 and 18, respectively. Read control circuit 21
reads the contents of the image memories 17 and 18 simultaneously. The address control circuit 22 sequentially increments the read addresses of the image memories 17 and 18 from the start address to the end address, and repeats the control. The adding circuit 23 adds the values of image data output simultaneously from the image memories 17 and 18. The 1/2 division circuit 24 divides 1/2 of the addition result.
Calculate the value of The display unit 25 converts the obtained image data string into a video signal and displays it on, for example, a CRT.

【0024】以上のようにして2つのレーダ映像の平均
化された映像が得られる。
[0024] In the above manner, an averaged image of two radar images is obtained.

【0025】図8に示した2つの画像メモリ17,18
中にはノイズなどの広がりの少ない不要な信号(a)と
、一方のレーダにより受信された物標信号(b)および
2つのレーダに同時に受信された物標信号(c)がある
。この2つの画像メモリ17,18の画像データを加算
することによって(a)の信号密度は増し、(c)の信
号レベルは大きくなる。そして、加算値を1/2するこ
とによって(a)の信号レベルは半分で高密度、(b)
の信号レベルは元の1/2レベル、(c)の信号は元の
レベルになる。したがって不要信号(a)を強く表示さ
せることなく、また(c)の信号を弱くさせることなく
、(b)の信号を1つの画像データ内に残すことができ
る。
Two image memories 17 and 18 shown in FIG.
The signals include an unnecessary signal (a) such as noise with a small spread, a target signal (b) received by one radar, and a target signal (c) received simultaneously by two radars. By adding the image data of these two image memories 17 and 18, the signal density of (a) increases and the signal level of (c) increases. Then, by halving the added value, the signal level of (a) is halved and high density, and (b)
The signal level of (c) becomes 1/2 the original level, and the signal of (c) becomes the original level. Therefore, the signal (b) can be left in one image data without displaying the unnecessary signal (a) strongly or weakening the signal (c).

【0026】次に第4の実施例に係るレーダ装置のブロ
ック図を図9に示す。図8に示したレーダ装置と異なる
点は、平均値を求める加算回路23および1/2割算回
路24がないことと読出制御回路21およびアドレス制
御回路22の動作である。図9において読出制御回路2
1は画像メモリ17,18の内容を交互に読み出す制御
を行う。アドレス制御回路22は画像メモリ17,18
に対しスタートアドレスからエンドアドレスまで順にア
ドレスを与えるが、画像メモリ17と画像メモリ18に
対し同一アドレスを与えることはなく、交互に与える。 その結果画像メモリ17,18から交互に順に画像デー
タが読み出されることになる。
Next, a block diagram of a radar device according to a fourth embodiment is shown in FIG. The difference from the radar device shown in FIG. 8 is that there is no addition circuit 23 and 1/2 division circuit 24 for calculating an average value, and the operations of the read control circuit 21 and address control circuit 22. In FIG. 9, read control circuit 2
1 performs control to read out the contents of the image memories 17 and 18 alternately. The address control circuit 22 is the image memory 17, 18
Addresses are given in order from the start address to the end address, but the same address is not given to the image memory 17 and the image memory 18, but is given alternately. As a result, image data is read out from the image memories 17 and 18 alternately and in sequence.

【0027】画像メモリ17,18の記憶内容は例えば
図10の(A),(B)の内容であった場合、図10(
C)に示すように合成された単一の画像が表示されるこ
とになる。但し図10において1,2,3・・・および
a,b,c・・・は何れも1画素である。
For example, if the stored contents of the image memories 17 and 18 are as shown in FIGS. 10(A) and 10(B),
A single composite image will be displayed as shown in C). However, in FIG. 10, 1, 2, 3, . . . and a, b, c, . . . are all one pixel.

【0028】この第4の実施例によれば、画像メモリ1
7,18のうち何れか一方にのみ現れた物標の画像デー
タは画素数としては1/2となるが、CRTのスポット
サイズに対し画素を細かくすれば一様に表示することが
できる。
According to this fourth embodiment, the image memory 1
Image data of a target that appears only on either one of 7 and 18 has 1/2 the number of pixels, but it can be displayed uniformly by making the pixels finer than the spot size of the CRT.

【0029】このように2つのレーダ映像の画像データ
を画素単位で交互に抽出して単一の画像データを合成す
れば2つのレーダ映像の平均化効果が得られるが、画面
を比較的荒く区分して2つのレーダ映像を割り当てても
良い。
[0029] If the image data of the two radar images are extracted pixel by pixel alternately and combined into a single image data in this way, the effect of averaging the two radar images can be obtained, but the screen is divided relatively roughly. Alternatively, two radar images may be assigned.

【0030】[0030]

【発明の効果】この発明によれば、次に述べる効果を奏
する。
[Effects of the Invention] According to the present invention, the following effects can be achieved.

【0031】複数のレーダを物標探知の目的に応じてそ
の状態を定めておくことによって、例えばあるレーダで
は受信でき他のレーダでは受信できないような不安定な
物標をも1つの画面に合成することができるので、物標
探知が容易になる。請求項1に係るレーダ装置において
は単独のレーダ装置の場合と略同様の少ない画像メモリ
を用いて複数のレーダ映像の画像データを合成すること
ができる。また請求項2のレーダ装置においては、ノイ
ズなどの不要信号を強く表示させることなく、目標物標
の信号レベルを低下させることなくさらに複数のレーダ
のうち幾つかのレーダ映像にのみ現れた物標信号をも単
一の画像データとして得ることができる。そのため不安
定な物標や微弱な物標信号をも容易に探知できるように
なる。さらに請求項3のレーダ装置においては、ノイズ
などの不要信号のレベルおよび密度がともに増えること
なく複数のレーダ映像の合成画像が得られる。
[0031] By determining the status of multiple radars according to the purpose of target object detection, for example, unstable targets that can be received by one radar but cannot be received by other radars can be combined on a single screen. This makes target detection easier. In the radar device according to the first aspect, image data of a plurality of radar images can be synthesized using a small amount of image memory, which is substantially the same as in the case of a single radar device. In addition, in the radar device of claim 2, the target object that appears only in some radar images among the plurality of radars can be detected without strongly displaying unnecessary signals such as noise and without reducing the signal level of the target object. The signal can also be obtained as single image data. Therefore, even unstable targets and weak target signals can be easily detected. Furthermore, in the radar apparatus of the third aspect, a composite image of a plurality of radar images can be obtained without increasing the level and density of unnecessary signals such as noise.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】第1の実施例に係るレーダ装置のブロック図で
ある。
FIG. 1 is a block diagram of a radar device according to a first embodiment.

【図2】第1の実施例に係るレーダ装置の画像メモリの
割当例を示す図である。
FIG. 2 is a diagram showing an example of image memory allocation in the radar device according to the first embodiment.

【図3】第1の実施例に係るレーダ装置の画像メモリの
他の割当例を示す図である。
FIG. 3 is a diagram showing another example of allocation of image memory in the radar device according to the first embodiment.

【図4】第2の実施例に係るレーダ装置のブロック図で
ある。
FIG. 4 is a block diagram of a radar device according to a second embodiment.

【図5】第2の実施例に係るレーダ装置の画像メモリの
割当例を示す図である。
FIG. 5 is a diagram showing an example of allocation of image memory in a radar device according to a second embodiment.

【図6】第2の実施例に係るレーダ装置の画像メモリの
他の割当例を示す図である。
FIG. 6 is a diagram showing another example of allocation of image memory in the radar device according to the second embodiment.

【図7】第2の実施例に係るレーダ装置の画像メモリの
他の割当例を示す図である。
FIG. 7 is a diagram showing another example of allocation of image memory in the radar device according to the second embodiment.

【図8】第3の実施例に係るレーダ装置のブロック図で
ある。
FIG. 8 is a block diagram of a radar device according to a third embodiment.

【図9】第4の実施例に係るレーダ装置のブロック図で
ある。
FIG. 9 is a block diagram of a radar device according to a fourth embodiment.

【図10】第4の実施例に係るレーダ装置の画像メモリ
の読出例を示す図であり、(A)および(B)は2つの
画像メモリの内容、(C)は構成された一画面分の画像
をそれぞれ示す。
FIG. 10 is a diagram showing an example of reading out the image memory of the radar device according to the fourth embodiment, in which (A) and (B) are the contents of two image memories, and (C) is one configured screen. The images are shown respectively.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】  複数のレーダより得られる映像信号を
それぞれディジタル画像データに変換する手段と、上記
画像データを略等間隔の区画にそれぞれ割り当てて単一
の画像として記憶する画像メモリと、複数のレーダより
得られるアンテナ方位角信号と送受信タイミング信号か
ら上記画像メモリへの書込アドレスを求める手段と、求
められたアドレスで且つ割り当てられた上記区画内に画
像データを書き込む手段とを備えてなるレーダ装置。
1. Means for converting video signals obtained from a plurality of radars into digital image data, an image memory for allocating the image data to sections at approximately equal intervals and storing them as a single image; A radar comprising means for determining a writing address to the image memory from an antenna azimuth signal and a transmission/reception timing signal obtained from the radar, and means for writing image data at the determined address and within the allocated section. Device.
【請求項2】  複数のレーダより得られるレーダ映像
のディジタル画像データをそれぞれ記憶する画像メモリ
と、複数の画像メモリから同一アドレスのデータを読み
出す画像データ読出制御手段と、読み出された各データ
の加算値または平均値を求める画像データ合成手段とを
備えてなるレーダ装置。
2. An image memory for storing digital image data of radar images obtained from a plurality of radars, an image data readout control means for reading out data at the same address from the plurality of image memories, and an image data readout control means for reading out data at the same address from the plurality of image memories; A radar device comprising image data synthesis means for calculating an added value or an average value.
【請求項3】  複数のレーダより得られるレーダ映像
のディジタル画像データをそれぞれ記憶する画像メモリ
と、他の画像メモリの読出アドレスとは異なるアドレス
で各画像メモリから画像データを読み出す手段とを備え
、各画像メモリから読み出した画像データにより一画面
分の画像を構成することを特徴とするレーダ装置。
3. An image memory for storing digital image data of radar images obtained from a plurality of radars, and means for reading image data from each image memory at an address different from read addresses of other image memories, A radar device characterized in that an image for one screen is constructed from image data read from each image memory.
JP03005204A 1991-01-21 1991-01-21 Radar equipment Expired - Fee Related JP3131450B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03005204A JP3131450B2 (en) 1991-01-21 1991-01-21 Radar equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03005204A JP3131450B2 (en) 1991-01-21 1991-01-21 Radar equipment

Publications (2)

Publication Number Publication Date
JPH04238285A true JPH04238285A (en) 1992-08-26
JP3131450B2 JP3131450B2 (en) 2001-01-31

Family

ID=11604668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03005204A Expired - Fee Related JP3131450B2 (en) 1991-01-21 1991-01-21 Radar equipment

Country Status (1)

Country Link
JP (1) JP3131450B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039616A (en) * 2006-08-07 2008-02-21 Fujitsu Ltd Wide band radar device and its moving object detection method
US7541973B2 (en) 2005-04-20 2009-06-02 Furno Electric Company Limited Radar apparatus for combining and displaying data from a plurality of radar antennas
JP6257868B1 (en) * 2017-02-20 2018-01-10 三菱電機株式会社 Sensor data integration device, sensor data integration method, and sensor data integration program

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247320A (en) 2011-05-27 2012-12-13 Furuno Electric Co Ltd Video display device and radar device
KR101505855B1 (en) * 2013-03-07 2015-03-25 현대비에스앤씨 (주) Agent-based Hybrid Radar Apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541973B2 (en) 2005-04-20 2009-06-02 Furno Electric Company Limited Radar apparatus for combining and displaying data from a plurality of radar antennas
JP2008039616A (en) * 2006-08-07 2008-02-21 Fujitsu Ltd Wide band radar device and its moving object detection method
JP6257868B1 (en) * 2017-02-20 2018-01-10 三菱電機株式会社 Sensor data integration device, sensor data integration method, and sensor data integration program
WO2018150591A1 (en) * 2017-02-20 2018-08-23 三菱電機株式会社 Sensor data integration device, sensor data integration method, and sensor data integration program
CN110291419A (en) * 2017-02-20 2019-09-27 三菱电机株式会社 Sensing data integrating apparatus, sensing data integration method and sensing data integrated process
US11181618B2 (en) 2017-02-20 2021-11-23 Mitsubishi Electric Corporation Sensor data integration device, sensor data integration method and computer readable medium

Also Published As

Publication number Publication date
JP3131450B2 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
US7541973B2 (en) Radar apparatus for combining and displaying data from a plurality of radar antennas
JP2007333482A (en) Radar device, and radar image display method
GB2441880A (en) Presenting plural kinds of radar echo signals on a single display
JPH04238285A (en) Radar device
JP3507717B2 (en) Radar equipment
US7679548B2 (en) Radar apparatus
JPS6148283A (en) Video display device
JP2001296348A (en) Video display for three dimensional radar
JPS61104275A (en) System for synthesis of radar video signal
EP0184208B1 (en) Digital scan converter
JP3008906B2 (en) Radar video display
JPH0380268B2 (en)
JP2687300B2 (en) Coordinate converter
JP3066988B2 (en) Radar indicating device and radar device using the same
JPH0464432B2 (en)
JP2648983B2 (en) Radar equipment
JP3208228B2 (en) Radar equipment
JPH0815419A (en) Two-frequency radar equipment
JPH07110372A (en) Multiple reflection false image removing apparatus
CA2079470A1 (en) Radar apparatus
JP2004361126A (en) Radar device and analogous device
JPH10123232A (en) Method and device for displaying radar image
JPH09281214A (en) Display processor
JPH0410030B2 (en)
JPH04125483A (en) Radar system

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees