JPH04237204A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH04237204A
JPH04237204A JP3005287A JP528791A JPH04237204A JP H04237204 A JPH04237204 A JP H04237204A JP 3005287 A JP3005287 A JP 3005287A JP 528791 A JP528791 A JP 528791A JP H04237204 A JPH04237204 A JP H04237204A
Authority
JP
Japan
Prior art keywords
operational amplifier
amplifier
circuit
resistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3005287A
Other languages
Japanese (ja)
Inventor
Misao Furuya
操 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP3005287A priority Critical patent/JPH04237204A/en
Publication of JPH04237204A publication Critical patent/JPH04237204A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To implement the frequency characteristic compensation of a sound signal reproduced by a magnetic head without use of an electrolytic capacitor. CONSTITUTION:An operational amplifier 1 is formed to have a high output impedance being a multiple of (k) of a resistance R1. Thus, a filter circuit 2 having a low pass filter characteristic is formed by a capacitor C1 with a small capacitance of 1[muF] or less. An operational amplifier 4 applies high frequency characteristic compensation to a reproduction signal of a magnetic head 3 and the filter circuit 2 applies a low frequency characteristic compensation to the signal. Moreover, an output of a buffer amplifier comprising an operational amplifier 5 is applied with DC negative feedback through a resistor R2 so as to reduce an output offset voltage.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は増幅回路に係り、特にテ
ープレコーダ,ビデオテープレコーダ等の音声信号の前
置増幅に使用する増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit used for preamplifying audio signals in tape recorders, video tape recorders, etc.

【0002】0002

【従来の技術】従来、テープレコーダ等の磁気ヘッドが
出力する音声信号を増幅する増幅回路としては、次に示
す回路が一般に知られている。図5は、従来の増幅回路
の一例の回路図である。図において、3は磁気ヘッド、
4は差動増幅器からなる演算増幅器を夫々示す。磁気ヘ
ッド3は、一端をグランドに、他端を第1の演算増幅器
(以下、演算増幅器と略す)4の非反転入力端子に接続
されている。磁気ヘッド3は、磁気テープ(図示せず。 )に記録された音声信号を再生して出力する。
2. Description of the Related Art Conventionally, the following circuits are generally known as amplifier circuits for amplifying audio signals output from a magnetic head of a tape recorder or the like. FIG. 5 is a circuit diagram of an example of a conventional amplifier circuit. In the figure, 3 is a magnetic head;
4 designates operational amplifiers each consisting of a differential amplifier. The magnetic head 3 has one end connected to ground and the other end connected to a non-inverting input terminal of a first operational amplifier (hereinafter abbreviated as operational amplifier) 4. The magnetic head 3 reproduces and outputs an audio signal recorded on a magnetic tape (not shown).

【0003】抵抗R4 及びR5 は夫々直列接続され
、抵抗R4 の一端は演算増幅器4の反転入力端子に、
抵抗R5 の一端は演算増幅器4の出力端子に夫々接続
されている。抵抗R5 の両端にはコンデンサC2 が
接続されている。
Resistors R4 and R5 are connected in series, and one end of resistor R4 is connected to the inverting input terminal of operational amplifier 4.
One end of the resistor R5 is connected to the output terminal of the operational amplifier 4, respectively. A capacitor C2 is connected to both ends of the resistor R5.

【0004】抵抗R3 の一端は演算増幅器4の反転入
力端子に、他端は電解コンデンサC4 の+側端子に夫
々接続されている。電解コンデンサC4 の一側端子は
グランドに接続されている。また、抵抗R3 とコンデ
ンサC4 の接続点と演算増幅器4の出力端子には抵抗
R16が接続されている。
One end of the resistor R3 is connected to the inverting input terminal of the operational amplifier 4, and the other end is connected to the positive terminal of the electrolytic capacitor C4. One terminal of the electrolytic capacitor C4 is connected to ground. Further, a resistor R16 is connected to the connection point between the resistor R3 and the capacitor C4 and the output terminal of the operational amplifier 4.

【0005】上記の抵抗R4 ,R5 及びコンデンサ
C2 からなる時定数回路により、磁気ヘッド3の出力
信号の高域の周波数特性の補償を行なっている。また抵
抗R3 及びコンデンサC4 からなる時定数回路によ
り、低域の周波数特性の補償も併せて行なっている。抵
抗R16は直流帰還により演算増幅器4のバイアス電流
によるオフセット電圧を低減している。コンデンサC4
 はまた、演算増幅器4のオフセット電圧による出力電
圧の振れを防止している。
The high frequency characteristics of the output signal of the magnetic head 3 are compensated by the time constant circuit consisting of the resistors R4 and R5 and the capacitor C2. Further, a time constant circuit consisting of a resistor R3 and a capacitor C4 also compensates for low frequency characteristics. The resistor R16 reduces the offset voltage caused by the bias current of the operational amplifier 4 by direct current feedback. Capacitor C4
This also prevents fluctuations in the output voltage due to the offset voltage of the operational amplifier 4.

【0006】演算増幅器4は、一般に70dB程度の高
利得に設定されるため、抵抗R3 は数10〔Ω〕の値
となる。このためコンデンサC4 は、100〔Hz〕
以下の所望の低域補償を行なうために、100〜200
〔μF〕の電界コンデンサが通常使用されている。
Since the operational amplifier 4 is generally set to a high gain of about 70 dB, the resistance R3 has a value of several tens of Ω. Therefore, capacitor C4 has a frequency of 100 [Hz]
100-200 to achieve the desired low frequency compensation below.
[μF] electrolytic capacitors are commonly used.

【0007】[0007]

【発明が解決しようとする課題】しかるに、上記構成の
増幅回路によれば、100〔μF〕以上の容量値の電解
コンデンサを使用しなければならない。100〔μF〕
以上の電解コンデンサは、一般に直径約6.3〔mm〕
、印刷回路基板実装時の高さ約5.5〔mm〕以上から
成るために、テープレコーダ等の小型化、特に薄型化を
著しく妨げていた。
However, according to the amplifier circuit having the above configuration, an electrolytic capacitor having a capacitance of 100 [μF] or more must be used. 100 [μF]
The above electrolytic capacitors generally have a diameter of about 6.3 [mm]
The height of the tape recorder when mounted on a printed circuit board is approximately 5.5 mm or more, which significantly impedes the miniaturization of tape recorders and the like, particularly the slimming down of tape recorders and the like.

【0008】本発明は上記の欠点に鑑みなてなされたも
のであって、電解コンデンサを使用することなく、所望
の周波数特性の補償が行なえ、テープレターダ等を薄型
化することが可能な増幅回路を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned drawbacks, and provides an amplifier that can compensate for desired frequency characteristics without using electrolytic capacitors, and can make tape retarders etc. thinner. The purpose is to provide circuits.

【0009】[0009]

【課題を解決するための手段】上記の問題を解決するた
めに本発明では、再生音声信号を増幅する第1の演算増
幅器と、該第1の演算増幅器の帰還路に接続された時定
数回路とよりなる増幅回路において、前記第1の演算増
幅器の出力端子に接続され高出力インピーダンスに構成
された第2の演算増幅器と、該第2の演算増幅器の入力
端子に接続された出力インピーダンス設定用抵抗と、該
第2の演算増幅器の出力端子に接続されたコンデンサと
からなり、低域周波数成分を選択するフィルタ回路と、
該フィルタ回路の出力端子に接続された第3の演算増幅
器を有するバッファアンプと、該バッファアンプの出力
端子と前記第1の演算増幅器の帰還入力端子に接続され
た帰還抵抗とを設けた。
[Means for Solving the Problems] In order to solve the above problems, the present invention includes a first operational amplifier for amplifying a reproduced audio signal, and a time constant circuit connected to a feedback path of the first operational amplifier. an amplifier circuit comprising: a second operational amplifier connected to the output terminal of the first operational amplifier and configured to have a high output impedance; and an output impedance setting connected to the input terminal of the second operational amplifier. a filter circuit that selects a low frequency component, and includes a resistor and a capacitor connected to the output terminal of the second operational amplifier;
A buffer amplifier having a third operational amplifier connected to the output terminal of the filter circuit, and a feedback resistor connected to the output terminal of the buffer amplifier and the feedback input terminal of the first operational amplifier were provided.

【0010】0010

【作用】前記再生音声信号は、前記第1の演算増幅器に
より高域周波数特性補償される。
[Operation] The reproduced audio signal is compensated for its high frequency characteristics by the first operational amplifier.

【0011】前記フィルタ回路は、前記出力インピーダ
ンス設定用抵抗により設定された前記高出力インピーダ
ンスと前記コンデンサとで構成される。前記フィルタ回
路は、前記再生音声信号の低域周波数特性補償を行なう
The filter circuit includes the high output impedance set by the output impedance setting resistor and the capacitor. The filter circuit compensates for low frequency characteristics of the reproduced audio signal.

【0012】前記帰還抵抗により、前記バッファアンプ
の出力信号が前記第1の演算増幅回路の入力端子に直流
帰還される。
The output signal of the buffer amplifier is DC-feedbacked to the input terminal of the first operational amplifier circuit by the feedback resistor.

【0013】[0013]

【実施例】次に、本発明の実施例について説明する。図
1は本発明の一実施例の構成を示す回路図である。同図
中、図5と同一構成部分については同一符号を付し、そ
の説明は適宜省略する。図1において、1,5夫々は差
動増幅器から成る第2及び第3の演算増幅器(以下、夫
々演算増幅器と略す。)を示している。
[Example] Next, an example of the present invention will be described. FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention. In the figure, the same components as those in FIG. 5 are denoted by the same reference numerals, and the explanation thereof will be omitted as appropriate. In FIG. 1, numerals 1 and 5 respectively indicate second and third operational amplifiers (hereinafter abbreviated as operational amplifiers) each comprising a differential amplifier.

【0014】演算増幅器4の利得を設定する抵抗R3 
は、一端を演算増幅器4の反転入力端子に、他端をグラ
ンドに接続されている。演算増幅器4の出力端子は、演
算増幅器1の非反転入力端子に接続されている。
Resistor R3 that sets the gain of operational amplifier 4
has one end connected to the inverting input terminal of the operational amplifier 4, and the other end connected to ground. The output terminal of the operational amplifier 4 is connected to the non-inverting input terminal of the operational amplifier 1.

【0015】演算増幅器1の反転入力端子には、出力イ
ンピーダンス設定用抵抗である抵抗R1 が接続され、
抵抗R1 の他端はグランドに接続されている。演算増
幅器1の出力インピーダンスは高インピーダンスに設定
されており、そのインピーダンス値は抵抗R1 により
設定出来る。この構成についての詳細な説明は後述する
。演算増幅器1の出力端子にはコンデンサC1 が接続
され、コンデンサC1 の他端はグランドに接続されて
いる。これによりフィルタ回路2が構成されている。
A resistor R1, which is an output impedance setting resistor, is connected to the inverting input terminal of the operational amplifier 1.
The other end of resistor R1 is connected to ground. The output impedance of the operational amplifier 1 is set to a high impedance, and the impedance value can be set by a resistor R1. A detailed explanation of this configuration will be given later. A capacitor C1 is connected to the output terminal of the operational amplifier 1, and the other end of the capacitor C1 is connected to ground. This constitutes a filter circuit 2.

【0016】フィルタ回路2の出力端子は、演算増幅器
5の非反転入力端子に接続されている。演算増幅器5の
反転入力端子には抵抗R6 及びR7 が接続されてい
る。 抵抗R6 の他端はグランドに、抵抗R7 の他端は、
演算増幅器5の出力端子に夫々接続され、これによりバ
ッファアンプ6が構成されている。
The output terminal of the filter circuit 2 is connected to the non-inverting input terminal of the operational amplifier 5. Resistors R6 and R7 are connected to the inverting input terminal of the operational amplifier 5. The other end of resistor R6 is grounded, and the other end of resistor R7 is
They are respectively connected to the output terminals of the operational amplifier 5, thereby forming a buffer amplifier 6.

【0017】バッファアンプ6の出力端子には、抵抗R
2 が接続されている。抵抗R2 の他端は演算増幅器
4の反転入力端子に接続されている。高インピーダンス
に構成されたフィルタ回路2の出力インピーダンスを、
バッファアンプ6により低インピーダンスに変換し、抵
抗R2 を介して直流的に電流帰還をかけている。
A resistor R is connected to the output terminal of the buffer amplifier 6.
2 is connected. The other end of the resistor R2 is connected to the inverting input terminal of the operational amplifier 4. The output impedance of the filter circuit 2 configured with high impedance is
The buffer amplifier 6 converts the impedance into low impedance, and direct current feedback is applied via the resistor R2.

【0018】上記構成では、抵抗R2 ,R6 ,R7
 の値により直流負帰還量を調整して出力オフセット電
圧を低減している。また、高域周波数補償は従来どおり
抵抗R4 ,R5 及びコンデンサC2 により行ない
、低域周波数補償はフィルタ回路2により行なっている
In the above configuration, the resistors R2, R6, R7
The amount of DC negative feedback is adjusted according to the value of to reduce the output offset voltage. Further, high frequency compensation is performed by resistors R4, R5 and capacitor C2 as before, and low frequency compensation is performed by filter circuit 2.

【0019】次に、このフィルタ回路2の構成の具体例
について図2の回路図と共に説明する。同図中、図1と
同一構成部分については同一符号を付し、その説明は省
略する。図2において、1は演算増幅器であり、その具
体的な回路図を示している。電源端子7,8夫々には、
正の電源電圧VCC及び負の電源電圧−VEEが接続さ
れている演算増幅器1,4,5夫々には電源端子7及び
8が接続され、電源電圧VCC及び−VEEが供給され
ている。
Next, a specific example of the configuration of this filter circuit 2 will be explained with reference to the circuit diagram of FIG. 2. In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals, and the explanation thereof will be omitted. In FIG. 2, 1 is an operational amplifier, and a specific circuit diagram thereof is shown. Power terminals 7 and 8 each have
Power supply terminals 7 and 8 are connected to operational amplifiers 1, 4, and 5, respectively, which are connected to a positive power supply voltage VCC and a negative power supply voltage -VEE, and are supplied with power supply voltages VCC and -VEE.

【0020】NPN型トランジスタQ12はダイオード
接続されて、エミッタを電源電圧−VEEに、コレクタ
を抵抗R9 及びNPN型トランジスタQ11のベース
に接続されている。抵抗R9 の他端は電源電圧VCC
に接続されている。トランジスタQ11のコレクタはN
PN型差動対トランジスタQ1 ,Q2 の共通エミッ
タに、エミッタは抵抗R8 に夫々接続されている。抵
抗R8 の他端は電源電圧−VEEに接続されている。
The NPN transistor Q12 is diode-connected, with its emitter connected to the power supply voltage -VEE and its collector connected to the resistor R9 and the base of the NPN transistor Q11. The other end of resistor R9 is the power supply voltage VCC
It is connected to the. The collector of transistor Q11 is N
The common emitters of the PN-type differential pair transistors Q1 and Q2 are connected to a resistor R8, respectively. The other end of resistor R8 is connected to power supply voltage -VEE.

【0021】差動対トランジスタQ1 ,Q2 夫々の
コレクタには、夫々ダイオード接続されたPNP型トラ
ンジスタQ3 及びPNP型トランジスタQ5 のコレ
クタが接続されている。トランジスタQ3 ,Q5 の
エミッタは電源電圧VCCに接続されている。
The collectors of the differential pair transistors Q1 and Q2 are connected to the collectors of a diode-connected PNP transistor Q3 and a PNP transistor Q5, respectively. The emitters of transistors Q3 and Q5 are connected to power supply voltage VCC.

【0022】出力トランジスタであるPNP型トランジ
スタQ9 はトランジスタQ3 とカレントミラー接続
されている。トランジスタQ3 とトランジスタQ9 
の電流比は、夫々のトランジスタのエミッタ面積比によ
りk1 倍に設定されている。トランジスタQ9 のエ
ミッタは、電源電圧VCCに接続されている。また、ト
ランジスタQ9 のコレクタは、NPN型トランジスタ
Q10のコレクタに接続されている。
A PNP type transistor Q9, which is an output transistor, is connected to the transistor Q3 in a current mirror connection. Transistor Q3 and transistor Q9
The current ratio is set to k1 times by the emitter area ratio of each transistor. The emitter of transistor Q9 is connected to power supply voltage VCC. Further, the collector of transistor Q9 is connected to the collector of NPN type transistor Q10.

【0023】PNP型トランジスタQ4 はトランジス
タQ3 とカレントミラー接続されている。トランジス
タQ3 とトランジスタQ4 の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりk2 倍に設定されて
おり、その値はk1 <k2 となる様選ばれている。 トランジスタQ4 のエミッタは、電源電圧VCCに接
続されている。また、トランジスタQ4 のコレクタは
、差動トランジスタQ2 のベース及びNPN型トラン
ジスタQ7 のコレクタに接続されている。
PNP type transistor Q4 is connected to transistor Q3 in a current mirror connection. The current ratio between transistor Q3 and transistor Q4 is set to k2 times by the emitter area ratio of each transistor, and the value is selected so that k1 < k2. The emitter of transistor Q4 is connected to power supply voltage VCC. Further, the collector of the transistor Q4 is connected to the base of the differential transistor Q2 and the collector of the NPN transistor Q7.

【0024】PNP型トランジスタQ6 はトランジス
タQ5 とカレントミラー接続されている。トランジス
タQ5 とトランジスタQ4 の電流比は、夫々のトラ
ンジスタのエミッタ面積比によりk2 倍に設定されて
いる。トランジスタQ6 のエミッタは、電源電圧VC
Cに接続されている。また、トランジスタQ6 のコレ
クタは、NPN型トランジスタQ8 のコレクタに接続
されている。
PNP type transistor Q6 is connected to transistor Q5 in a current mirror connection. The current ratio between transistor Q5 and transistor Q4 is set to k2 times by the emitter area ratio of each transistor. The emitter of transistor Q6 is connected to the power supply voltage VC
Connected to C. Further, the collector of the transistor Q6 is connected to the collector of the NPN transistor Q8.

【0025】トランジスタQ8 はダイオード接続され
ており、トランジスタQ8 のエミッタは電源電圧−V
EEに接続されている。また、トランジスタQ8 のベ
ースは、トランジスタQ7 及びトランジスタQ10の
夫々のベースに接続されている。トランジスタQ7 、
トランジスタQ10夫々のエミッタは、電源電圧−VE
Eに接続されている。
Transistor Q8 is diode-connected, and the emitter of transistor Q8 is connected to the power supply voltage -V.
Connected to EE. Further, the base of transistor Q8 is connected to the bases of transistor Q7 and transistor Q10, respectively. Transistor Q7,
The emitter of each transistor Q10 is connected to the power supply voltage -VE
Connected to E.

【0026】演算増幅器1の非反転入力端子となる差動
トランジスタQ1 のベースには、演算増幅器4の出力
端子が接続されている。反転入力端子となる差動トラン
ジスタQ2 のベースには、抵抗R1 が接続されてい
る。出力端子となるトランジスタQ9 のコレクタには
コンデンサC1 が接続されている。抵抗R1 、コン
ゲンサC1 夫々はグランドに接続されている。また、
トランジスタQ9 のコレクタは、バッファアンプを構
成する演算増幅器5の非反転入力端子に接続されている
The output terminal of the operational amplifier 4 is connected to the base of the differential transistor Q1, which serves as the non-inverting input terminal of the operational amplifier 1. A resistor R1 is connected to the base of the differential transistor Q2, which serves as an inverting input terminal. A capacitor C1 is connected to the collector of a transistor Q9 which serves as an output terminal. The resistor R1 and capacitor C1 are each connected to ground. Also,
The collector of transistor Q9 is connected to the non-inverting input terminal of operational amplifier 5 constituting a buffer amplifier.

【0027】次に、上記のとおり構成されたフィルタ回
路2について詳しく説明する。図において、抵抗R1 
を流れる電流をi、差動トランジスタQ1 ,Q2 夫
々のベース電圧をV1 ,V2 とする。
Next, the filter circuit 2 configured as described above will be explained in detail. In the figure, resistance R1
Assume that the current flowing through is i, and the base voltages of differential transistors Q1 and Q2 are V1 and V2, respectively.

【0028】オフセット電圧を0とすれば、V1 ,V
2 の関係は、 V1 =V2 =R1 i            (
1) また、トランジスタQ9 のコレクタにおける出
力インピーダンスROUT は、各カレントミラー回路
の電流比k1 ,k2 により、
[0028] If the offset voltage is 0, V1, V
2 relationship is V1 = V2 = R1 i (
1) Also, the output impedance ROUT at the collector of the transistor Q9 is determined by the current ratio k1, k2 of each current mirror circuit, as follows:

【0029】[0029]

【数1】[Math 1]

【0030】で表わされる。一例として、R1 =1〔
MΩ〕のとき、電流比k1 =0.5、k2 =5に選
ぶと
It is expressed as: As an example, R1 = 1 [
MΩ], if you choose the current ratio k1 = 0.5, k2 = 5, then

【0031】[0031]

【数2】[Math 2]

【0032】とすることが出来る。このように、演算増
幅器1の出力インピーダンスROUT を、抵抗R1 
の値のk2 /k1 倍とすることが出来る。このため
、コンデンサC1 は小容量で、100〔Hz〕以下の
低域時定数を有するローパスフィルタ回路を構成するこ
とが出来る。
[0032] In this way, the output impedance ROUT of the operational amplifier 1 is changed to the resistance R1
It can be k2/k1 times the value of. Therefore, the capacitor C1 has a small capacity and can constitute a low-pass filter circuit having a low-frequency time constant of 100 [Hz] or less.

【0033】なお、演算増幅器1の電圧利得は例えば1
に設定し、総合的な利得の調整は抵抗R2 ,R5 に
設定し、総合的な利得の調整は抵抗R2 ,R5 及び
演算増幅器5により行ない、総合的に安定に動作し、所
望の周波数特性が得られる様に調整する。
Note that the voltage gain of the operational amplifier 1 is, for example, 1
The total gain is adjusted using resistors R2 and R5, and the total gain is adjusted using resistors R2 and R5 and the operational amplifier 5, so that the overall operation is stable and the desired frequency characteristics are achieved. Adjust as desired.

【0034】例えば、ROUT =10〔MΩ〕に設定
し、C1 =1〔μF〕、C2 =0.033〔μF〕
、R3 =50〔Ω〕、R4 =4〔kΩ〕、R5 =
120〔kΩ〕、R6 =33〔kΩ〕、R7 =10
0〔kΩ〕のときに、R2 の値を選んで計算機により
シミュレーションした結果を次に示す。
For example, set ROUT = 10 [MΩ], C1 = 1 [μF], C2 = 0.033 [μF]
, R3 = 50 [Ω], R4 = 4 [kΩ], R5 =
120 [kΩ], R6 = 33 [kΩ], R7 = 10
The results of a computer simulation with a selected value of R2 when 0 [kΩ] are shown below.

【0035】図3は、本発明の一実施例の周波数特性の
計算機によるシミュレーション結果を示す図である。図
において、横軸は対数スケールで周波数を示し、縦軸は
リニヤスケールで利得を示している。図中、Iで示す曲
線は帰還抵抗R2 =1〔kΩ〕のときの増幅回路の周
波数特性を示している。同様に、II,III ,IV
で示す夫々の曲線は、R2 =750,500,250
〔Ω〕のときの周波数特性を示している。夫々の曲線が
示すとおり、ROUT =10〔MΩ〕、C1 =1〔
μF〕として低域時定数3180〔μsec〕以下の周
波数特性が得られている。
FIG. 3 is a diagram showing the results of a computer simulation of the frequency characteristics of an embodiment of the present invention. In the figure, the horizontal axis shows frequency on a logarithmic scale, and the vertical axis shows gain on a linear scale. In the figure, the curve indicated by I shows the frequency characteristics of the amplifier circuit when the feedback resistance R2 = 1 [kΩ]. Similarly, II, III, IV
The respective curves shown are R2 = 750, 500, 250
It shows the frequency characteristics when [Ω]. As the respective curves show, ROUT = 10 [MΩ], C1 = 1 [
A frequency characteristic with a low frequency time constant of 3180 [μsec] or less is obtained.

【0036】以上説明したとおり本実施例によれば、演
算増幅器1の出力インピーダンスを高く設定することに
よって、1〔μF〕以下のコンデンサC1 を使用して
所望の周波数特性を実現することが出来る。このため、
従来使用していた電解コンデンサを使用することなく、
セラミック型のチップコンデンサと抵抗、半導体とで増
幅回路を構成することが可能になる。
As explained above, according to this embodiment, by setting the output impedance of the operational amplifier 1 high, desired frequency characteristics can be achieved using the capacitor C1 of 1 [μF] or less. For this reason,
Without using conventional electrolytic capacitors,
It becomes possible to construct an amplifier circuit using a ceramic chip capacitor, a resistor, and a semiconductor.

【0037】したがって、全ての回路部品をチップ部品
化することにより、増幅回路基板の小型化と薄型化が行
なえる。よって、テープレコーダ等の小型化並びに薄型
化を図ることが出来る。また、チップコンデンサは数〔
μF〕から数10〔μF〕でも使用することが出来るが
、この値を1〔μF〕以下にすることにより部品コスト
を低減することが可能になる。
Therefore, by converting all circuit components into chip components, the amplifier circuit board can be made smaller and thinner. Therefore, tape recorders and the like can be made smaller and thinner. In addition, there are several chip capacitors [
μF] to several tens of μF can be used, but by reducing this value to 1 μF or less, it is possible to reduce component costs.

【0038】次に、図4は本発明の他の実施例の構成を
示す回路図である。同図中、図1と同一構成部分につい
ては同一符号を付し、その説明は省略する。図4におい
て、4a,5a夫々は演算増幅器を示している。演算増
幅器4aは、反転入力端子に磁気ヘッド3の出力端子が
接続されている。また、非反転入力端子と出力端子に、
時定数回路が接続されている。
Next, FIG. 4 is a circuit diagram showing the configuration of another embodiment of the present invention. In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals, and the explanation thereof will be omitted. In FIG. 4, 4a and 5a each indicate an operational amplifier. The output terminal of the magnetic head 3 is connected to the inverting input terminal of the operational amplifier 4a. Also, for the non-inverting input terminal and output terminal,
A time constant circuit is connected.

【0039】演算増幅器1の出力端子と演算増幅器5a
の反転入力端子には、抵抗R11が接続されている。演
算増幅器1の出力端子と演算増幅器5aの出力端子には
、抵抗R12とコンデンサC3 が接続されている。ま
た、演算増幅器5aの非反転入力端子には、抵抗R10
が接続されている。抵抗R10の他端はグランドに接続
されている。直流帰還抵抗R2 は、演算増幅器5aの
出力端子と、演算増幅器4aの反転入力端子に接続され
ている。
Output terminal of operational amplifier 1 and operational amplifier 5a
A resistor R11 is connected to the inverting input terminal of. A resistor R12 and a capacitor C3 are connected to the output terminal of the operational amplifier 1 and the output terminal of the operational amplifier 5a. In addition, a resistor R10 is connected to the non-inverting input terminal of the operational amplifier 5a.
is connected. The other end of resistor R10 is connected to ground. The DC feedback resistor R2 is connected to the output terminal of the operational amplifier 5a and the inverting input terminal of the operational amplifier 4a.

【0040】上記実施例においては、演算増幅器5a、
抵抗R10,R11,R12及びコンデンサC3 から
成るバッファ回路と、演算増幅器1とによりローパスフ
ィルタ回路が構成されている。
In the above embodiment, the operational amplifier 5a,
A low-pass filter circuit is constituted by a buffer circuit consisting of resistors R10, R11, R12 and a capacitor C3, and an operational amplifier 1.

【0041】[0041]

【発明の効果】上述の如く本発明によれば、電解コンデ
ンサを使用することなく、小型のチップコンデンサを用
いて所望の周波数特性の増幅回路を構成出来るため、テ
ープレコーダ等の小型化並びに薄型化が行なえる特長が
ある。
[Effects of the Invention] As described above, according to the present invention, an amplifier circuit with desired frequency characteristics can be constructed using small chip capacitors without using electrolytic capacitors, so tape recorders, etc. can be made smaller and thinner. It has the advantage of being able to do

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention.

【図2】本発明の一実施例のフィルタ回路の構成の具体
例を示す回路図である。
FIG. 2 is a circuit diagram showing a specific example of the configuration of a filter circuit according to an embodiment of the present invention.

【図3】本発明の一実施例の周波数特性の計算機による
シミュレーション結果を示す図である。
FIG. 3 is a diagram showing computer simulation results of frequency characteristics according to an embodiment of the present invention.

【図4】本発明の他の実施例の構成を示す回路図である
FIG. 4 is a circuit diagram showing the configuration of another embodiment of the present invention.

【図5】従来の増幅回路の一例の回路図である。FIG. 5 is a circuit diagram of an example of a conventional amplifier circuit.

【符号の説明】[Explanation of symbols]

1  第2の演算増幅器 2  フィルタ回路 5  第3の演算増幅器 6  バッファアンプ R1   インピーダンス設定用抵抗 R2   帰還抵抗 C1 ,C3   コンデンサ 1 Second operational amplifier 2 Filter circuit 5 Third operational amplifier 6 Buffer amplifier R1 Impedance setting resistor R2 Feedback resistance C1, C3 capacitor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  再生信号に所定の周波数特性を付与し
増幅する増幅回路において、出力端子からの出力信号の
低域周波数成分を選択するフィルタ回路と、該フィルタ
回路の出力信号を緩衝増幅するバッファアンプと、該バ
ッファアンプの出力信号を増幅回路の入力端子に供給す
る帰還抵抗とを有することを特徴とする増幅回路。
1. An amplifier circuit that amplifies and imparts predetermined frequency characteristics to a reproduced signal, comprising: a filter circuit that selects a low frequency component of an output signal from an output terminal; and a buffer that buffers and amplifies the output signal of the filter circuit. An amplifier circuit comprising an amplifier and a feedback resistor that supplies an output signal of the buffer amplifier to an input terminal of the amplifier circuit.
【請求項2】  再生音声信号を増幅する第1の演算増
幅器と、該第1の演算増幅器の帰還路に接続された時定
数回路とよりなる増幅回路において、前記第1の演算増
幅器の出力端子に接続され高出力インピーダンスに構成
された第2の演算増幅器と、該第2の演算増幅器の入力
端子に接続された出力インピーダンス設定用抵抗と、該
第2の演算増幅器の出力端子に接続されたコンデンサと
からなり、低域周波数成分を選択するフィルタ回路と、
該フィルタ回路の出力端子に接続された第3の演算増幅
器を有するバッファアンプと、該バッファアンプの出力
端子と前記第1の演算増幅器の帰還入力端子に接続され
た帰還抵抗とを具備してなることを特徴とする増幅回路
2. In an amplifier circuit comprising a first operational amplifier for amplifying a reproduced audio signal and a time constant circuit connected to a feedback path of the first operational amplifier, an output terminal of the first operational amplifier a second operational amplifier connected to and configured to have a high output impedance, an output impedance setting resistor connected to the input terminal of the second operational amplifier, and a resistor connected to the output terminal of the second operational amplifier. a filter circuit that selects low frequency components, consisting of a capacitor;
A buffer amplifier having a third operational amplifier connected to the output terminal of the filter circuit, and a feedback resistor connected to the output terminal of the buffer amplifier and the feedback input terminal of the first operational amplifier. An amplifier circuit characterized by:
JP3005287A 1991-01-21 1991-01-21 Amplifier circuit Pending JPH04237204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3005287A JPH04237204A (en) 1991-01-21 1991-01-21 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005287A JPH04237204A (en) 1991-01-21 1991-01-21 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH04237204A true JPH04237204A (en) 1992-08-25

Family

ID=11607026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005287A Pending JPH04237204A (en) 1991-01-21 1991-01-21 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH04237204A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369278A (en) * 2000-12-27 2002-05-22 Eugueni Sergeyevich Alechine A method of signal transmission for low frequency sounds

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369278A (en) * 2000-12-27 2002-05-22 Eugueni Sergeyevich Alechine A method of signal transmission for low frequency sounds
GB2369278B (en) * 2000-12-27 2003-02-19 Eugenie Sergeyevich Aleshin Method of sound channel upgrading

Similar Documents

Publication Publication Date Title
US5345346A (en) Positive feedback low input capacitance differential amplifier
US5416645A (en) Reproducing circuit having common base amplifier, low-pass filter and peak detector for use with magnetoresistive head
US4479093A (en) Amplifier having high common mode rejection
US3267386A (en) Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback
JP2661607B2 (en) Differential amplifier with differential output
JPH04237204A (en) Amplifier circuit
US6667658B2 (en) Compact variable gain amplifier
US3890576A (en) Transistor amplifying circuit
JP2709984B2 (en) Audio amplification circuit and audio system
JP3512654B2 (en) Amplifier driving piezoelectric speaker
JPS61128615A (en) Head amplifier
JP3439253B2 (en) Recording amplification circuit and magnetic recording device
JP2770292B2 (en) Circuit for detecting change in resistance of magnetoresistive element
JPH0738539B2 (en) Audio signal amplification circuit
JPH10241105A (en) Reproduction equalizer circuit
JPH0574123B2 (en)
JPS6211047Y2 (en)
JP2770291B2 (en) Circuit for detecting change in resistance of magnetoresistive element
JPH089931Y2 (en) Amplifier circuit
JP3439252B2 (en) Recording drive circuit and magnetic recording device
JPS6411165B2 (en)
JP2535585B2 (en) Peak detection circuit
JP3051553B2 (en) Magnetic recording / reproducing device
JPH01238207A (en) Temperature compensating and amplifying circuit
JPH04217104A (en) Signal amplifier circuit