JPH04236578A - Clamp circuit for video signal - Google Patents

Clamp circuit for video signal

Info

Publication number
JPH04236578A
JPH04236578A JP3018362A JP1836291A JPH04236578A JP H04236578 A JPH04236578 A JP H04236578A JP 3018362 A JP3018362 A JP 3018362A JP 1836291 A JP1836291 A JP 1836291A JP H04236578 A JPH04236578 A JP H04236578A
Authority
JP
Japan
Prior art keywords
video signal
capacitor
clamp
transistor
clamp circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3018362A
Other languages
Japanese (ja)
Inventor
Nobuyuki Okamoto
岡本 伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3018362A priority Critical patent/JPH04236578A/en
Publication of JPH04236578A publication Critical patent/JPH04236578A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To realize the clamp circuit at a low cost in which fluctuation of a pedestal level in a video signal is less. CONSTITUTION:A transistor(TR) Q3 amplifying a video signal is inserted between a clamp circuit C2 and a power supply Vcc supplying a charging current to the capacitor C2. Since the above TR Q3 is on the way of operation from an off-direction to an on-direction at a clamp point of the video signal, the impedance is equivalently low. Thus, a voltage drop due to a current charging the above capacitor C2 is less at the clamp point thereby suppressing fluctuation in the pedestal level.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、ビデオ信号のクランプ
回路に関するものであり、特にダイオードを用いたピー
ククランプ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal clamp circuit, and more particularly to a peak clamp circuit using a diode.

【0002】0002

【従来の技術】従来のこの種のビデオ信号のクランプ回
路の一例を図2に示す。すなわち図2において、Q1は
そのベース電極にビデオ信号が印加され、入力ビデオ信
号を増幅するビデオアンプを構成するNPN型トランジ
スタを示す。前記トランジスタQ1のコレクタ電極は、
コイルL1およびコレクタ抵抗R1を介して電源+Vc
cに接続されており、またエミッタ電極と基準電位点と
の間には、エミッタ抵抗R2およびこのエミッタ抵抗R
2に対して並列に接続された抵抗R3と電圧帰還用のコ
ンデンサC1の直列回路が接続されている。
2. Description of the Related Art An example of a conventional video signal clamp circuit of this type is shown in FIG. That is, in FIG. 2, Q1 represents an NPN type transistor to which a video signal is applied to its base electrode and constitutes a video amplifier that amplifies the input video signal. The collector electrode of the transistor Q1 is
Power supply +Vc via coil L1 and collector resistor R1
c, and between the emitter electrode and the reference potential point there is an emitter resistor R2 and this emitter resistor R2.
A series circuit of a resistor R3 connected in parallel to the voltage feedback capacitor C1 is connected to the voltage feedback capacitor C1.

【0003】また前記トランジスタQ1のコレクタ電極
と電源+Vcc間には逆方向にダイオードD1が、また
前記トランジスタQ1のコレクタ電極と基準電位点との
間にも逆方向にダイオードD2が接続されている。
A diode D1 is connected in the opposite direction between the collector electrode of the transistor Q1 and the power supply +Vcc, and a diode D2 is connected in the opposite direction between the collector electrode of the transistor Q1 and the reference potential point.

【0004】さらに前記トランジスタQ1のコレクタ電
極には、ブランキング信号のレベルクランプ用コンデン
サC2の一端が接続されており、その他端はコイルL2
および抵抗R4を介して陰極線管(CRT)のカソード
に接続されている。なお前記CRTのカソードと基準電
位点との間には、スパークギャップ素子S1が接続され
ている。
Further, one end of a capacitor C2 for level clamping the blanking signal is connected to the collector electrode of the transistor Q1, and the other end is connected to a coil L2.
and is connected to the cathode of a cathode ray tube (CRT) via a resistor R4. Note that a spark gap element S1 is connected between the cathode of the CRT and a reference potential point.

【0005】一方、前記クランプ用コンデンサC2の他
端と前記電源+Vccとの間には抵抗R5が接続される
と共に、さらにクランプ用コンデンサC2の他端には、
ブランキング信号の到来時にオンされるスイッチングダ
イオードD3のアノード端子が接続されている。また前
記スイッチングダイオードD3のカソード端子は、コレ
クタ電極が基準電位点に接続されたPNP型トランジス
タQ2のエミッタ端子に接続されている。
On the other hand, a resistor R5 is connected between the other end of the clamp capacitor C2 and the power supply +Vcc, and furthermore, a resistor R5 is connected to the other end of the clamp capacitor C2.
The anode terminal of a switching diode D3 that is turned on when the blanking signal arrives is connected. The cathode terminal of the switching diode D3 is connected to the emitter terminal of a PNP transistor Q2 whose collector electrode is connected to a reference potential point.

【0006】前記トランジスタQ2のベース電極は、一
端が電源+Vccに接続され、また他端が基準電位点に
接続されたポテンションメータRV1の摺動端子に接続
されている。またトランジスタQ2のエミッタ電極と電
源+Vccとの間にはエミッタ抵抗R6が接続され、ま
た同エミッタ電極と基準電位点との間にはコンデンサC
3が接続されている。
The base electrode of the transistor Q2 has one end connected to a power supply +Vcc and the other end connected to a sliding terminal of a potentiometer RV1 connected to a reference potential point. Further, an emitter resistor R6 is connected between the emitter electrode of the transistor Q2 and the power supply +Vcc, and a capacitor C6 is connected between the emitter electrode and the reference potential point.
3 is connected.

【0007】以上の構成において、ビデオアンプを構成
するトランジスタQ1のベース電極に正極性のビデオ信
号Viが印加されると、このビデオ信号はトランジスタ
Q1によって反転増幅され、コレクタ端子に出力される
。トランジスタQ1のコレクタ端子に出力されたビデオ
信号は、クランプ用コンデンサC2を介し、さらにコイ
ルL2および抵抗R4を介してCRTのカソード電極に
印加される。
In the above configuration, when a positive video signal Vi is applied to the base electrode of the transistor Q1 constituting the video amplifier, this video signal is inverted and amplified by the transistor Q1 and output to the collector terminal. The video signal output to the collector terminal of the transistor Q1 is applied to the cathode electrode of the CRT via a clamping capacitor C2, and further via a coil L2 and a resistor R4.

【0008】ここで、前記トランジスタQ2は定電圧回
路を構成しており、ビデオアンプを構成するトランジス
タQ1に出力されるビデオ信号Voのブランキング部分
(シンクチップ)においてダイオードD3がオンする。 この時、電源+Vccより抵抗R1、コイルL1、コン
デンサC2、ダイオードD3、トランジスタQ2および
コンデンサC3を介して基準電位点に対して急激な電流
が流れる。従ってコンデンサC2に充電がなされ、コン
デンサC2の端子電圧、すなわちトランジスタQ1のコ
レクタ端子は、その時の充電電圧にクランプされる。
Here, the transistor Q2 constitutes a constant voltage circuit, and the diode D3 is turned on at a blanking portion (sync chip) of the video signal Vo output to the transistor Q1 constituting the video amplifier. At this time, a rapid current flows from the power supply +Vcc to the reference potential point via the resistor R1, coil L1, capacitor C2, diode D3, transistor Q2, and capacitor C3. Therefore, capacitor C2 is charged, and the terminal voltage of capacitor C2, that is, the collector terminal of transistor Q1, is clamped to the charging voltage at that time.

【0009】[0009]

【発明が解決しようとする課題】ところで、前記した従
来におけるビデオ信号のクランプ回路によると、クラン
プ用コンデンサC2への充電時におけるクランプポイン
トにおいて、電源+Vccより抵抗R1を介して急激な
電流が流れるため、この期間に前記抵抗R1に電圧降下
が生ずる。しかもビデオ信号のスイング幅の大小に応じ
て前記クランプ用コンデンサC2の充電電流が上下する
ので、図3に示すようにクランプポイントの電位がA1
からA2のように変化し、画像のコントラストが大の時
(ビデオ信号のスイング幅が大の時)、ペデスタルレベ
ルPが沈むという現象が生じ、再生画像において、いわ
ゆる黒レベル沈みが生ずるという不都合が発生する。
[Problems to be Solved by the Invention] According to the conventional video signal clamp circuit described above, a sudden current flows from the power supply +Vcc through the resistor R1 at the clamp point when charging the clamp capacitor C2. , a voltage drop occurs across the resistor R1 during this period. Moreover, since the charging current of the clamping capacitor C2 increases or decreases depending on the swing width of the video signal, the potential of the clamping point changes to A1 as shown in FIG.
to A2, and when the contrast of the image is large (when the swing width of the video signal is large), a phenomenon occurs in which the pedestal level P sinks, resulting in the inconvenience that so-called black level sinking occurs in the reproduced image. Occur.

【0010】このような不都合を避けるために、例えば
プッシュプルのエミッタフォロワ回路をクランプ用コン
デンサの充電経路に挿入し、改善を計るようにすること
も考えられるが、回路の部品点数が増加し、コストの上
昇は免れない。
[0010] In order to avoid such inconveniences, it is conceivable to insert a push-pull emitter follower circuit into the charging path of the clamp capacitor for improvement, but this would increase the number of components in the circuit and Cost increases are inevitable.

【0011】本発明は、前記したような不都合を解消す
るために成されたものであり、コストの上昇を伴うこと
なく、クランプ用コンデンサへの充電時のクランプポイ
ントにおける電圧降下現象を防止し得るビデオ信号のク
ランプ回路を提供することを課題としている。
The present invention has been made to eliminate the above-mentioned disadvantages, and can prevent the voltage drop phenomenon at the clamp point when charging the clamp capacitor without increasing costs. The objective is to provide a video signal clamp circuit.

【0012】0012

【課題を解決するための手段】前記課題を達成するため
に成された本発明におけるビデオ信号のクランプ回路は
、制御入力端子に印加されたビデオ信号を増幅する能動
素子と、能動素子によって増幅されたビデオ信号を一端
に受けるクランプ用コンデンサと、コンデンサの他端に
出力されるビデオ信号が供給される出力回路と、コンデ
ンサの他端と基準電位点との間に挿入されたスイッチン
グダイオードとを具備したクランプ回路であって、ビデ
オ信号を増幅する能動素子を、コンデンサとコンデンサ
に対して充電電流を供給する電源との間に介在させたこ
とを特徴とする。
[Means for Solving the Problems] A video signal clamp circuit according to the present invention, which has been made to achieve the above object, includes an active element that amplifies a video signal applied to a control input terminal, and a video signal that is amplified by the active element. A clamp capacitor that receives a video signal at one end, an output circuit to which the video signal to be output is supplied to the other end of the capacitor, and a switching diode inserted between the other end of the capacitor and a reference potential point. This clamp circuit is characterized in that an active element for amplifying a video signal is interposed between a capacitor and a power supply that supplies charging current to the capacitor.

【0013】[0013]

【作用】前記した構成によるビデオ信号のクランプ回路
においては、ビデオ信号を増幅する能動素子を、ブラン
キング信号レベルのクランプ用コンデンサと、前記コン
デンサに対して充電電流を供給する電源との間に介在さ
せているので、ブランキングポイントにおいて、前記能
動素子はオフ方向よりオン方向に動作している途中にあ
るため、そのインピーダンスは等化的に低くなる。この
ためにクランプポイントにおける前記した電圧降下を小
さくすることができる。
[Operation] In the video signal clamp circuit having the above configuration, an active element for amplifying the video signal is interposed between the clamping capacitor at the blanking signal level and the power supply that supplies charging current to the capacitor. Therefore, at the blanking point, the active element is in the process of operating in the on direction rather than the off direction, so its impedance becomes lower in terms of equalization. This makes it possible to reduce the voltage drop mentioned above at the clamp point.

【0014】[0014]

【実施例】以下、本発明を図に示す実施例に基づいて説
明する。図1は、本発明によるビデオ信号のクランプ回
路の一例を示した結線図である。なおこの図1において
、符号D1乃至D3、C2、C3、R4乃至R6、L2
、S1、Q2で示した部分は前記した図2と同一構成で
あり、従ってその説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on embodiments shown in the drawings. FIG. 1 is a wiring diagram showing an example of a video signal clamp circuit according to the present invention. In this FIG. 1, symbols D1 to D3, C2, C3, R4 to R6, L2
, S1, and Q2 have the same configuration as in FIG. 2 described above, and therefore, the explanation thereof will be omitted.

【0015】Q3はその制御入力端子、すなわちベース
電極にビデオ信号が印加される能動素子(PNP型トラ
ンジスタ)であり、ベース電極に印加されたビデオ信号
は前記トランジスタQ3により増幅され、そのコレクタ
電極に接続されたレベルクランプ用コンデンサC2に印
加される。
Q3 is an active element (PNP type transistor) to which a video signal is applied to its control input terminal, that is, its base electrode.The video signal applied to the base electrode is amplified by the transistor Q3, and is applied to its collector electrode. It is applied to the connected level clamp capacitor C2.

【0016】前記PNP型トランジスタQ3のエミッタ
端子と電源+Bとの間には、エミッタ抵抗R2およびこ
のエミッタ抵抗R2に対して並列に接続された抵抗R3
と電圧帰還用のコンデンサC1の直列回路が接続されて
いる。また前記トランジスタQ3のコレクタ電極は、コ
イルL1およびコレクタ抵抗R1を介して負電源−Vc
cに接続されている。
Between the emitter terminal of the PNP transistor Q3 and the power supply +B, there is an emitter resistor R2 and a resistor R3 connected in parallel to the emitter resistor R2.
A series circuit of a capacitor C1 for voltage feedback and a voltage feedback capacitor C1 are connected. Further, the collector electrode of the transistor Q3 is connected to a negative power supply -Vc through a coil L1 and a collector resistor R1.
connected to c.

【0017】以上の構成において、ビデオアンプを構成
するPNP型トランジスタQ3のベース電極に正極性の
ビデオ信号Viが印加されると、このビデオ信号はトラ
ンジスタQ3によって反転増幅され、コレクタ端子に出
力される。トランジスタQ3のコレクタ端子に出力され
たビデオ信号は、クランプ用コンデンサC2を介し、さ
らにコイルL2および抵抗R4を介してCRTのカソー
ド電極(出力回路)に印加される。
In the above configuration, when a positive video signal Vi is applied to the base electrode of the PNP transistor Q3 constituting the video amplifier, this video signal is inverted and amplified by the transistor Q3 and output to the collector terminal. . The video signal output to the collector terminal of the transistor Q3 is applied to the cathode electrode (output circuit) of the CRT via the clamping capacitor C2, and further via the coil L2 and resistor R4.

【0018】以上の作用については、前記した図2にお
ける作用と略同様である。そしてビデオアンプを構成す
るトランジスタQ3に出力されるビデオ信号Voのブラ
ンキング部分(シンクチップ)において、ダイオードD
3がオンする。この時、電源+Bより抵抗R2、トラン
ジスタQ3、コンデンサC2、ダイオードD3、さらに
トランジスタQ2とコンデンサC3の並列回路を介して
基準電位点に対して電流が流れる。
The above operation is substantially the same as that shown in FIG. 2 described above. In the blanking part (sink chip) of the video signal Vo output to the transistor Q3 constituting the video amplifier, a diode D is connected.
3 turns on. At this time, a current flows from the power supply +B to the reference potential point through the resistor R2, the transistor Q3, the capacitor C2, the diode D3, and the parallel circuit of the transistor Q2 and the capacitor C3.

【0019】従ってコンデンサC2に充電がなされ、コ
ンデンサC2の端子電圧、すなわちトランジスタQ3の
コレクタ端子は、その時の充電電圧にクランプされる。
Therefore, the capacitor C2 is charged, and the terminal voltage of the capacitor C2, that is, the collector terminal of the transistor Q3, is clamped to the charging voltage at that time.

【0020】ここで、前記ビデオアンプを構成するトラ
ンジスタQ3は、クランプ用コンデンサC2への充電経
路に挿入され、しかもビデオ信号のクランプポイントに
おいて、オフ方向からオン方向に移行する過程にある。 よってこの経路のインピーダンスは等化的に低くなり、
このためにクランプポイントにおいて発生するコンデン
サC2への充電電流により、クランプレベルが低下する
という現象は少なくなる。
Here, the transistor Q3 constituting the video amplifier is inserted into the charging path to the clamping capacitor C2, and is in the process of transitioning from the OFF direction to the ON direction at the clamp point of the video signal. Therefore, the impedance of this path is equalized lower,
Therefore, the phenomenon in which the clamp level is lowered due to the charging current to the capacitor C2 generated at the clamp point is reduced.

【0021】すなわち、図3に示すようにクランプポイ
ントの電位がA1からA2のように変化する現象は押さ
えられ、たとえ画像のコントラストが大の時(ビデオ信
号のスイング幅が大の時)であっても、ペデスタルレベ
ルPが沈むという現象は生じ難くなる。
That is, as shown in FIG. 3, the phenomenon in which the potential of the clamp point changes from A1 to A2 is suppressed, and even when the contrast of the image is large (when the swing width of the video signal is large). Even if the pedestal level P sinks, the phenomenon that the pedestal level P sinks is less likely to occur.

【0022】[0022]

【発明の効果】以上のように、本発明のビデオ信号のク
ランプ回路によれば、ビデオ信号を増幅する能動素子を
、クランプ用コンデンサと、前記コンデンサに対して充
電電流を供給する電源との間に介在させているので、ク
ランプポイントにおいて、前記能動素子はオフ方向より
オン方向に動作している途中にあるため、そのインピー
ダンスは等化的に低くなる。このためにクランプポイン
トにおいて発生する電圧降下を小さくすることができ、
よって再生画像において、いわゆる黒レベル沈みが生ず
るという不都合が抑圧される。
As described above, according to the video signal clamp circuit of the present invention, an active element for amplifying a video signal is connected between a clamping capacitor and a power supply that supplies charging current to the capacitor. Since, at the clamp point, the active element is in the process of operating in the on direction rather than the off direction, its impedance becomes lower in terms of equalization. This makes it possible to reduce the voltage drop that occurs at the clamp point.
Therefore, the inconvenience that so-called black level depression occurs in the reproduced image is suppressed.

【0023】また本発明のビデオ信号のクランプ回路に
よれば、従来の回路に比較して部品点数も増加すること
もなく、例えばプッシュプルのエミッタフォロワ回路を
クランプ用コンデンサの充電経路に挿入するようにした
対策手段に比較してローコストで提供することができる
Furthermore, according to the video signal clamp circuit of the present invention, the number of components does not increase compared to conventional circuits, and, for example, a push-pull emitter follower circuit can be inserted into the charging path of the clamp capacitor. It can be provided at a lower cost than other countermeasures.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明のビデオ信号のクランプ回路の一実施例
を示した結線図
FIG. 1 is a wiring diagram showing an embodiment of the video signal clamp circuit of the present invention.

【図2】従来のクランプ回路の一例を示した結線図[Figure 2] Connection diagram showing an example of a conventional clamp circuit

【図
3】ビデオ信号のクランプポイントおよびペデスタルレ
ベルを説明するための信号波形図
[Figure 3] Signal waveform diagram for explaining the clamp point and pedestal level of the video signal

【符号の説明】[Explanation of symbols]

Q1,Q2,Q3  トランジスタ R1〜R6  抵抗 D1〜D3  ダイオード C1〜C3  コンデンサ L1,L2  コイル RV1      ポテンションメータ+B     
   電源
Q1, Q2, Q3 Transistor R1-R6 Resistor D1-D3 Diode C1-C3 Capacitor L1, L2 Coil RV1 Potentiometer +B
power supply

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  制御入力端子に印加されたビデオ信号
を増幅する能動素子と、前記能動素子によって増幅され
たビデオ信号を一端に受けるクランプ用コンデンサと、
前記コンデンサの他端に出力されるビデオ信号が供給さ
れる出力回路と、前記コンデンサの他端と基準電位点と
の間に挿入されたスイッチングダイオードとを具備した
クランプ回路であって、前記ビデオ信号を増幅する能動
素子を、前記コンデンサと前記コンデンサに対して充電
電流を供給する電源との間に介在させたことを特徴とす
るビデオ信号のクランプ回路。
1. An active element that amplifies a video signal applied to a control input terminal; a clamping capacitor that receives the video signal amplified by the active element at one end;
A clamp circuit comprising: an output circuit to which a video signal to be outputted to the other end of the capacitor is supplied; and a switching diode inserted between the other end of the capacitor and a reference potential point; 1. A video signal clamp circuit, characterized in that an active element for amplifying the current is interposed between the capacitor and a power source that supplies charging current to the capacitor.
JP3018362A 1991-01-18 1991-01-18 Clamp circuit for video signal Withdrawn JPH04236578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3018362A JPH04236578A (en) 1991-01-18 1991-01-18 Clamp circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3018362A JPH04236578A (en) 1991-01-18 1991-01-18 Clamp circuit for video signal

Publications (1)

Publication Number Publication Date
JPH04236578A true JPH04236578A (en) 1992-08-25

Family

ID=11969587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3018362A Withdrawn JPH04236578A (en) 1991-01-18 1991-01-18 Clamp circuit for video signal

Country Status (1)

Country Link
JP (1) JPH04236578A (en)

Similar Documents

Publication Publication Date Title
JPS61109376A (en) Clamp circuit
US3947723A (en) Low power high frequency horizontal deflection amplifier
US4035840A (en) Television display apparatus having a video amplifier
KR100417661B1 (en) Kinescope drive
JPH04236578A (en) Clamp circuit for video signal
KR100465919B1 (en) Display driver apparatus
JPS584509B2 (en) amplifier circuit
US4631595A (en) Feedback display driver stage
US4580177A (en) Switching circuit for AC bias signal
KR100521113B1 (en) Power sensor circuit
US6424324B1 (en) Display driver apparatus
KR100599143B1 (en) Blanked dynamic focus power supply transient elimination
JP3041917B2 (en) Peak hold circuit
JPH0666897B2 (en) Video signal processor
JPH0139014Y2 (en)
EP0113224A1 (en) Signal translating circuits
CA2055858C (en) Holding circuit
JPH01166672A (en) Circuit arrangement for picture display
JPH087561Y2 (en) Switching amplifier circuit
JPH075510Y2 (en) Picture tube brightness variable circuit
JP3342290B2 (en) Amplifier circuit for deflection circuit
KR100351384B1 (en) Electronic focus circuit
JPH04373389A (en) Transistor circuit for amplifying
JPH0245250B2 (en)
JPS6333358B2 (en)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514