JPH0423569A - Video signal compression circuit - Google Patents
Video signal compression circuitInfo
- Publication number
- JPH0423569A JPH0423569A JP2126832A JP12683290A JPH0423569A JP H0423569 A JPH0423569 A JP H0423569A JP 2126832 A JP2126832 A JP 2126832A JP 12683290 A JP12683290 A JP 12683290A JP H0423569 A JPH0423569 A JP H0423569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- signal
- signal compression
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 title claims abstract description 77
- 238000007906 compression Methods 0.000 title claims abstract description 77
- 239000000654 additive Substances 0.000 abstract 1
- 230000000996 additive effect Effects 0.000 abstract 1
- 210000003127 knee Anatomy 0.000 description 19
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 241001325209 Nama Species 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、映像信号圧縮回路に関し、特に所謂ニー（Ｋ
ｎｅｅ）回路と呼ばれる映像信号圧縮回路に関する。DETAILED DESCRIPTION OF THE INVENTION A. Industrial Application Field The present invention relates to a video signal compression circuit, and particularly to a so-called knee (K)
The present invention relates to a video signal compression circuit called a nee) circuit.
Ｂ１発明の概要
本発明は、所定レベル八以上の信号を圧縮する映像信号
圧縮回路であって、入力映像信号に信号圧縮係数にを乗
算する乗算手段と、乗算手段の出力に、所定レベルＡと
信号圧縮係数にから得られる定数（］−Ｋ）×Ａを加算
する加算手段と、加算手段の出力と上記人力映像信号と
を比較して小さい信号を出力する比較選択手段とから成
ることにより、小規模なディジクル回路で映像信号圧縮
回路を実現できるようにしたものである。B1 Summary of the Invention The present invention is a video signal compression circuit that compresses a signal of a predetermined level of 8 or higher, comprising a multiplier for multiplying an input video signal by a signal compression coefficient, and a predetermined level of A and a predetermined level of A for the output of the multiplier. By comprising an addition means for adding a constant (]-K)×A obtained from the signal compression coefficient, and a comparison and selection means for comparing the output of the addition means with the human video signal and outputting a smaller signal, This allows a video signal compression circuit to be realized using a small-scale digital circuit.
また、入力映像信号に互いに異なる信号圧縮係数に、〜
にゎを乗算するｎ個の乗算手段と、ｎ個の乗算手段の各
出力に、互いに異なる信号圧縮開始レベルＡ、〜Ａｎと
信号圧縮係数に、〜に、、から得られる定数（１−Ｋ）
×Ａをそれぞれ加算するｎ個の加算手段と、ｎ個の加算
手段の各出力と入力映像信号とを比較して小さい信号を
出力する比較選択手段とから成ることにより、ディジタ
ル化に伴うニーポイント近傍での急激な特性の変化をな
くすようにしたものである。In addition, the input video signal has different signal compression coefficients, ~
n multiplication means for multiplying by ゎ, and each output of the n multiplication means is given a signal compression start level A, ~An, which is different from each other, and a signal compression coefficient, and a constant (1-K) obtained from ~. )
By consisting of n adding means for respectively adding xA, and comparing and selecting means for comparing each output of the n adding means with the input video signal and outputting a smaller signal, it is possible to eliminate the knee point associated with digitalization. This is to eliminate sudden changes in characteristics in the vicinity.
Ｃ８従来の技術
従来の映像信号圧縮回路（以下ニー回路という）は、ア
ナログ回路で構成されるものが大部分で有り、例えば特
開昭６１−４６６７５号に開示されている撮像信号の圧
縮回路が知られている。この撮像信号の圧縮回路は、第
５図に示すように、２つの抵抗５１．５２から成る分圧
回路と、この分圧回路に直列に接続されたダイオード５
３と可変電圧＃５４から構成され、入力映像信号のレベ
ルが可変電圧源５４の電圧によって決定される信号圧縮
開始レベル（以下ニーポインＩ・レベルという）以下と
き、ダイオード５３が遮断状態になり、入力映像信号を
そのまま通し、入力映像信号のレベルが二−ポイントレ
ベル以上のとき、ダイオード５３が導通状態になり、抵
抗５１．５２で構成される分圧回路によって入力映像信
号を圧縮するように構成されている。そして、この回路
ではダイオード５３を用いているので、ニーポイント近
傍での特性は必然的に滑らかなものとなっていた。C8 PRIOR TECHNOLOGY Conventional video signal compression circuits (hereinafter referred to as knee circuits) are mostly composed of analog circuits. Are known. As shown in FIG. 5, this image signal compression circuit includes a voltage dividing circuit consisting of two resistors 51 and 52, and a diode 5 connected in series with this voltage dividing circuit.
3 and a variable voltage #54, when the level of the input video signal is below the signal compression start level (hereinafter referred to as knee point I level) determined by the voltage of the variable voltage source 54, the diode 53 is cut off and the input The video signal is passed through as is, and when the level of the input video signal is equal to or higher than the 2-point level, the diode 53 becomes conductive, and the input video signal is compressed by the voltage dividing circuit composed of resistors 51 and 52. ing. Since this circuit uses the diode 53, the characteristics near the knee point are inevitably smooth.
Ｄ０発明が解決しようとする課題
ところで、例えばカラービデオカメラでは、撮像信号、
すなわち所謂ＲＧＢ信号の各信号（Ｒ信号、Ｇ信号、Ｂ
信号）に対してそれぞれ映像信号圧縮回路が用いられ、
これらの映像信号圧縮回路を上述のようにアナログ回路
で構成した場合、アナログ回路で構成されているために
Ｒ信号、Ｇ信号、Ｂ信号にそれぞれ用いられる各映像信
号圧縮回路の特性を完全に揃えることはできなかった。Problems to be solved by the D0 invention By the way, for example, in a color video camera, the imaging signal,
In other words, each of the so-called RGB signals (R signal, G signal, B signal
A video signal compression circuit is used for each signal (signal),
When these video signal compression circuits are configured with analog circuits as described above, since they are configured with analog circuits, the characteristics of each video signal compression circuit used for the R signal, G signal, and B signal can be completely matched. I couldn't do that.
また、アナログ回路であるため、温度変化等による特性
変動が必ず生じていた。Furthermore, since it is an analog circuit, characteristic fluctuations always occur due to temperature changes, etc.
近年、映像信号処理の分野においてもディジタル信号処
理技術が広く用いられるようになり、例えばディジタル
ビデオカメラやディジタルビデオテープレコーダが供給
され始め、上記映像信号圧縮回路のディジタル化が切望
されている。In recent years, digital signal processing technology has become widely used in the field of video signal processing, and digital video cameras and digital video tape recorders, for example, have begun to be supplied, and there is a strong desire to digitize the video signal compression circuit.
ところで、映像信号圧縮回路をディジタル化した場合、
従来のアナログ回路で構成された映像信号圧縮回路では
簡単に実現されているニーポイント近傍での滑らかな特
性を、小規模のディジタル回路で実現することは難しか
った。By the way, when the video signal compression circuit is digitized,
It has been difficult to achieve smooth characteristics near the knee point with a small-scale digital circuit, which is easily achieved with conventional video signal compression circuits made up of analog circuits.
本発明は、このような実情に鑑みてなされたものであり
、温度特性に優れ、各映像信号圧縮回路間で特性の差が
ないディジタル化された映像信号圧縮回路の提供を目的
とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a digital video signal compression circuit which has excellent temperature characteristics and has no difference in characteristics between video signal compression circuits.
また、ディジタル化に起因するニーポイント近傍−（の
急激な特性変化が生しないディジタル化された映像信号
圧縮回路の提供を目的とする。Another object of the present invention is to provide a digitized video signal compression circuit that does not cause sudden characteristic changes near the knee point due to digitization.
Ｅ１課題を解決するための手段
本発明に係る映像信号圧縮回路では、上記課題を解決す
るために、所定レベルＡ以上の信号を圧縮する映像信号
圧縮回路であって、入力映像信号に信号圧縮係数にを乗
算する乗算手段と、該乗算手段の出力に、上記所定レベ
ルＡと上記信号圧縮係数にから得られる定数（１−Ｋ）
×Ａを加算する加算手段と、該加算手段の出力と上記入
力映像信号とを比較して小さい信号を出力する比較選択
手段とから成ることを特徴とする。E1 Means for Solving Problems In order to solve the above problems, the video signal compression circuit according to the present invention is a video signal compression circuit that compresses a signal of a predetermined level A or higher, and includes a signal compression coefficient for an input video signal. and a constant (1-K) obtained from the predetermined level A and the signal compression coefficient to the output of the multiplication means.
It is characterized by comprising an adding means for adding xA, and a comparing and selecting means for comparing the output of the adding means with the input video signal and outputting a smaller signal.
また、人力映像信号に互いに異なる信号圧縮係数に１〜
に、を乗算するｎ個の乗算手段と、該ｎ個の乗算手段の
各出力に、互いに異なる信号圧縮開始レベルＡ１〜Ａ、
と上記信号圧縮係数に１〜に、から得られる定数（１−
Ｋ）×Ａをそれぞれ加算するｎ個の加算手段と、該ｎ個
の加算手段の各出力と上記入力映像信号とを比較して小
さい信号を出力する比較選択手段とから成ることを特徴
とする。In addition, human video signals can be set to different signal compression coefficients from 1 to 1.
n multiplication means for multiplying , and different signal compression start levels A1 to A, for each output of the n multiplication means.
and the above signal compression coefficient is 1~, and the constant obtained from (1-
K)×A, and a comparison and selection means that compares each output of the n addition means with the input video signal and outputs a smaller signal. .
Ｆ１作用
本発明に係る映像信号圧縮回路では、所定レベルＡ以下
の入ツノ映像信号はそのまま取り出され、所定レベルＡ
以上の入力映像信号はに倍に圧縮されて取り出される。F1 action In the video signal compression circuit according to the present invention, the incoming horn video signal below the predetermined level A is extracted as is, and the incoming horn video signal below the predetermined level A is
The above input video signal is compressed twice and extracted.
また、ニーポイント近傍でのヤ、激な変化がない圧縮さ
れた映像信号が取り出される。In addition, a compressed video signal with no drastic changes near the knee point is extracted.
Ｇ、実施例
以下、本発明に係る映像信号圧縮回路の実施例を図面を
参照しながら説明する。G. Embodiment Hereinafter, embodiments of the video signal compression circuit according to the present invention will be described with reference to the drawings.
第１図に示す第１の実施例において、例えば、ＣＣＤイ
メージセンサからの撮像信号をプリアンプを介し、Ａ／
Ｄ変換器においてディジタル信号に変換した３原色の映
像信号、所謂ＲＧＢ信号のうちの１つの映像信号（以下
ディジタルビデオ信号Ｘという）が、端子１を介して遅
延回路１０、乗算回路１１に（Ｊｌｉ給される。In the first embodiment shown in FIG. 1, for example, an image signal from a CCD image sensor is sent to an A/
One of the three primary color video signals, so-called RGB signals (hereinafter referred to as digital video signal be provided.
該乗算回路１１は上記ディジタルビデオ信号Ｘに端子２
を介して供給される信号圧縮係数にを乗算し、この乗算
結果を力■算回路１２に供給する。The multiplier circuit 11 connects the digital video signal X to the terminal 2.
The signal compression coefficient supplied via is multiplied by , and the multiplication result is supplied to the power calculation circuit 12 .
該加算回路１２は上記乗算結果に端子３を介して供給さ
れる」二記信号圧縮係数にと信号圧縮開始レベル（以下
二−ボイントレベルという）八から得られる定数（１−
Ｋ）×Ａを加算し、この加算結果を所謂ＮＡＭ （ｎｏ
ｎ ａｄｄｉＬｉｖｅ ｍｉｘｉｎｇ ）回路１３に供
給する。The adder circuit 12 is supplied with the multiplication result via the terminal 3, and calculates a constant (1-
K)×A, and the result of this addition is the so-called NAM (no
n addiLive mixing ) circuit 13 .
一方、」二記遅延回路１０は、上記乗算回路１１及び加
算回路１２での遅延時間と同し遅延特性を有し、」二記
ディジクルビデオ信号Ｘを遅延して−に記ＮＡＭ回路１
３に供給する。On the other hand, the delay circuit 10 described in "2" has the same delay characteristics as the delay time in the multiplier circuit 11 and the adder circuit 12, and delays the digital video signal X described in "2".
Supply to 3.
該ＮＡＭ回路１３は上記遅延回路１０の出力であるディ
ジタルビデオ信号Ｘと上記加算回路１２の出力を比較し
てレベルが小さい方の信号を選択し、この選択した信号
を圧縮されたディジタルビデオ信号として端子４に出力
する。The NAM circuit 13 compares the digital video signal Output to terminal 4.
かくして、本実施例では、上記乗算回路■１が入力ディ
ジタルビデオ信号Ｘに信号圧縮係数にを乗算する乗算手
段として用いられ、上記加算回路１２が乗算回路１１の
出力に、所定レベルＡと信号圧縮係数にから得られる定
数（１−Ｋ）×Ａを加算する加算手段として用いられ、
上記ＮＡＭ回路１３が加算回路１２の出力と入力ディジ
タルビデオ信号Ｘとを比較して小さい信号を出力する比
較選択手段として用いられる。Thus, in this embodiment, the multiplication circuit (1) is used as a multiplication means for multiplying the input digital video signal It is used as an addition means to add the constant (1-K)×A obtained from the coefficient,
The NAM circuit 13 is used as comparison and selection means for comparing the output of the adder circuit 12 and the input digital video signal X and outputting a smaller signal.
つぎに、以上のような構成を有する映像信号圧縮回路の
動作について説明する。Next, the operation of the video signal compression circuit having the above configuration will be explained.
入力端子１を介して入力ディジタルビデオ信号Ｘが供給
されると、加算回路１２の出力Ｙは下記第（１）式に示
す演算値となる。When an input digital video signal X is supplied through the input terminal 1, the output Y of the adder circuit 12 becomes a calculated value shown in equation (1) below.
Ｙ＝ＫＸχ＋（１−Ｋ）ｘＡ・・・（１）ところで、こ
の第（１）式は下記第（２）式に変換することができる
。Y=KXχ+(1-K)xA (1) By the way, this equation (1) can be converted into the following equation (2).
Ｙ＝（Ｘ−Ａ）ＸＫ＋Ａ・・・（２）
すなわち、この第（２）式に示すように、加算回路１２
の出力Ｙは、入力ディジタルビデオ信号Ｘからニーポイ
ントレベルＡを減算し、この減算結果に信号圧縮係数に
を乗算し、この乗算結果にニポイントレベルＡを加算す
ることにより得られる。Y=(X-A)XK+A...(2) That is, as shown in this equation (2), the addition circuit 12
The output Y is obtained by subtracting the knee point level A from the input digital video signal X, multiplying this subtraction result by a signal compression coefficient, and adding the knee point level A to this multiplication result.
そして、ＮＡＭ回路１３の出力はこの加算回路１２の出
力Ｙと入力ディジタルビデオ信号Ｘを比較して小さい方
の信号を選択して得られる信号となる。この結果、第１
図に示す映像信号圧縮回路の特性として、例えば第２図
に示すように、入力ディジクルビデオ信号Ｘのレベルが
ニーポイントレベルＡ、例えば所謂基準白レベルの１０
０％より小さいとき、入力ディジタルビデオ信号Ｘがそ
のまま出力され、入力ディジタルビデオ信号Ｘのレベル
が基準白レベルの１００％より大きいとき、信号圧縮係
数Ｋが乗算されて圧縮されたディジタルビデオ信号、す
なわち所謂ニースロープの傾きＫに一致したディジタル
ビデオ信号が出力されるような特性が得られる。The output of the NAM circuit 13 is a signal obtained by comparing the output Y of the adder circuit 12 and the input digital video signal X and selecting the smaller signal. As a result, the first
As a characteristic of the video signal compression circuit shown in the figure, for example, as shown in FIG. 2, the level of the input digital video signal
When it is less than 0%, the input digital video signal X is output as is, and when the level of the input digital video signal A characteristic is obtained in which a digital video signal matching the slope K of the so-called knee slope is output.
なお、上記端子３を介して供給する定数（ＩＫ）×Ａは
、例えば減算回路、乗算回路等から構成されるハードウ
ェアあるいはマイクロコンピュータ等で演算して簡単に
得ることができる。また、ニーポイントレベルＡと信号
圧縮係数にの値を変化させることにより、映像信号圧縮
回路の特性を簡単に変えるこ、とも可能である。また、
ニーポイントレベルＡ、信号圧縮係数にを変化させる必
要がないときは、１回演算した後は、これらの回路の電
源をカットオフし、消費電力を抑えるようにすることも
できる。Incidentally, the constant (IK)×A supplied through the terminal 3 can be easily obtained by calculation using, for example, hardware including a subtraction circuit, a multiplication circuit, etc., or a microcomputer. Further, by changing the values of the knee point level A and the signal compression coefficient, it is also possible to easily change the characteristics of the video signal compression circuit. Also,
If there is no need to change the knee point level A or the signal compression coefficient, the power to these circuits may be cut off after one calculation to reduce power consumption.
以上のように、乗算回路１１において人力ディジタルビ
デオ信号Ｘに信号圧縮係数にを乗算し、加算回路１２に
おいて乗算回路１１の出力に、ニーポイントレベルＡと
信号圧縮係数にから得られる定数（１−Ｋ）ｘＡを加算
し、ＮＡＭＡ回路において加算回路の出力Ｙと入力ディ
ジタルビデオ信号ｘとを比較して小さい信号を出力する
ことにより、ニーポイントレベルＡ以下の入力ディジタ
ルビデオ信号Ｘをそのまま出力し、ニーポイントレベル
Ａ以上の入力ディジタルビデオ信号Ｘをに倍に圧縮して
出力するディジタル化された映像信号圧縮回路を実現で
きる。また、以」二のように、乗算回路１１、加算回路
１２、ＮＡＭ回路１３、遅延回路１０から構成されるよ
うな比較的簡単な回路構成で映像信号圧縮回路を実現す
ることができる。As described above, the multiplier circuit 11 multiplies the human-powered digital video signal K) By adding xA and comparing the output Y of the adder circuit with the input digital video signal x in the NAMA circuit and outputting the smaller signal, the input digital video signal X below the knee point level A is output as is, It is possible to realize a digitized video signal compression circuit that compresses an input digital video signal X having a knee point level A or higher by two times and outputs the compressed signal. Further, as described in (2) below, the video signal compression circuit can be realized with a relatively simple circuit configuration consisting of the multiplication circuit 11, the addition circuit 12, the NAM circuit 13, and the delay circuit 10.
また、例えばカラービデオカメラに本発明に係る映像信
号圧縮回路を適用した場合、上述のように映像信号圧縮
回路を全てディジタル回路で実現しているので、Ｒ信号
、Ｇ信号、Ｂ信号にそれぞれ用いられる各映像信号圧縮
回路の特性を一致させることができる。また、温度変化
により特性が変化することもない。Furthermore, when the video signal compression circuit according to the present invention is applied to a color video camera, for example, since the video signal compression circuit is realized entirely by digital circuits as described above, it is used for each of the R signal, G signal, and B signal. The characteristics of each video signal compression circuit can be matched. Furthermore, the characteristics do not change due to temperature changes.
つぎに、第２の実施例を説明する。Next, a second embodiment will be explained.
第３図において、第１図に示す実施例と同様にディジタ
ルビデオ信号Ｘが端子５を介して遅延回路２０、乗算回
路Ｍ、〜Ｍゎに供給される。また、信号圧縮係数に、〜
に、が端子Ｔｌｌ〜Ｔ、、Ｉをそれぞれ介して該乗算回
路Ｍ、〜Ｍ７に供給され、信号圧縮係数に１〜に、、と
ニーポイン） Ａ ＋〜Ａ、。In FIG. 3, similarly to the embodiment shown in FIG. 1, a digital video signal X is supplied via a terminal 5 to a delay circuit 20 and multiplier circuits M, . Also, for the signal compression coefficient, ~
are supplied to the multiplier circuits M, .about.M7 via terminals Tll to T, , I, respectively, and the signal compression coefficients are 1 to 1, and the knee point) A + to A, respectively.
から得られる定数（１−に＋）ｘＡ＋（ｉ ＝１〜ｎ）
が端子ＴＩ２〜Ｔ、□をそれぞれ介して加算回路ＡＤ〜
ＡＤｌ、に供給される。Constant obtained from (1- to +) x A + (i = 1 to n)
is added to the adder circuit AD~ via terminals TI2~T and □, respectively.
ADl.
そして、それぞれ直列に接続された上記乗算回路Ｍ、及
び加算回路ＡＤ、において、上記第（３）式で示す演算
処理を施されたディジタルビデオ信号Ｙ、が得られる。Then, in the multiplier circuit M and the adder circuit AD, which are connected in series, a digital video signal Y is obtained which has been subjected to the arithmetic processing shown in equation (3) above.
Ｙ、＝ＫｉＸＸ＋（１−Ｋｉ）×Ａｉ ・・・（３）
そして、」二記加算回路Ａ Ｄ ＋〜ＡＤ、、の各出力
Ｙ１〜Ｙ７がＮＡＭ回路２３に供給される。Y,=KiXX+(1-Ki)×Ai...(3)
Then, the outputs Y1 to Y7 of the adder circuits AD+ to AD are supplied to the NAM circuit 23.
一方、上記遅延回路２０は、上記乗算回路Ｍ。On the other hand, the delay circuit 20 is the multiplication circuit M.
及び加算回路ＡＤ、での遅延時間と同じ遅延特性を有し
、」二記ディジタルビデオ信号Ｘを遅延して上記ＮＡＭ
回路２３に供給する。and the adder circuit AD, and has the same delay characteristics as the delay time in the adder circuit AD, and delays the digital video signal
Supplied to circuit 23.
該ＮＡＭ回路２３は、上記遅延回路２０の出力であるデ
ィジタルビデオ信号Ｘと上記加算回路ＡＤ１〜ＡＤ、の
各出力Ｙ、〜Ｙゎを比較して最小レベルの信号を選択し
、この選択した信号を圧縮されたディジタルビデオ信号
として端子６に出力する。The NAM circuit 23 compares the digital video signal X, which is the output of the delay circuit 20, with the outputs Y, -Yゎ of the adder circuits AD1-AD, selects the signal with the minimum level, and selects the signal with the lowest level. is output to terminal 6 as a compressed digital video signal.
かくして、本実施例では、−に１乗算回路Ｍ１〜Ｍ７が
入力ディジタルビデオ信号Ｘに互いに異なる信号圧縮係
数に１〜に７を乗算するｎ個の乗算手段として用いられ
、−に記加算回路ＡＤ、〜ＡＤ。Thus, in this embodiment, the -1 multiplication circuits M1 to M7 are used as n multiplication means for multiplying the input digital video signal X by mutually different signal compression coefficients by 1 to 7; ,~A.D.
がｎ個の乗算回路Ｍ１〜Ｍ、、の各出力に、互いに異な
る信号圧縮開始レベルＡ、〜Ａ７と信号圧縮係数に、〜
に、から得られる定数（１−Ｋ） ×Ａをそれぞれ加算
するｎ個の加算手段として用いられ、上記ＮＡＭ回路２
３がｎ個の加算回路ＡＤ〜ＡＤ、の各出力と人力ディジ
タルビデオ信号Ｘとを比較して小さい信号を出力する比
較選択手段として用いられる。is applied to each output of n multiplier circuits M1 to M, , and to mutually different signal compression start levels A, ~A7 and signal compression coefficients, ~
The NAM circuit 2 is used as n addition means for adding a constant (1-K)×A obtained from
3 is used as comparison and selection means for comparing each output of the n adder circuits AD to AD with the human-powered digital video signal X and outputting a smaller signal.
ここで第４図は、以上のような構成を有する映像信号圧
縮回路の特性を示す。この第４図に示すように、本実施
例の映像信号圧縮回路では、ニボイントレベルＡ１以下
では遅延回路２０からのディジタルビデオ信号Ｘがその
まま出力され、ニーポイントレベルＡ、〜ニーポイント
レベルＡ２の範囲では加算回路ＡＤ、からのに、に圧縮
されたディジタルビデオ信号Ｘが出力され、以下同様に
二−ポイントレベルＡ、〜ニーポイントレベルＡ、、、
の範囲では加算回路ΔＤ、からのに１倍に圧縮されたデ
ィジタルビデオ信号Ｘが出力される。Here, FIG. 4 shows the characteristics of the video signal compression circuit having the above configuration. As shown in FIG. 4, in the video signal compression circuit of this embodiment, the digital video signal X from the delay circuit 20 is output as is below the knee point level A1, and the digital video signal In the range, a compressed digital video signal
In the range .DELTA.D, a digital video signal X compressed by a factor of 1 is output from the adder circuit .DELTA.D.
この結果、第４図に示すように、ニーポイントの近傍に
おける急激な変化をなくすことができる。As a result, as shown in FIG. 4, sudden changes in the vicinity of the knee point can be eliminated.
Ｈ，発明の効果
以上の説明からも明らかなように、本発明に係る映像信
号圧縮回路では、乗算手段において入力映像信号に信号
圧縮係数にを乗算し、加算手段において乗算手段の出力
に、上記所定レベルＡと上記信号圧縮係数にから得られ
る定数（１−Ｋ）ｘＡを加算し、比較手段において加算
手段の出力と入力映像信号とを比較して小さい信号を出
力することにより、ディジタル回路で映像信号圧縮回路
を構成することができる。H. Effects of the Invention As is clear from the above description, in the video signal compression circuit according to the present invention, the multiplication means multiplies the input video signal by the signal compression coefficient, and the addition means multiplies the output of the multiplication means by the above-mentioned By adding a constant (1-K) x A obtained from the predetermined level A and the above-mentioned signal compression coefficient, and comparing the output of the adding means and the input video signal in the comparing means and outputting a smaller signal, the digital circuit A video signal compression circuit can be configured.
また、このように映像信号圧縮回路をディジタル回路で
実現しているので、温度等による変化がない特性を得る
ことができる。また、各映像信号圧縮回路の特性、例え
ばカラービデオカメラの３原色映像信号、すなわちＲ信
号、Ｇ信号、Ｂ信号にそれぞれに用いられる各映像信号
圧縮回路の特性を一致させることができる。Furthermore, since the video signal compression circuit is implemented as a digital circuit in this way, it is possible to obtain characteristics that do not change due to temperature or the like. Further, the characteristics of each video signal compression circuit, for example, the characteristics of each video signal compression circuit used for the three primary color video signals of a color video camera, that is, the R signal, G signal, and B signal, can be matched.
また、ｎ個の乗算手段において入力映像信号に互いに異
なる信号圧縮係数に、〜に、、を乗算し、ｎ個の加算手
段においてｎ個の乗算手段の各出力に、互いに異なる信
号圧縮開始レベルＡ、〜Ａ。Further, the n multiplication means multiply the input video signal by mutually different signal compression coefficients, and the n addition means multiply the outputs of the n multiplication means with mutually different signal compression start levels A. ,~A.
と信号圧縮係数に、〜に、から得られる定数（ＩＫ）×
Ａをそれぞれ加算し、比較選択手段においてｎ個の加算
手段の各出力と入力映像信号とを比較して小さい信号を
出力ことにより、ニーポイント付近での急激な特性の変
化を防止することができる。and the signal compression coefficient, to a constant (IK) obtained from
A, and the comparison and selection means compares each output of the n addition means with the input video signal and outputs a small signal, thereby making it possible to prevent sudden changes in characteristics near the knee point. .
第１図は本発明に係る映像信号圧縮回路の第１の実施例
のブロック回路間であり、第２図は第１の実施例の信号
圧縮特性を示す図であり、第３図は本発明に係る映像信
号圧縮回路の第２の実施例のブロック回路間であり、第
４図は第２の実施例の信号圧縮特性を示す図であり、第
５図は従来の映像信号圧縮回路の回路口である。
１１ ・・・・乗算回路
１２ ・・・・加算回路
１３ ・・・・ＮＡＭ回路
２３ ・・・・ＮＡＭ回路
Ｍ１〜Ｍ７・・・・乗算回路
ＡＤ、〜ＡＤ、・・・・加算回路FIG. 1 shows the block circuits of the first embodiment of the video signal compression circuit according to the present invention, FIG. 2 is a diagram showing the signal compression characteristics of the first embodiment, and FIG. 3 is a diagram showing the signal compression characteristics of the first embodiment. FIG. 4 is a diagram showing the signal compression characteristics of the second embodiment, and FIG. 5 is a diagram showing the circuit of the conventional video signal compression circuit. It is the road entrance. 11...Multiplication circuit 12...Addition circuit 13...NAM circuit 23...NAM circuit M1 to M7...Multiplication circuit AD, ~AD,...Addition circuit
Claims (2)
回路であって、 入力映像信号に信号圧縮係数にを乗算する乗算手段と、 該乗算手段の出力に、上記所定レベルＡと上記信号圧縮
係数にから得られる定数（１−Ｋ）×Ａを加算する加算
手段と、 該加算手段の出力と上記入力映像信号とを比較して小さ
い信号を出力する比較選択手段とから成ることを特徴と
する映像信号圧縮回路。(1) A video signal compression circuit that compresses a signal of a predetermined level A or higher, comprising: multiplication means for multiplying an input video signal by a signal compression coefficient; and an output of the multiplication means, the predetermined level A and the signal compression circuit. It is characterized by comprising an addition means for adding a constant (1-K)×A obtained from the coefficient, and a comparison selection means for comparing the output of the addition means with the input video signal and outputting a smaller signal. video signal compression circuit.
〜Ｋ＿ｎを乗算するｎ個の乗算手段と、 該ｎ個の乗算手段の各出力に、互いに異なる信号圧縮開
始レベルＡ＿１〜Ａ＿ｎと上記信号圧縮係数Ｋ＿１〜Ｋ
＿ｎから得られる定数（１−Ｋ）×Ａをそれぞれ加算す
るｎ個の加算手段と、 該ｎ個の加算手段の各出力と上記入力映像信号とを比較
して小さい信号を出力する比較選択手段とから成ること
を特徴とする映像信号圧縮回路。(2) Different signal compression coefficients K_1 for input video signals
n multiplication means for multiplying by ~K_n, and respective outputs of the n multiplication means are provided with mutually different signal compression start levels A_1 to A_n and the signal compression coefficients K_1 to K_n.
n addition means for respectively adding a constant (1-K)×A obtained from _n; and comparison selection means for comparing each output of the n addition means with the input video signal and outputting a smaller signal. A video signal compression circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126832A JP3045244B2 (en) | 1990-05-18 | 1990-05-18 | Video signal compression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126832A JP3045244B2 (en) | 1990-05-18 | 1990-05-18 | Video signal compression circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0423569A true JPH0423569A (en) | 1992-01-27 |
| JP3045244B2 JP3045244B2 (en) | 2000-05-29 |
Family
ID=14945015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126832A Expired - Lifetime JP3045244B2 (en) | 1990-05-18 | 1990-05-18 | Video signal compression circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3045244B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311300A (en) * | 1992-02-08 | 1994-05-10 | U.S. Philips Corporation | Circuit arrangement for accurately adjusting each color channel of a picture signal generator using digital control signals |
| JP2008118554A (en) * | 2006-11-07 | 2008-05-22 | Sharp Corp | Video signal processor and display device using the same, mobile terminal device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195670U (en) * | 1985-05-29 | 1986-12-05 |
-
1990
- 1990-05-18 JP JP2126832A patent/JP3045244B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195670U (en) * | 1985-05-29 | 1986-12-05 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311300A (en) * | 1992-02-08 | 1994-05-10 | U.S. Philips Corporation | Circuit arrangement for accurately adjusting each color channel of a picture signal generator using digital control signals |
| JP2008118554A (en) * | 2006-11-07 | 2008-05-22 | Sharp Corp | Video signal processor and display device using the same, mobile terminal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3045244B2 (en) | 2000-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1245345A (en) | Digital scaling circuitry with truncation offset compensation | |
| GB2033190A (en) | Video noise reduction system | |
| US5481317A (en) | Gamma correction circuit which selects one of a plurality of gamma corrected signals as an output signal based on the level of an input signal | |
| US5818522A (en) | Image pickup apparatus for obtaining a better color image over a wider luminance range | |
| JPH0423569A (en) | Video signal compression circuit | |
| JPH0832056B2 (en) | Color signal enhancement circuit | |
| US5124787A (en) | Vertical/horizontal contour correction system | |
| CA1203891A (en) | Digital color video signal encoder | |
| KR970003471B1 (en) | Corol signal matrix circuits | |
| Parulski et al. | A digital color CCD imaging system using custom VLSI circuits | |
| US5548331A (en) | Clamping circuit | |
| JPS6319987A (en) | Video signal processing circuit | |
| JPH0651734A (en) | Method and apparatus for adjusting luminance of chrominance signal | |
| JP4390863B2 (en) | Dynamic range compression circuit, method and color camera | |
| JPH03297277A (en) | Signal processing unit | |
| JPH06141337A (en) | Digital signal processing camera | |
| JPH0332146Y2 (en) | ||
| JPS58205379A (en) | Vertical profile adjusting circuit | |
| JPH07264621A (en) | Video signal mixing circuit | |
| JP2523034B2 (en) | White balance adjustment device | |
| JP3442953B2 (en) | Clipping equipment | |
| JP3397377B2 (en) | Imaging device | |
| JP3539104B2 (en) | Clip device | |
| KR100209899B1 (en) | Matrics circuit and method for making it up of a camera | |
| JPS63139492A (en) | Acc circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 11 |