JPH04234237A - Crcデータ発生方法及び装置 - Google Patents
Crcデータ発生方法及び装置Info
- Publication number
- JPH04234237A JPH04234237A JP3196918A JP19691891A JPH04234237A JP H04234237 A JPH04234237 A JP H04234237A JP 3196918 A JP3196918 A JP 3196918A JP 19691891 A JP19691891 A JP 19691891A JP H04234237 A JPH04234237 A JP H04234237A
- Authority
- JP
- Japan
- Prior art keywords
- crc
- value
- bit
- low
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 125000004122 cyclic group Chemical group 0.000 abstract description 5
- 238000013459 approach Methods 0.000 abstract description 4
- 238000004891 communication Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000007575 Calluna vulgaris Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はデータ通信システムに関
するものであって、更に詳細には、ハイレベルデータリ
ンク制御(HDLC)モジュールにおける循環冗長チェ
ック(CRC)を実行する方法及び装置に関するもので
ある。
するものであって、更に詳細には、ハイレベルデータリ
ンク制御(HDLC)モジュールにおける循環冗長チェ
ック(CRC)を実行する方法及び装置に関するもので
ある。
【0002】
【従来の技術】データ通信ネットワークにおけるステー
ション間の通信は、隣接するフレームが明示的又は暗示
的なスタート−ストップパターンによって分離されてい
る一連の乃至は「フレーム」の情報文字を送信すること
により行なわれる。独特なスタートパターン(「開始区
切り部」)及び独特のストップパターン(「終了区切り
部」)を使用することにより、受信ステーションが各フ
レームの正確な開始及び正確な終了を識別することが可
能である。
ション間の通信は、隣接するフレームが明示的又は暗示
的なスタート−ストップパターンによって分離されてい
る一連の乃至は「フレーム」の情報文字を送信すること
により行なわれる。独特なスタートパターン(「開始区
切り部」)及び独特のストップパターン(「終了区切り
部」)を使用することにより、受信ステーションが各フ
レームの正確な開始及び正確な終了を識別することが可
能である。
【0003】William Stallings著
「ローカルネットワークス(Local Netwo
rks)」、第3版、マクミラン出版社、1990年、
第2章、はコンピュータネットワーク用の通信アーキテ
クチャの概観を与えている。この本に記載される如く、
ネットワークにおけるコンピュータステーション間の通
信をサポートするためには、付加的なハードウエア及び
ソフトウエアが必要とされる。通信ハードウエアは妥当
な程度に標準化されている。しかしながら、異なったタ
イプのコンピュータステーション間において通信が所望
される場合、ソフトウエア開発の努力は法外なものとな
る場合がある。なぜならば、異なったコンピュータは異
なったデータフォーマット及びデータ交換規則を使用し
ているからである。
「ローカルネットワークス(Local Netwo
rks)」、第3版、マクミラン出版社、1990年、
第2章、はコンピュータネットワーク用の通信アーキテ
クチャの概観を与えている。この本に記載される如く、
ネットワークにおけるコンピュータステーション間の通
信をサポートするためには、付加的なハードウエア及び
ソフトウエアが必要とされる。通信ハードウエアは妥当
な程度に標準化されている。しかしながら、異なったタ
イプのコンピュータステーション間において通信が所望
される場合、ソフトウエア開発の努力は法外なものとな
る場合がある。なぜならば、異なったコンピュータは異
なったデータフォーマット及びデータ交換規則を使用し
ているからである。
【0004】各ネットワーク適用に対しての特別の通信
ソフトウエアの開発は実際上明らかにコスト高であるの
で、その代替案は共通の通信基準を確立し且つ通信タス
クを定義する一般的なコンピュータアーキテクチャを確
立することである。コンピュータアーキテクチャを画定
する公知の技術は「レイヤ構成(layering)」
であり、その場合、コンピュータの通信機能がヒエラル
キに基づいた1組のレイヤ(層)に区分される。ステー
ションの各レイヤは、ネットワーク上の別のステーショ
ンと通信するために必要とされる関連したサブセットの
機能を実行する。オープンシステムズインターコネクシ
ョン(OSI)モデルは、7つのヒエラルキに基づいた
通信レイヤを定義するアーキテクチャに関するスタンダ
ードである。OSIネットワーク上のステーション間の
情報交換は、異なったステーションにおける対応するレ
イヤをプロトコルとして知られる確立された1組の基準
に従って通信させることによって達成される。
ソフトウエアの開発は実際上明らかにコスト高であるの
で、その代替案は共通の通信基準を確立し且つ通信タス
クを定義する一般的なコンピュータアーキテクチャを確
立することである。コンピュータアーキテクチャを画定
する公知の技術は「レイヤ構成(layering)」
であり、その場合、コンピュータの通信機能がヒエラル
キに基づいた1組のレイヤ(層)に区分される。ステー
ションの各レイヤは、ネットワーク上の別のステーショ
ンと通信するために必要とされる関連したサブセットの
機能を実行する。オープンシステムズインターコネクシ
ョン(OSI)モデルは、7つのヒエラルキに基づいた
通信レイヤを定義するアーキテクチャに関するスタンダ
ードである。OSIネットワーク上のステーション間の
情報交換は、異なったステーションにおける対応するレ
イヤをプロトコルとして知られる確立された1組の基準
に従って通信させることによって達成される。
【0005】図1はコンピュータステーションA及びB
を示しており、該ステーションの各々は、OSIアーキ
テクチャに基づいて、7つのOSI通信レイヤを有して
いる。コンピュータステーションAがコンピュータステ
ーションBへ送信すべきデータを有する場合、それは該
データをそのアプリケーションレイヤへ転送する。その
アプリケーションレイヤは、アプリケーションヘッダ(
AH)を取付け、該ヘッダは、コンピュータステーショ
ンBにおけるアプリケーションレイヤによって必要とさ
れる制御データを有している。次いで、該データがレイ
ヤヒエラルキを介して下側に送られ、その際に、各レイ
ヤはコンピュータステーションBにおける対応するレイ
ヤによって使用するためのそれ自身の制御ヘッダを取付
ける。データリンクレイヤは、通常、ヘッダ(LH)及
びトレイラ(LT)の両方を取付ける。データリンクレ
イヤデータユニット、即ち「フレーム」が、フィジカル
レイヤによって物理的伝送媒体上に送信される。
を示しており、該ステーションの各々は、OSIアーキ
テクチャに基づいて、7つのOSI通信レイヤを有して
いる。コンピュータステーションAがコンピュータステ
ーションBへ送信すべきデータを有する場合、それは該
データをそのアプリケーションレイヤへ転送する。その
アプリケーションレイヤは、アプリケーションヘッダ(
AH)を取付け、該ヘッダは、コンピュータステーショ
ンBにおけるアプリケーションレイヤによって必要とさ
れる制御データを有している。次いで、該データがレイ
ヤヒエラルキを介して下側に送られ、その際に、各レイ
ヤはコンピュータステーションBにおける対応するレイ
ヤによって使用するためのそれ自身の制御ヘッダを取付
ける。データリンクレイヤは、通常、ヘッダ(LH)及
びトレイラ(LT)の両方を取付ける。データリンクレ
イヤデータユニット、即ち「フレーム」が、フィジカル
レイヤによって物理的伝送媒体上に送信される。
【0006】上述した如く、フィジカルレイヤは、通常
、単にビットストリームサービスを与えるのみであり、
即ち、それはビット毎に、又は直列態様で、2進情報フ
レームのビットを伝送媒体へ物理的に送信するか又は伝
送媒体からビットを受信すべく機能するにすぎない。そ
のフレームを画定するためにそのビット指向型通信プロ
トコルを使用するのはデータリンクレイヤである。この
ようなスタンダードなOSIビット指向型データリンク
プロトコルは所謂ハイレベルデータリンク制御(HDL
C)プロトコルである。
、単にビットストリームサービスを与えるのみであり、
即ち、それはビット毎に、又は直列態様で、2進情報フ
レームのビットを伝送媒体へ物理的に送信するか又は伝
送媒体からビットを受信すべく機能するにすぎない。そ
のフレームを画定するためにそのビット指向型通信プロ
トコルを使用するのはデータリンクレイヤである。この
ようなスタンダードなOSIビット指向型データリンク
プロトコルは所謂ハイレベルデータリンク制御(HDL
C)プロトコルである。
【0007】HDLCプロトコルによれば、且つ図2に
示した如く、情報は、6個のフィールドからなるフレー
ムの形態で物理的伝送媒体上へ伝送される。フラッグ(
FLAG)フィールドは同期のために使用され、フレー
ムのスタート(開始)及びエンド(終了)を表わす(即
ち、それはフレームスタート区切り部及びエンド区切り
部として作用する)。アドレス(ADDRESS)フィ
ールドは該フレームに対する宛先ステーションを識別す
る。制御フィールドは該フレームの機能及び目的を識別
する。データ(DATA)フレームは伝送されるべき情
報を有している。CRCフレームはフレームチェックシ
ーケンス(FCS)フィールドであり、それは16ビッ
トの循環冗長チェック(CRC)を使用する。Stal
lingsによって説明される如く、HDLC CR
Cフィールドはアドレス、制御及びデータフィールドの
内容の関数である。それは、送信器ステーションによっ
て発生され且つ再度受信ステーションによって発生され
る。受信ステーションによって発生される結果が受信フ
レームのCRCフィールドと異なる場合には、送信エラ
ーが発生している。
示した如く、情報は、6個のフィールドからなるフレー
ムの形態で物理的伝送媒体上へ伝送される。フラッグ(
FLAG)フィールドは同期のために使用され、フレー
ムのスタート(開始)及びエンド(終了)を表わす(即
ち、それはフレームスタート区切り部及びエンド区切り
部として作用する)。アドレス(ADDRESS)フィ
ールドは該フレームに対する宛先ステーションを識別す
る。制御フィールドは該フレームの機能及び目的を識別
する。データ(DATA)フレームは伝送されるべき情
報を有している。CRCフレームはフレームチェックシ
ーケンス(FCS)フィールドであり、それは16ビッ
トの循環冗長チェック(CRC)を使用する。Stal
lingsによって説明される如く、HDLC CR
Cフィールドはアドレス、制御及びデータフィールドの
内容の関数である。それは、送信器ステーションによっ
て発生され且つ再度受信ステーションによって発生され
る。受信ステーションによって発生される結果が受信フ
レームのCRCフィールドと異なる場合には、送信エラ
ーが発生している。
【0008】CRC計算の実現において、伝送されるべ
き情報は単一の2進数として取扱われる。この数は独特
の2進素数によって割算され、且つこの割算演算の余り
はHDLCフレームのCRCフィールド内にエンタされ
る。そのフレームが受取られると、受信ステーションは
、同一の素数を使用して同一の割算を実行し、且つ計算
された余りを受信したCRCフレームと比較する。CR
C演算においては、最も一般的に使用される除数は、1
6ビットの余りを発生する17ビット素数、及び32ビ
ットの余りを発生する33ビット素数である。より小さ
な除数を使用するとオーバーヘッドはより少なくなる。
き情報は単一の2進数として取扱われる。この数は独特
の2進素数によって割算され、且つこの割算演算の余り
はHDLCフレームのCRCフィールド内にエンタされ
る。そのフレームが受取られると、受信ステーションは
、同一の素数を使用して同一の割算を実行し、且つ計算
された余りを受信したCRCフレームと比較する。CR
C演算においては、最も一般的に使用される除数は、1
6ビットの余りを発生する17ビット素数、及び32ビ
ットの余りを発生する33ビット素数である。より小さ
な除数を使用するとオーバーヘッドはより少なくなる。
【0009】HDLCモジュールにおいては、CRCは
16ビットシーケンスである。それは、以下のものの和
(モジュロ2)の補数として定義される。即ち、(1)
ジェネレータ多項式 X16+X12+X5 +1 によって割算した(モジュロ2) Xk (X15+X14+X13...X2 +X+1
)の余り。尚、kはトランスペアレンシのために挿入さ
れたビットを除いて、最初のFLAGの最終ビットとC
RCの最初のビットを包含せずにそれらの間に存在する
フレーム内のビット数である。 (2)トランスペアレンシのために挿入されたビットを
除いて、最初のFLAGの最終ビットとCRCの最初の
ビットを包含せずにそれらの間に存在するフレームの内
容に対してX16を乗算し次いでジェネレータ多項式X
16+X12+X5 +1 で割算(モジュロ2)した後の余り。
16ビットシーケンスである。それは、以下のものの和
(モジュロ2)の補数として定義される。即ち、(1)
ジェネレータ多項式 X16+X12+X5 +1 によって割算した(モジュロ2) Xk (X15+X14+X13...X2 +X+1
)の余り。尚、kはトランスペアレンシのために挿入さ
れたビットを除いて、最初のFLAGの最終ビットとC
RCの最初のビットを包含せずにそれらの間に存在する
フレーム内のビット数である。 (2)トランスペアレンシのために挿入されたビットを
除いて、最初のFLAGの最終ビットとCRCの最初の
ビットを包含せずにそれらの間に存在するフレームの内
容に対してX16を乗算し次いでジェネレータ多項式X
16+X12+X5 +1 で割算(モジュロ2)した後の余り。
【0010】典型的な実現例として、送信器側において
は、割算の初期的な余り(剰余)は全て1へプリセット
され、次いでアドレス、制御及び情報フィールドに関し
て、上述した如く、ジェネレータ多項式による割算によ
って修正される。その結果得られる余り(剰余)の1の
補数が16ビットHDLC CRCシーケンスとして
伝送される。受信器側においては、初期的な余り(剰余
)は全て1にプリセットされ、且つ直列入力保護ビット
及びCRCは、ジェネレータ多項式によって割算される
と、伝送エラーが存在しない場合には、0001110
100001111(X15乃至X0 に対応)の余り
(剰余)を発生する。該CRCは最も高い項の係数で開
始するラインへ伝送される。
は、割算の初期的な余り(剰余)は全て1へプリセット
され、次いでアドレス、制御及び情報フィールドに関し
て、上述した如く、ジェネレータ多項式による割算によ
って修正される。その結果得られる余り(剰余)の1の
補数が16ビットHDLC CRCシーケンスとして
伝送される。受信器側においては、初期的な余り(剰余
)は全て1にプリセットされ、且つ直列入力保護ビット
及びCRCは、ジェネレータ多項式によって割算される
と、伝送エラーが存在しない場合には、0001110
100001111(X15乃至X0 に対応)の余り
(剰余)を発生する。該CRCは最も高い項の係数で開
始するラインへ伝送される。
【0011】CRC演算はランタイム性能においてHD
LCを取扱うモジュールの最も重要なものである。しか
しながら、従来のHDLC CRCモジュールのラン
タイム性能は多くの現在の適用に対しては不適切なもの
となっている。
LCを取扱うモジュールの最も重要なものである。しか
しながら、従来のHDLC CRCモジュールのラン
タイム性能は多くの現在の適用に対しては不適切なもの
となっている。
【0012】
【発明が解決しようとする課題】本発明は、HDLCを
取扱うモジュールにおけるCRC計算のランタイム性能
を改善する方法及び装置を提供することを目的とする。
取扱うモジュールにおけるCRC計算のランタイム性能
を改善する方法及び装置を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明によれば、CRC
画定のビット毎のアプローチを一度に1つのバイトのル
ックアップテーブルのアプローチで置換している。
画定のビット毎のアプローチを一度に1つのバイトのル
ックアップテーブルのアプローチで置換している。
【0014】
【実施例】図3はハイレベルデータリンク制御(HDL
C)モジュール10を示しており、16ビット循環冗長
チェック(CRC)ワードの最大桁バイトCRC h
igh12及び最小桁バイトCRC low14がイ
ンクリメント的に計算される。図3に示した如く、伝送
されるべきデータのビットシーケンス16が入力データ
ラッチ18へ供給され、該ラッチは、データ17を一度
に8ビットづつXORゲート20へ供給する。XORゲ
ート20は、ラッチ22を介して、最大桁バイトCRC
high12を受取る。そのXOR(排他的OR)
演算の結果24は、2つの8ビット×8ビットルックア
ップテーブル、即ちルックアップテーブル高26及びル
ックアップテーブル低28へ供給される。
C)モジュール10を示しており、16ビット循環冗長
チェック(CRC)ワードの最大桁バイトCRC h
igh12及び最小桁バイトCRC low14がイ
ンクリメント的に計算される。図3に示した如く、伝送
されるべきデータのビットシーケンス16が入力データ
ラッチ18へ供給され、該ラッチは、データ17を一度
に8ビットづつXORゲート20へ供給する。XORゲ
ート20は、ラッチ22を介して、最大桁バイトCRC
high12を受取る。そのXOR(排他的OR)
演算の結果24は、2つの8ビット×8ビットルックア
ップテーブル、即ちルックアップテーブル高26及びル
ックアップテーブル低28へ供給される。
【0015】ルックアップテーブル高26の8ビット出
力30は第二XOR機能32へ供給され、該機能32は
、ラッチ34を介してルックアップテーブル低28の8
ビット出力CRC lowを受取る。XOR機能32
の演算結果はCRC high出力12である。HD
LC CRCモジュール10の演算は以下の如き関係
によって表現することが可能である。即ち、「CRC
temp」は一時的バイト変数であり、「Date
byte」は処理済のデータバイト17であり、「L
uthi」及び「Lutlo」は高及び低ルックアップ
テーブル26及び28であり、且つ丸付きxの記号はX
OR演算を示している。
力30は第二XOR機能32へ供給され、該機能32は
、ラッチ34を介してルックアップテーブル低28の8
ビット出力CRC lowを受取る。XOR機能32
の演算結果はCRC high出力12である。HD
LC CRCモジュール10の演算は以下の如き関係
によって表現することが可能である。即ち、「CRC
temp」は一時的バイト変数であり、「Date
byte」は処理済のデータバイト17であり、「L
uthi」及び「Lutlo」は高及び低ルックアップ
テーブル26及び28であり、且つ丸付きxの記号はX
OR演算を示している。
【0016】
【表1】
【0017】即ち、16ビットCRCワードの演算は、
それを構成するバイト、即ちCRChigh及びCRC
lowを計算することによって行なわれる。この計
算は、2つのタイプの演算、即ちXOR演算及びルック
アップ演算を包含する。
それを構成するバイト、即ちCRChigh及びCRC
lowを計算することによって行なわれる。この計
算は、2つのタイプの演算、即ちXOR演算及びルック
アップ演算を包含する。
【0018】再度図3を参照すると、入力バイト17は
、CRC highラッチ22内に現在ラッチされて
いるCRC highバイトとXOR処理される。そ
の結果得られるバイトはCRC tempと命名され
る。 次いで、このCRC tempバイトはルックアップ
テーブル高(Luthi)26内に供給されて、8ビッ
トLuthi[CRC temp]項を発生する。こ
のLuthi[CRC temp]項は、ラッチ34
内に現在格納されているCRC low値とXOR処
理されて、アップデートされたCRChighバイトを
供給する。CRC tempバイトは、更に、ルック
アップテーブル低(Lutho)28内へも供給されて
、8ビットLutho[CRC temp]項を発生
し、それはアップデートされたCRC lowバイト
である。
、CRC highラッチ22内に現在ラッチされて
いるCRC highバイトとXOR処理される。そ
の結果得られるバイトはCRC tempと命名され
る。 次いで、このCRC tempバイトはルックアップ
テーブル高(Luthi)26内に供給されて、8ビッ
トLuthi[CRC temp]項を発生する。こ
のLuthi[CRC temp]項は、ラッチ34
内に現在格納されているCRC low値とXOR処
理されて、アップデートされたCRChighバイトを
供給する。CRC tempバイトは、更に、ルック
アップテーブル低(Lutho)28内へも供給されて
、8ビットLutho[CRC temp]項を発生
し、それはアップデートされたCRC lowバイト
である。
【0019】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図面の簡単な説明】
【図1】 オープンシステムズインターコネクション
(OSI)モデルを示したブロック図。
(OSI)モデルを示したブロック図。
【図2】 ハイレベルデータリンク制御(HDLC)
フレーム構成を示したブロック図。
フレーム構成を示したブロック図。
【図3】 本発明に基づいて構成されたHDLC循環
冗長チェック(CRC)計算モジュールを示したブロッ
ク図。
冗長チェック(CRC)計算モジュールを示したブロッ
ク図。
10 ハイレベルデータリンク制御(HDLC)モジ
ュール 18,22,34 ラッチ 26,28 8ビット×8ビットルックアップテーブ
ル20,32 XORゲート
ュール 18,22,34 ラッチ 26,28 8ビット×8ビットルックアップテーブ
ル20,32 XORゲート
Claims (5)
- 【請求項1】 フレームチェックシーケンスを発生す
る方法において、 (a)現在のマルチビットCRC高値を供給し、(b)
現在のマルチビットCRC低値を供給し、(c)前記現
在のマルチビットCRC高値とマルチビット入力文字と
をXOR処理することにより一時的な値を発生し、 (d)前記現在のマルチビットCRC低値と前記一時的
な値に対応するルックアップ高値とをXOR処理するこ
とによりアップデートされたマルチビットCRC高値を
発生し、 (e)前記一時的な値に対応するアップデートされたマ
ルチビットCRC低値を発生する、上記各ステップを有
することを特徴とする方法。 - 【請求項2】 請求項1において、更に、前記現在の
CRC高値及びCRC低値を夫々アップデートされたC
RC高値及びCRC低値で繰返し置換することにより前
記現在のCRC高値及びCRC低値を繰返しアップデー
トし、且つ繰返しアップデートされたマルチビット入力
文字を使用して上記ステップ(c)乃至 (e)を繰返し実行することを特徴とする方法。 - 【請求項3】 フレームチェックシーケンスを発生す
る装置において、 (a)一時的な値を供給するために現在のマルチビット
CRC高値とマルチビット入力文字とをXOR処理する
ための第一XOR手段、 (b)前記一時的な値に応答して高値発生器出力を発生
する高値発生器、 (c)現在のCRC低値を供給する手段、(d)アップ
デートされたCRC高値を供給するために前記高値発生
器出力と前記現在のCRC低値とをXOR処理する第二
XOR手段、 (e)前記一時的な値に応答してアップデートされたC
RC低値を発生する低値発生器、を有することを特徴と
する装置。 - 【請求項4】 請求項3において、前記現在のCRC
高値及びCRC低値を夫々アップデートされたCRC高
値及びCRC低値で繰返し置換し、且つ前記第一XOR
手段へアップデートされたマルチビット入力文字を繰返
し供給することにより前記現在のCRC高値及びCRC
低値をアップデートすべく繰返し動作可能であることを
特徴とする装置。 - 【請求項5】 請求項3において、前記高値発生器が
第一ルックアップテーブルを有しており、且つ前記低値
発生器が第二ルックアップテーブルを有していることを
特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US56403790A | 1990-08-07 | 1990-08-07 | |
US564037 | 1990-08-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04234237A true JPH04234237A (ja) | 1992-08-21 |
Family
ID=24252917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3196918A Pending JPH04234237A (ja) | 1990-08-07 | 1991-08-07 | Crcデータ発生方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5325372A (ja) |
EP (1) | EP0470451A3 (ja) |
JP (1) | JPH04234237A (ja) |
KR (1) | KR920004997A (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414859A (en) * | 1992-05-27 | 1995-05-09 | Tandy Corporation | Interprocessor communication protocol with built-in error prevention encoding |
AU659971B2 (en) * | 1992-12-29 | 1995-06-01 | Motorola, Inc. | Efficient CRC remainder coefficient generation and checking device and method |
GB9312136D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Transmission of messages |
GB9312135D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Generation of checking data |
KR950009690B1 (ko) * | 1993-09-14 | 1995-08-26 | 재단법인한국전자통신연구소 | 순환 여유검사(crc) 동기 장치 |
EP0797877A1 (en) * | 1994-12-12 | 1997-10-01 | BRITISH TELECOMMUNICATIONS public limited company | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data |
DE19511147A1 (de) * | 1995-03-27 | 1996-10-02 | Blaupunkt Werke Gmbh | Verfahren zur Synchronisierung des Blockzählers in einem RDS-Radio-Daten-Empfänger |
US5745503A (en) * | 1995-04-11 | 1998-04-28 | Nokia Mobile Phones Ltd. | Error correction decoder that operates in either ARDS system or a RBDS system |
US5878057A (en) * | 1995-10-06 | 1999-03-02 | Tektronix, Inc. | Highly parallel cyclic redundancy code generator |
US5996113A (en) * | 1996-11-26 | 1999-11-30 | Intel Corporation | Method and apparatus for generating digital checksum signatures for alteration detection and version confirmation |
US5951707A (en) * | 1997-06-27 | 1999-09-14 | International Business Machines Corporation | Method of partitioning CRC calculation for a low-cost ATM adapter |
US6192498B1 (en) * | 1997-10-01 | 2001-02-20 | Globepan, Inc. | System and method for generating error checking data in a communications system |
US6195780B1 (en) * | 1997-12-10 | 2001-02-27 | Lucent Technologies Inc. | Method and apparatus for generating cyclical redundancy code |
US6029186A (en) * | 1998-01-20 | 2000-02-22 | 3Com Corporation | High speed calculation of cyclical redundancy check sums |
US6681364B1 (en) | 1999-09-24 | 2004-01-20 | International Business Machines Corporation | Cyclic redundancy check for partitioned frames |
EP1148650A1 (en) * | 2000-04-14 | 2001-10-24 | Matsushita Electric Industrial Co., Ltd. | Crc operation unit and crc operation method |
US6763492B1 (en) * | 2000-09-26 | 2004-07-13 | Qualcomm Incorporated | Method and apparatus for encoding of linear block codes |
US6701478B1 (en) * | 2000-12-22 | 2004-03-02 | Nortel Networks Limited | System and method to generate a CRC (cyclic redundancy check) value using a plurality of CRC generators operating in parallel |
GB2378102B (en) * | 2001-07-24 | 2003-09-24 | 3Com Corp | Cyclic redundancy code generator |
US6928608B2 (en) * | 2001-08-14 | 2005-08-09 | Optix Networks Ltd. | Apparatus and method for accelerating cyclic redundancy check calculations |
KR100769169B1 (ko) * | 2001-09-04 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 및 장치 |
US7729322B2 (en) * | 2002-02-28 | 2010-06-01 | Qualcomm Incorporated | HDLC hardware accelerator |
US7613980B2 (en) * | 2003-06-06 | 2009-11-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System for computing a CRC value by processing a data message a word at a time |
US7613991B1 (en) | 2003-08-19 | 2009-11-03 | Altera Corporation | Method and apparatus for concurrent calculation of cyclic redundancy checks |
US7320101B1 (en) * | 2003-08-19 | 2008-01-15 | Altera Corporation | Fast parallel calculation of cyclic redundancy checks |
US7774676B2 (en) * | 2005-06-16 | 2010-08-10 | Mediatek Inc. | Methods and apparatuses for generating error correction codes |
US7430701B2 (en) * | 2005-06-16 | 2008-09-30 | Mediatek Incorporation | Methods and systems for generating error correction codes |
US20070067702A1 (en) * | 2005-09-05 | 2007-03-22 | Kuo-Lung Chien | Method and apparatus for syndrome generation |
US8363541B2 (en) | 2006-12-22 | 2013-01-29 | Pratt & Whitney Canada Corp. | Serial digital communication protocol |
KR100984811B1 (ko) * | 2007-03-27 | 2010-10-01 | 삼성전자주식회사 | 데이터를 송수신하는 장치 및 방법 |
WO2009020288A1 (en) * | 2007-08-09 | 2009-02-12 | Samsung Electronics Co., Ltd. | Apparatus and method for searching for erroneous data |
US9003259B2 (en) * | 2008-11-26 | 2015-04-07 | Red Hat, Inc. | Interleaved parallel redundancy check calculation for memory devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4030067A (en) * | 1975-12-29 | 1977-06-14 | Honeywell Information Systems, Inc. | Table lookup direct decoder for double-error correcting (DEC) BCH codes using a pair of syndromes |
US4703485A (en) * | 1986-02-10 | 1987-10-27 | International Business Machines Corporation | Method and apparatus for computing and implementing error detection check bytes |
US5027357A (en) * | 1988-10-14 | 1991-06-25 | Advanced Micro Devices, Inc. | ECC/CRC error detection and correction system |
JPH03505035A (ja) * | 1989-02-16 | 1991-10-31 | グラマン エアロスペース コーポレーション | 超高速エラー検出ネットワーク |
US5103451A (en) * | 1990-01-29 | 1992-04-07 | Motorola, Inc. | Parallel cyclic redundancy check circuit |
-
1991
- 1991-07-26 EP EP19910112546 patent/EP0470451A3/en not_active Withdrawn
- 1991-08-05 KR KR1019910013497A patent/KR920004997A/ko not_active Application Discontinuation
- 1991-08-07 JP JP3196918A patent/JPH04234237A/ja active Pending
-
1993
- 1993-09-22 US US08/125,083 patent/US5325372A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR920004997A (ko) | 1992-03-28 |
EP0470451A3 (en) | 1993-01-20 |
US5325372A (en) | 1994-06-28 |
EP0470451A2 (en) | 1992-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04234237A (ja) | Crcデータ発生方法及び装置 | |
EP0313707B1 (en) | Data integrity securing means | |
Fletcher | An arithmetic checksum for serial transmissions | |
US6681364B1 (en) | Cyclic redundancy check for partitioned frames | |
US7296211B2 (en) | System and method for transferring data on a data link | |
EP0609595B1 (en) | Method and apparatus for verifying CRC codes by combination of partial CRC codes | |
US5689518A (en) | Method and an apparatus to modify CRC in intermediate high speed network nodes | |
EP0950300B1 (en) | Secondary channel using code violations | |
US7219293B2 (en) | High performance CRC calculation method and system with a matrix transformation strategy | |
US7502988B2 (en) | Decoding and error correction for algebraic geometric codes | |
CN107154836B (zh) | 一种基于fpga的并行循环冗余crc校验方法 | |
US6876315B1 (en) | DC-balanced 6B/8B transmission code with local parity | |
US10248498B2 (en) | Cyclic redundancy check calculation for multiple blocks of a message | |
EP0684712A3 (en) | Line terminating equipment in SDH networks, using forward error correcting codes | |
EP0614294A1 (en) | Method for generating a frame check sequence | |
US6738946B1 (en) | Methods, communication devices, and computer program products for communicating information via a frame check sequence having an information block associated therewith | |
EP1131714A1 (en) | Paging system having optional forward error correcting code transmission at the data link layer | |
US5121397A (en) | Method and apparatus for producing order independent signatures for error detection | |
US7047479B1 (en) | Parallel CRC formulation | |
CN114679239A (zh) | 一种高速网络中crc分段计算方法及装置 | |
US5923681A (en) | Parallel synchronous header correction machine for ATM | |
CN109462458B (zh) | 一种多级流水电路实现并行crc的方法 | |
JP2001517887A (ja) | パンクチュア・コードのビタビ・デコード方法および装置 | |
US5212696A (en) | Method and apparatus for producing order independent signatures for error detection | |
Bale et al. | An Intelligent 64-bit parallel CRC for high-speed communication system applications |