JPH04234138A - Package for highly integrated thin-molded semiconductor use, its manufacture - Google Patents
Package for highly integrated thin-molded semiconductor use, its manufactureInfo
- Publication number
- JPH04234138A JPH04234138A JP3220219A JP22021991A JPH04234138A JP H04234138 A JPH04234138 A JP H04234138A JP 3220219 A JP3220219 A JP 3220219A JP 22021991 A JP22021991 A JP 22021991A JP H04234138 A JPH04234138 A JP H04234138A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- tape
- chip
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 20
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 3
- 238000001721 transfer moulding Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000004033 plastic Substances 0.000 abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は半導体用パッケージに
関するものであり、さらに詳しく言えば、半導体素子の
テストやバーンインにおいて保護用として用いられる、
取り外し可能なモールド・フレームをもつ薄型半導体用
パッケージに関するものである。[Field of Industrial Application] This invention relates to a semiconductor package, and more specifically, a package used for protection during testing and burn-in of semiconductor devices.
The present invention relates to a thin semiconductor package with a removable mold frame.
【0002】0002
【従来の技術及び発明が解決しようとする課題】回路基
板に取り付けられる半導体素子に絶えず高密度を要求さ
れることによって、断面の小さい小型のパッケージに納
められた半導体素子が実現した。基板のスペースの問題
は長い間2次元についてのみ論じられ、薄型パッケージ
に対する関心は副次的であった。しかし、電子業界は薄
型パッケージをメモリーカードやスマートカードやエミ
ュレータカードなどと関連して、高密度化の問題として
とりあげているので、パッケージの厚さは今では重要な
要素になっている。BACKGROUND OF THE INVENTION The constant demand for high density semiconductor devices mounted on circuit boards has led to semiconductor devices housed in compact packages with small cross sections. Substrate space issues have long been discussed only in two dimensions, with interest in thin packages being secondary. However, package thickness has now become an important factor as the electronics industry has taken up thin packaging as a high-density issue in connection with memory cards, smart cards, emulator cards, and the like.
【0003】従来のパッケージといえば、ナショナル・
セミコンダクタのTapePak(商標)、テープ自動
接着(TAB)、デューアル・インライン・ピン(DI
P) パッケージ、スモール・アウトライン・パッケー
ジ(SOPs)などがある。TAB パッケージは半導
体チップをカプセル化するのに液体のエポキシやポリイ
ミドを用いている。従来のパッケージは、チップをリー
ドフレームに接続するのにワイヤーボンドを使っている
。TapePak(商標)はパッケージの四側面に接続
部がある。従来の半導体素子はテストやバーンインの前
にパッケージに入れるので、テストの結果不良品となる
と、部品全部の製作費がムダになる。[0003] Speaking of conventional packaging, National
Semiconductor's TapePak™, Tape Auto Adhesion (TAB), Dual Inline Pin (DI
P) packages, small outline packages (SOPs), etc. TAB packages use liquid epoxy or polyimide to encapsulate semiconductor chips. Traditional packages use wire bonds to connect the chip to the lead frame. TapePak™ has connections on all four sides of the package. Conventional semiconductor devices are packaged before testing or burn-in, so if the test results in a defective product, the cost of manufacturing the entire component is wasted.
【0004】0004
【課題を解決するための手段】この発明は、素子をトラ
ンスファーモールドを使ってカプセル化するようにした
半導体素子のパッケージである。多点(一組)の熱圧縮
内部リード線接着(ILB) を使って素子とリードフ
レーム(テープ)の内部リード線とを接続する。「こぶ
状の」チップが、「こぶ状の」内部リード線と一まとめ
に接着されている。リードフレームは、ILB が「一
まとめ」接着ではなくて「単点」接着できるようなテー
プ状でもよい。これには単層のテープが使われる。この
テープ形式をこぶ状TAB(BTAB)と呼ぶ。SUMMARY OF THE INVENTION The present invention is a package for a semiconductor device in which the device is encapsulated using transfer molding. Multi-point (set) thermocompression internal lead bonding (ILB) is used to connect the device to the internal leads of the lead frame (tape). A "knotty" chip is glued together with a "knotty" internal lead. The lead frame may be in the form of a tape so that the ILB can be bonded "single point" rather than "all at once." A single layer of tape is used for this. This tape format is called knobby TAB (BTAB).
【0005】モールディングやカプセル化中に、プラス
ティックのフレームがカプセル化された素子の周りにで
きる。テスト中もこのプラスティックのフレームは素子
の周りに残る。ユニットがテストに合格すると、内部パ
ッケージ(素子)をフレームから取り出し(または摘出
し)、素子をプリント基板上に置いて赤外線や蒸気のリ
フロー付着を容易にするため、リード線を鳥の羽状にす
る。During molding or encapsulation, a plastic frame is created around the encapsulated element. This plastic frame remains around the device during testing. If the unit passes the test, the internal package (device) is removed (or extracted) from the frame, and the device is placed on a printed circuit board and the leads are feathered to facilitate infrared or steam reflow attachment. do.
【0006】素子への接続は半導体チップの両側で行わ
れる。テープ製造の過程でBTABをパラジウム(Pd
)でめっきするので、表面に取り付けるときにはPb−
Sb のめっきはいらない。Connections to the components are made on both sides of the semiconductor chip. During the tape manufacturing process, BTAB is converted to palladium (Pd).
), so when attaching it to the surface, Pb-
No need for Sb plating.
【0007】この発明の技術的な進歩とその目的とする
ところは、以下に述べる発明の望ましい実施例、図面、
特許請求に示した特徴などから明らかになるであろう。[0007] The technical progress of this invention and its objectives are as follows: preferred embodiments of the invention, drawings,
This will become clear from the features shown in the patent claims.
【0008】[0008]
【実施例】図1は本発明の平面図である。パッケージ化
された素子10はプラスティックのカプセル化された半
導体素子11を内蔵する。半導体チップは、両端に沿っ
た整列穴13をもつリボン状のリードフレーム12に取
り付けられている。リードフレームは本来個々に接続さ
れる細片をつないだものなので、整列穴13は素子の製
作工程で各種の工具の上を進めたり整列させたりするた
めに用いられる。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a plan view of the present invention. The packaged device 10 contains a plastic encapsulated semiconductor device 11. The semiconductor chip is attached to a ribbon-shaped lead frame 12 with alignment holes 13 along both ends. Since a lead frame is essentially a series of individually connected strips, the alignment holes 13 are used to advance and align various tools during the device fabrication process.
【0009】リードフレームには半導体チップの両端に
接続する複数のリード線15がある。フレーム14はカ
プセル化された素子11を囲んでいる。リード線15は
フレーム14を貫通し、素子のバーンインやテストをし
やすくするために16でフレーム側に曲げてある。素子
はプラスティックのフレーム14に取り付けてあるので
テストやバーンインを行っても問題ない。素子が「良品
」であれば、プラスティックのフレーム14を付けたま
ま出荷および在庫してよい。素子を使用したりプリント
基板に取り付けたりするときは、プラスティック・フレ
ーム14を取り除き、リード線15を鳥の羽状にしてお
いてプリント基板に接着する。The lead frame has a plurality of lead wires 15 connected to both ends of the semiconductor chip. A frame 14 surrounds the encapsulated element 11. A lead wire 15 passes through the frame 14 and is bent toward the frame at 16 to facilitate device burn-in and testing. Since the device is mounted on a plastic frame 14, there is no problem in testing and burn-in. If the device is "good", it may be shipped and stocked with the plastic frame 14 attached. When the device is to be used or attached to a printed circuit board, the plastic frame 14 is removed and the lead wires 15 are shaped like bird's wings and bonded to the printed circuit board.
【0010】図2は図1を2−2で切断した、図1の断
面図である。半導体素子11はプラスティックの中で完
全にカプセル化され、リード線15とメタルテープ12
(図1参照)によってプラスティック・フレーム14内
に納められている。リード線15の端はリング14の端
14aを貫通し、素子11がフレーム14内に取り付け
られているときに接続できるように、フレーム14の端
で上に曲げられている。上に曲がった、または折れたリ
ード線は素子の再テスト用に何回でも使えるし、またリ
ード線の最小限の変更や交換でバーンインのソケット内
で使うこともできる。この上に曲がったリード線を使え
ば、テストやバーンインの際には、曲がったリード線の
再加工は不要である。FIG. 2 is a sectional view of FIG. 1 taken along line 2-2. The semiconductor element 11 is completely encapsulated in plastic, and the lead wire 15 and metal tape 12
(See FIG. 1) is housed within a plastic frame 14. The ends of the leads 15 pass through the end 14a of the ring 14 and are bent up at the end of the frame 14 for connection when the element 11 is mounted within the frame 14. Bent or broken leads can be used multiple times to retest the device, and can also be used in burn-in sockets with minimal modification or replacement of the leads. If a bent lead wire is used on top of this, there is no need to rework the bent lead wire during testing or burn-in.
【0011】図3はパッケージ化した素子11の側面図
である。フレーム14はリード線15の上に曲がった端
16と共に図示してある。FIG. 3 is a side view of the packaged device 11. Frame 14 is shown with bent ends 16 above leads 15.
【0012】図5はフレーム14から取り外した半導体
素子11を示す。リード線15は素子をプリント基板に
取り付けやすくするため、素子の一端15aで「鳥の羽
」状に曲がっている。素子11の他の端では、素子11
がプラスティック・フレーム14から切り取られ(摘出
され)た後なので、リード線15は真直ぐになっている
。完成したパッケージの厚さは1mm以下である。FIG. 5 shows the semiconductor element 11 removed from the frame 14. The lead wire 15 is bent into a "bird's wing" shape at one end 15a of the element to facilitate attachment of the element to a printed circuit board. At the other end of element 11, element 11
has been cut (extracted) from the plastic frame 14, so the lead wire 15 is straight. The thickness of the completed package is less than 1 mm.
【0013】こぶ状チップを図6および図7に示す。図
6は厚いキャップ接着との接続を示す。シリコンチップ
20はチップの接触部にアルミニュームの接点26を持
っている。保護酸化膜21はシリコンチップ20とアル
ミニューム接点26の一部との表面を覆っている。ポリ
イミドのような絶縁物22の層が保護酸化膜21を覆っ
ている。TiW のような隔膜金属23がアルミニュー
ム接点26を覆い、また保護酸化膜21の隙間につめて
ある。金、銅、銅ハンダなどのこぶ状接点24は隔膜金
属23の上側に形成される。リードフレームから出てい
るこぶ状リード線25はこぶ状接点24に接触している
。The knobby tip is shown in FIGS. 6 and 7. Figure 6 shows the connection with thick cap adhesive. The silicon chip 20 has aluminum contacts 26 at the contact portion of the chip. A protective oxide film 21 covers the surfaces of the silicon chip 20 and a portion of the aluminum contacts 26. A layer of insulator 22, such as polyimide, covers protective oxide 21. A diaphragm metal 23, such as TiW, covers the aluminum contacts 26 and fills the gaps in the protective oxide layer 21. A knob-like contact 24 of gold, copper, copper solder, etc. is formed on the upper side of the diaphragm metal 23. A knobby lead wire 25 extending from the lead frame contacts the knobby contact 24.
【0014】図7にこぶ状接点の別の実施例を示す。シ
リコンチップ30は、チップの接触部にアルミニューム
の接点31を持つ。保護酸化膜32はシリコンチップの
表面とアルミニュームの接点31の一部とを覆っている
。ポリイミドのような絶縁物33の層が保護酸化膜32
を覆っている。TiW のような隔膜金属34がアルミ
ニューム接点31を覆い、また保護酸化膜32の隙間に
つめてある。金、銅、銅ハンダなどのこぶ状接点36は
隔膜金属23の上側に形成される。リードフレームから
出ている平リード線35は、こぶ状接点36に接触して
いる。FIG. 7 shows another embodiment of the knob-shaped contact. The silicon chip 30 has aluminum contacts 31 at the contact portion of the chip. A protective oxide film 32 covers the surface of the silicon chip and a portion of the aluminum contacts 31. A layer of an insulator 33 such as polyimide forms a protective oxide film 32.
is covered. A diaphragm metal 34, such as TiW, covers the aluminum contacts 31 and fills the gaps between the protective oxide layers 32. A knob contact 36 of gold, copper, copper solder, etc. is formed on the upper side of the diaphragm metal 23. A flat lead wire 35 extending from the lead frame is in contact with a knob-like contact 36.
【0015】図8はテープ状のリードフレームにとりつ
けてある2個の素子を示す。リードフレーム46は連続
的な細片で、複数の半導体素子41が取り付けてある。
素子41はプラスティックのカプセルに入り、プラステ
ィック・フレーム40に納めてある。リード線47は4
2の部分で、微細な線間隔で取り付けてある。リード線
は43の部分で斜めになっている。ダムバー44はここ
では取り除いていない。リード線47はプラスティック
・フレーム40を貫通し、45で形を揃え、テストやバ
ーンインでの接続を容易にするためにプラスティック・
フレーム40に沿って上に曲げてある。FIG. 8 shows two devices attached to a tape-like lead frame. Lead frame 46 is a continuous strip to which a plurality of semiconductor devices 41 are attached. The element 41 is encased in a plastic capsule and housed in a plastic frame 40. The lead wire 47 is 4
In the 2nd part, they are attached with fine line spacing. The lead wire is diagonal at part 43. The dam bar 44 has not been removed here. Lead wires 47 pass through the plastic frame 40 and are aligned at 45, forming plastic wires to facilitate testing and burn-in connections.
It is bent upward along the frame 40.
【0016】この素子の製法を以下に述べる。半導体の
ウエハを処理し、アルミニュームの接着パッドを形成す
る。絶縁物ポリイミドでウエハを覆う。次にこぶ状物を
これらの接着パッドの上にかぶせる。ここでウエハを切
って個々のチップにする。熱圧着ILB を行った後、
線の引っ張りテストによる接着テストを行う。チップを
取り付けるテープを細片に切って、トランスファー成形
、成形手直し、プラズマによる油分落し、記号化をする
。ダムバーを切除し、素子を化学的にばり取りする。素
子をテープから切り放し、テストやバーンインに備える
。プラスティック・フレームは出荷の際にも残し、素子
を使う時まで付けておく。内部パッケージ(素子とリー
ド線)をプラスティック・フレームから切り離し(摘出
し)、プリント基板に取り付けやすいようにリード線を
鳥の羽状にする。The method for manufacturing this element will be described below. A semiconductor wafer is processed to form aluminum bond pads. Cover the wafer with an insulator polyimide. The nubs are then placed over these adhesive pads. At this point, the wafer is cut into individual chips. After performing thermocompression bonding ILB,
Perform an adhesion test using a wire pull test. The tape used to attach the chip is cut into strips, transfer molded, molded again, oil removed using plasma, and encoded. The dam bar is removed and the element is chemically deburred. Cut the device from the tape and prepare it for testing and burn-in. The plastic frame is left on during shipping and kept attached until the device is used. The internal package (element and lead wires) is separated (extracted) from the plastic frame, and the lead wires are shaped like a bird's wing so that they can be easily attached to a printed circuit board.
【0017】以上の説明に関して更に以下の項を開示す
る。1.集積されたリード線を含むテープ状リードフレ
ームを持つ薄型のモールドされた半導体素子のパッケー
ジで、次のものから成る。テープ状リードフレームに取
り付けられた半導体素子、リードフレームのリード線と
電気的に接続する半導体素子上のこぶ状接点、半導体チ
ップ素子をカプセル状に包む中間モールド品、およびカ
プセル化した半導体チップ素子に取り付けられ、囲み、
空隙を持つ、取り外し可能なモールド・フレーム。In connection with the above description, the following sections are further disclosed. 1. A thin molded semiconductor device package with a tape-like lead frame containing integrated leads, consisting of: Semiconductor elements attached to tape-shaped lead frames, hump-shaped contacts on semiconductor elements that are electrically connected to lead wires of lead frames, intermediate mold products that encapsulate semiconductor chip elements, and encapsulated semiconductor chip elements. attached, enclosed,
Removable molded frame with air gap.
【0018】2.半導体素子に接続されたリード線がカ
プセル化された半導体素子の両端を貫通し、更にモール
ド・フレームを貫通した形の、第1項記載のパッケージ
化された半導体素子。2. 2. The packaged semiconductor device of claim 1, wherein the lead wires connected to the semiconductor device extend through both ends of the encapsulated semiconductor device and further through the mold frame.
【0019】3.モールドされたフレームを貫通したリ
ード線が、半導体素子のテストおよびバーンインの際の
接続用としてモールドされたフレームに沿って上に曲げ
られた、第2項記載のパッケージ化された半導体素子。3. 3. The packaged semiconductor device of claim 2, wherein the lead wires passing through the molded frame are bent upwardly along the molded frame for connection during testing and burn-in of the semiconductor device.
【0020】4.こぶ状接点がアルミニュームのTiW
めっきと、金のこぶとをもった、第1項記載のパッケ
ージ化された半導体素子。4. TiW knob-shaped contact made of aluminum
The packaged semiconductor device according to claim 1, having plating and gold bumps.
【0021】5.こぶ状接点がアルミニュームのTiW
めっきと、銅のこぶとをもった、第1項記載のパッケ
ージ化された半導体素子。5. TiW knob-shaped contact made of aluminum
2. The packaged semiconductor device of claim 1 having plating and copper bumps.
【0022】6.テープ状リードフレームのリード線が
こぶ状接点を持つ、第1項記載のパッケージ化された半
導体素子。6. 2. The packaged semiconductor device according to claim 1, wherein the lead wires of the tape-like lead frame have knob-like contacts.
【0023】7.リードフレームが金めっきのこぶ状銅
テープである、第6記載のパッケージ化された半導体素
子。7. 7. The packaged semiconductor device of claim 6, wherein the lead frame is gold-plated knobby copper tape.
【0024】8.リードフレームがパラジウムめっきの
こぶ状銅テープである、第6記載のパッケージ化された
半導体素子。8. 7. The packaged semiconductor device of claim 6, wherein the lead frame is palladium-plated knobby copper tape.
【0025】9.製造中およびフレームテープ除去の際
に素子を整列させるための複数の位置ぎめ穴を持つ、第
1項記載のパッケージ化された半導体素子。9. 2. The packaged semiconductor device of claim 1, having a plurality of alignment holes for aligning the device during manufacturing and frame tape removal.
【0026】10. 集積されたリード線を含むテープ
状リードフレームを持つ薄型のモールドされた半導体素
子のパッケージで次のものから成る。テープ状リードフ
レームに取り付けられた半導体素子、リードフレームの
平リード線と電気的に接続する半導体素子上のこぶ状接
点、半導体チップ素子をカプセル状に包むトランスファ
ーモールド品、および、カプセル化した半導体チップ素
子に取り付けられ、囲み、空隙を持つ、リード線の一部
がモールドされたフレームを貫通した形の、取り外し可
能なモールド・フレーム。10. A thin molded semiconductor device package with a tape-shaped lead frame containing integrated lead wires, consisting of: A semiconductor element attached to a tape-shaped lead frame, a knob-shaped contact on the semiconductor element that is electrically connected to the flat lead wire of the lead frame, a transfer mold product that encapsulates the semiconductor chip element, and an encapsulated semiconductor chip. A removable molded frame that is attached to the device, surrounds it, has an air gap, and has a portion of the lead wire passing through the molded frame.
【0027】11. 半導体素子に接続されたリード線
がカプセル化された半導体素子の両端を貫通した形の、
第10項記載のパッケージ化された半導体素子。11. The lead wire connected to the semiconductor element passes through both ends of the encapsulated semiconductor element.
11. The packaged semiconductor device according to item 10.
【0028】12. モールド・フレームを貫通したリ
ード線が、該半導体素子のテストおよびバーンインの際
の接続用として、モールド・フレームに沿って上に曲げ
られた、第11項記載のパッケージ化された半導体素子
。12. 12. The packaged semiconductor device of claim 11, wherein the leads passing through the mold frame are bent up along the mold frame for connection during testing and burn-in of the semiconductor device.
【0029】13. こぶ状接点がアルミニュームのT
iW めっきと、金のこぶをもった、第10項記載のパ
ッケージ化された半導体素子。13. T with knob-shaped contacts made of aluminum
11. The packaged semiconductor device according to claim 10, having iW plating and gold nubs.
【0030】14. こぶ状接点がアルミニュームのT
iW めっきと、接着パッドの空隙部より小さい銅のこ
ぶをもった、第10項記載のパッケージ化された半導体
素子。14. T with knob-shaped contacts made of aluminum
11. The packaged semiconductor device of claim 10 having an iW plating and a copper hump smaller than the bond pad void.
【0031】15. テープ状リードフレームのリード
線がこぶ状ではなくて平らな、第10項記載のパッケー
ジ化された半導体素子。15. 11. The packaged semiconductor device according to claim 10, wherein the lead wires of the tape-shaped lead frame are not knob-shaped but flat.
【0032】16. リードフレームが金めっきの平ら
な銅テープである、第15項記載のパッケージ化された
半導体素子。16. 16. The packaged semiconductor device of claim 15, wherein the lead frame is a gold-plated flat copper tape.
【0033】17. リードフレームがパラジウムめっ
きの平らな銅テープである、第15項記載のパッケージ
化された半導体素子。17. 16. The packaged semiconductor device of claim 15, wherein the lead frame is a palladium-plated flat copper tape.
【0034】18. 製造中およびフレームの除去の際
に素子を整列させるための複数の位置ぎめ穴を持つ、第
10項記載のパッケージ化された半導体素子。18. 11. The packaged semiconductor device of claim 10, having a plurality of alignment holes for aligning the device during manufacturing and removal of the frame.
【0035】19. パッケージの厚さが1mm以下の
、第10項記載のパッケージ化された半導体素子。19. 11. The packaged semiconductor device according to claim 10, wherein the package has a thickness of 1 mm or less.
【0036】20. テープ状のリードフレームが、リ
ードフレームの間隔を微細にし、パッケージ全体の厚み
を薄くするための2オンスの銅製である、第1項記載の
パッケージ化された半導体素子。20. 2. The packaged semiconductor device according to claim 1, wherein the tape-shaped lead frame is made of 2 ounce copper to provide fine spacing between the lead frames and reduce the overall thickness of the package.
【0037】21. モールディング中に半導体チップ
の位置が動かないよう十分な力をもたせるようにリード
線を斜めにした、第2項記載のパッケージ化された半導
体素子。21. 3. The packaged semiconductor device according to claim 2, wherein the lead wires are oblique to provide sufficient force to prevent the semiconductor chip from moving during molding.
【0038】22. テープ状のリードフレームに取り
付けた半導体チップが、モールド材料への付着を良くし
、プラスティックへの力を小さくするために、チップの
裏側が粗くなるようにした背面を持つ、第1項記載のパ
ッケージ化された半導体素子。22. The package according to paragraph 1, wherein the semiconductor chip attached to the tape-like lead frame has a back surface with a roughened back side to improve adhesion to the molding material and reduce force on the plastic. converted semiconductor elements.
【0039】23. リード線を半導体チップの上部に
置いて、半導体素子からの熱放散を良くするように熱の
通路を設けた、第1項記載のパッケージ化された半導体
素子。23. 2. The packaged semiconductor device of claim 1, wherein the leads are placed on top of the semiconductor chip to provide a thermal path to improve heat dissipation from the semiconductor device.
【0040】24. 次の工程から成る薄型のパッケー
ジ化された半導体素子の製法:前処理された半導体チッ
プの一表面にこぶ状の接点を形成、テープ状リードフレ
ーム上のリード線とこぶ状の接点とを内部リード線で接
着、テープに取り付けた半導体チップを、チップを取り
付けた複数の細片に切断、トランスファーモールディン
グにより、取り付けたチップをカプセル化、チップのカ
プセル化と同時に、カプセル化されたチップの周りにフ
レームをモールディング、ばり取りによりリード線の過
剰なモールド樹脂を除去、ダムバーを切除、テスト接点
を形成、素子のテスト、および素子取り付け前の半導体
素子をモールド・フレームから切除。24. A manufacturing method for a thin packaged semiconductor device consisting of the following steps: Forming a knob-shaped contact on one surface of a pretreated semiconductor chip, and internally connecting the lead wire on the tape-shaped lead frame and the knob-shaped contact. Semiconductor chips attached to wires and tape are cut into multiple chip-attached strips, the attached chips are encapsulated by transfer molding, and at the same time the chips are encapsulated, a frame is created around the encapsulated chips. molding, removing excess mold resin from lead wires by removing burrs, cutting out dam bars, forming test contacts, testing the device, and cutting the semiconductor device from the mold frame before device installation.
【0041】25. 取り付ける前にリード線の端に鳥
の羽状を形成する工程を含む、特許請求に示された製法
。25. The claimed method includes forming a bird's-eye shape on the end of the lead wire prior to attachment.
【0042】26. カプセル化後に素子の油分をプラ
ズマで取り除く工程を含む、第24項記載の製法。26. 25. The manufacturing method according to item 24, which includes a step of removing oil from the element using plasma after encapsulation.
【0043】27. リード線をこぶ状の接点へ接着後
のリード線の引っ張りテスト工程を含む、第24項記載
の製法。27. 25. The method of claim 24, comprising a step of tensile testing the lead wire after adhering the lead wire to the knobby contact.
【0044】28. 半導体素子およびパッケージ10
は、こぶ状の接点を持つテープ取り付けの接続された半
導体チップ素子11を内蔵し、チップはパッケージの中
にトランスファーモールドされ、プラスティック製の除
去可能な方形のフレーム14が素子10を包みまた素子
のテストおよびバーンイン後やプリント基板へ素子取付
前に除去される。28. Semiconductor element and package 10
contains a tape-mounted connected semiconductor chip element 11 with knob-like contacts, the chip is transfer molded into a package, and a removable rectangular frame 14 made of plastic surrounds the element 10 and surrounds the element. It is removed after testing and burn-in and before mounting the device on a printed circuit board.
【図1】本発明の平面図。FIG. 1 is a plan view of the present invention.
【図2】本発明の断面図。FIG. 2 is a cross-sectional view of the present invention.
【図3】本発明の側面図。FIG. 3 is a side view of the present invention.
【図4】本発明の斜視図。FIG. 4 is a perspective view of the present invention.
【図5】本発明の半導体素子がフレームから取り外され
た後の図。FIG. 5 is a diagram after the semiconductor element of the present invention is removed from the frame.
【図6】こぶ状接触を示す図。FIG. 6 is a diagram showing hump-like contact.
【図7】別のこぶ状接触を示す図。FIG. 7 shows another hump-like contact.
【図8】代表的なリードフレーム・テープの設計を示す
図。FIG. 8 shows a typical leadframe tape design.
10 素子
11、41 チップ
12 リードフレーム
14、40 モールドされたフレーム15、47
リード線
26、31 接点10 Elements 11, 41 Chip 12 Lead frame 14, 40 Molded frame 15, 47
Lead wires 26, 31 contacts
Claims (2)
ドフレームを持つ薄型のモールドされた半導体素子のパ
ッケージで、次のものから成る、テープ状リードフレー
ムに取り付けられた半導体素子、前記リードフレームの
リード線と電気的に接続する前記半導体素子上のこぶ状
接点、前記半導体チップ素子をカプセル状に包むトラン
スファーモールド品、および、前記カプセル化した半導
体チップ素子に取り付けられ、囲み、空隙を持つ、取り
外し可能なモールドされたフレーム。1. A package of a thin molded semiconductor device having a tape-like lead frame containing integrated lead wires, comprising: a semiconductor device attached to the tape-like lead frame; a semiconductor device attached to the tape-like lead frame; A knob-shaped contact on the semiconductor element that is electrically connected to a lead wire, a transfer molded product that encapsulates the semiconductor chip element, and a removable part that is attached to the encapsulated semiconductor chip element and has a surrounding space and a gap. Molded frame possible.
された半導体素子の製法、前処理された半導体チップの
一表面にこぶ状の接点を形成する工程、テープ状リード
フレーム上のリード線と前記こぶ状の接点とを内部リー
ド線で接着する工程、前記テープに取り付けた半導体チ
ップを、該チップを取り付けた複数の細片に切断する工
程、トランスファーモールディングにより前記取付けら
れたチップをカプセル化する工程、前記チップのカプセ
ル化と同時に、該カプセル化されたチップの周りにフレ
ームをモールディングする工程、ばり取りにより前記リ
ード線の過剰なモールド樹脂を除去する工程、ダムバー
を切除する工程、テスト接点の形成する工程、素子のテ
ストする工程、および、素子取付前に前記半導体素子を
モールドされたフレームから除去する工程。2. A method for manufacturing a thin packaged semiconductor device comprising the following steps: forming a bump-shaped contact on one surface of a pretreated semiconductor chip; connecting lead wires on a tape-shaped lead frame; bonding the knob-shaped contacts with internal leads; cutting the semiconductor chip attached to the tape into a plurality of strips each having the chip attached thereto; and encapsulating the attached chip by transfer molding. , simultaneously with the encapsulation of the chip, molding a frame around the encapsulated chip; removing excess mold resin from the lead wires by deburring; cutting out the dam bar; forming test contacts. testing the device; and removing the semiconductor device from the molded frame prior to device installation.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US576312 | 1984-02-02 | ||
US57631290A | 1990-08-31 | 1990-08-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04234138A true JPH04234138A (en) | 1992-08-21 |
Family
ID=24303898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3220219A Pending JPH04234138A (en) | 1990-08-31 | 1991-08-30 | Package for highly integrated thin-molded semiconductor use, its manufacture |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH04234138A (en) |
KR (1) | KR920005308A (en) |
-
1991
- 1991-08-30 KR KR1019910015105A patent/KR920005308A/en not_active Application Discontinuation
- 1991-08-30 JP JP3220219A patent/JPH04234138A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR920005308A (en) | 1992-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6790710B2 (en) | Method of manufacturing an integrated circuit package | |
US6314639B1 (en) | Chip scale package with heat spreader and method of manufacture | |
US6060778A (en) | Ball grid array package | |
JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
JP2891607B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
US6951982B2 (en) | Packaged microelectronic component assemblies | |
US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
WO2003083956A2 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
US7247933B2 (en) | Thin multiple semiconductor die package | |
US9711343B1 (en) | Molded leadframe substrate semiconductor package | |
US5757068A (en) | Carrier film with peripheral slits | |
US20070122943A1 (en) | Method of making semiconductor package having exposed heat spreader | |
US20050248038A1 (en) | Chip scale package with heat spreader | |
US7226813B2 (en) | Semiconductor package | |
US6339253B1 (en) | Semiconductor package | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
US7960213B2 (en) | Electronic package structure and method | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
JPH0964244A (en) | Semiconductor device and its manufacture | |
JPH04234138A (en) | Package for highly integrated thin-molded semiconductor use, its manufacture | |
KR100308393B1 (en) | Semiconductor Package and Manufacturing Method | |
JP4040549B2 (en) | Semiconductor device | |
JPH0595012A (en) | High-density ultrathin type semiconductor package and manufacture thereof |