JPH042238A - Self-routing network by input buffer system - Google Patents

Self-routing network by input buffer system

Info

Publication number
JPH042238A
JPH042238A JP2103404A JP10340490A JPH042238A JP H042238 A JPH042238 A JP H042238A JP 2103404 A JP2103404 A JP 2103404A JP 10340490 A JP10340490 A JP 10340490A JP H042238 A JPH042238 A JP H042238A
Authority
JP
Japan
Prior art keywords
input
input buffer
data
buffer
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2103404A
Other languages
Japanese (ja)
Inventor
Uorasuchiyaa Uise
ウィセ ウォラスチャー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2103404A priority Critical patent/JPH042238A/en
Publication of JPH042238A publication Critical patent/JPH042238A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To reduce the aborting rate of a data cell to be transmitted by providing a data distributing circuit connecting each input terminal and each input buffer selectively properly and distributing a data cell inputted to each input terminal to each input buffer to the pre-stage of the input buffer. CONSTITUTION:Each of input ports #1-#4 is connected to each input of a data distributing circuit 11 and each data of the data distributing circuit 11 is connected to each input of each of input buffers B1-B4. Moreover, each output of each input buffer B is connected to each input of a switching network S. Then the transmission path for a data cell inputted to each of the input ports #1-#4 is selected by the data distributing circuit 11 and fetched alternately to each of the input buffers B1-B4. Thus, even when a retransmission requirement issues frequently to a specific input buffer, the data cell inputted newly is distributed to each input buffer and fetched by the data distributing circuit. Thus, the aborting rate of the data cell is reduced and the transmission performance is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入力バッファを介して取り込まれた入力データ
が自己ルーティングにより所定の出力端子に出力される
入力バッファ方式による自己ルーティング網に関するも
のである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a self-routing network using an input buffer method in which input data taken in through an input buffer is output to a predetermined output terminal by self-routing. .

〔従来の技術〕[Conventional technology]

従来、この種の入力バッファ方式による自己ルーティン
グ網としては、例えば、文献「入力バッファ方式による
ATMスイッチの試作J  (1988年電子情報通信
学会秋季全国大会、  B−193)に示されているも
のがある。
Conventionally, as a self-routing network using this type of input buffer method, for example, the one shown in the document "Prototype production of ATM switch using input buffer method J (1988 Institute of Electronics, Information and Communication Engineers Autumn National Conference, B-193) be.

同文献における自己ルーティング網は、その概略が第5
図に示される。入力ポート#1.#2゜〜#nに入力さ
れたデータセルは、各入力ポートに1対1に対応して設
けられている入力バッファBl、B2.〜Bnに一旦取
り込まれる。入力バッファBの図示の斜線部は取り込ま
れて蓄積されているデータセルを示し、空白部はデータ
セルが未だ蓄積されていない空きの部分を示す。取り込
まれたデータセルは、セル送出タイミング毎にスイッチ
網Sに送出される。ここで、スイ゛ツチ網S内でセルの
衝突が生じた際にはセル再送要求信号が入力バッファB
に与えられ、入カバ・ンファBは記憶保持しているデー
タセルを次のセル送出タイミングでスイッチ網Sへ再送
出する。
The self-routing network in the same document is summarized in Section 5.
As shown in the figure. Input port #1. The data cells input to #2° to #n are input to input buffers Bl, B2 . ~ Once taken into Bn. The hatched areas of input buffer B in the figure indicate data cells that have been taken in and stored, and the blank areas indicate empty areas in which no data cells have been stored yet. The captured data cells are sent to the switch network S at each cell sending timing. Here, when a cell collision occurs within the switch network S, a cell retransmission request signal is sent to the input buffer B.
The input buffer B retransmits the stored data cells to the switch network S at the next cell transmission timing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来の各入力バッファBにおいては、入力されたデ
ータセルは矢示のように伝達され、入力ポートによって
特定される入力バッファBに蓄積される。このため、第
6図に示される、セルの再送処理が度々行われる入力バ
ッファBiには、次々と新たなデータセルが入力され、
蓄積されることがある。この結果、空白部のある入力バ
ッファBjが存在するにも係わらず、蓄積されるデータ
セルは入力バッファBiの記憶容量を越えてしまい、新
たなデータセルが入力されると、入力バッファBiから
溢れ出てしまうことになる。従って、伝達されるべきデ
ータセルが失われ、セルの廃棄率は高くなってしまう課
題があった。
In each of the above conventional input buffers B, input data cells are transmitted as indicated by the arrows and stored in the input buffer B specified by the input port. Therefore, new data cells are input one after another to the input buffer Bi shown in FIG. 6, where cell retransmission processing is frequently performed.
May accumulate. As a result, even though there is an input buffer Bj with a blank space, the accumulated data cells exceed the storage capacity of the input buffer Bi, and when a new data cell is input, the input buffer Bi overflows. You'll end up leaving. Therefore, data cells to be transmitted are lost, resulting in a high cell discard rate.

〔課題を解決するための手段〕 本発明はこのような課題を解消するためになされたもの
で、各入力端子と各入力バッファとの間を適宜切り換え
接続し、各入力端子に入力されたデータセルを各入力バ
ッファに振り分けるデータ振分回路を入力バッファの前
段に設けたものである。
[Means for Solving the Problems] The present invention has been made to solve the above problems, and it connects each input terminal and each input buffer as appropriate, and connects the data input to each input terminal. A data distribution circuit for distributing cells to each input buffer is provided before the input buffer.

〔作用〕[Effect]

特定の入力バッファに再送要求が度々あっても、新たに
入力されるデータセルはデータ振分回路によって各入力
バッファに振り分けられて取り込まれる。
Even if there are frequent retransmission requests to a particular input buffer, newly input data cells are distributed to each input buffer and taken in by the data distribution circuit.

〔実施例〕〔Example〕

第1図は本発明の一実施例による入力バッファ方式によ
る自己ルーティング網を示す。
FIG. 1 shows a self-routing network using an input buffer method according to an embodiment of the present invention.

各入力ポート#1〜#4はデータ振分回路11の各入力
に接続されており、このデータ振分回路11の各出力は
各入力バッファ81〜B4の各入力に接続されている。
Each input port #1 to #4 is connected to each input of a data distribution circuit 11, and each output of this data distribution circuit 11 is connected to each input of each input buffer 81 to B4.

さらに、各入力バッファBの各出力はスイッチ網Sの各
入力に接続されており、スイッチ網Sの各出力は各出力
ボートに接続されている。
Further, each output of each input buffer B is connected to each input of a switch network S, and each output of the switch network S is connected to each output port.

スイッチ網Sは、2入力で2出力の複数個の2×2単位
スイッチをその構成の一単位としており、m列n行(m
、nは自然数)の複数段に接続されることにより、バン
ヤン網が構成されている。各2X2単位スイッチは、デ
ータセルに記憶された宛先情報に従って各スイッチ自身
の接続状態を決定するものである。入力されたデータセ
ルは、この各単位スイッチにより、自己ルーティンの下
で各出力ボートに伝達されて出力される。また、セルの
伝達方向と逆の向きにこれと同様な単位スイッチが接続
されており、ある単位スイッチでデータセルの衝突が生
じた場合には、この衝突情報はそのセルを送出した入力
バッファBに返送される。
The switch network S has a plurality of 2×2 unit switches with 2 inputs and 2 outputs as one unit of its configuration, and has m columns and n rows (m
, n is a natural number), thereby forming a Banyan network. Each 2×2 unit switch determines its own connection state according to the destination information stored in the data cell. The input data cells are transmitted to each output port and outputted by each unit switch under its own routine. In addition, a similar unit switch is connected in the opposite direction to the cell transmission direction, and when a data cell collision occurs in a certain unit switch, this collision information is transferred to the input buffer B that sent the cell. will be returned to.

この際、衝突情報は、逆向きに設けられた各単位スイッ
チにより、そのセルが伝達されてきた経路と同一の経路
をたどって返送される。
At this time, the collision information is sent back by each unit switch provided in the opposite direction, following the same route as that through which the cell was transmitted.

なお、この衝突は、各単位スイッチに入力されたデータ
セルの各宛先情報によって、同じ進行方向に進もうとす
ることにより生じるものである。
Note that this collision occurs because each data cell tries to proceed in the same direction of travel according to each destination information input to each unit switch.

各入力バッファB1〜B4は各入力ポートに入力された
データセルを一時的に記憶、蓄積するものであり、セル
の送出タイミングに同期して蓄積されたデータセルをス
イッチ網Sに送出する。また、各入力バッファBは、上
記の衝突情報を受は取ると、前回のセル送出タイミング
で送出したセルと同一のセルを再度、次のセル送出タイ
ミングで再送する。
Each of the input buffers B1 to B4 temporarily stores and accumulates data cells input to each input port, and sends out the accumulated data cells to the switch network S in synchronization with the cell sending timing. Furthermore, when each input buffer B receives the above-mentioned collision information, it retransmits the same cell that was sent out at the previous cell sending timing again at the next cell sending timing.

データ振分回路11は各入力ポート#1〜#4と各入力
バッファ81〜B4との間を適宜切り換え接続する回路
であり、その切り換え接続は以下のように行われる。つ
まり、このデータ振分回路11の切り換え接続状態は、
セルの送出タイミングに同期して第2図に示される4つ
の状態に順次切り変わり、1つの状態には静止していな
い。すなわち、1つのデータセルが送出される時間間隔
でその接続状態が変わり、データセル単位でデータ振分
回路11の状態が変化する。
The data distribution circuit 11 is a circuit that appropriately switches and connects each input port #1 to #4 and each input buffer 81 to B4, and the switching and connection is performed as follows. In other words, the switching connection state of this data distribution circuit 11 is as follows.
It sequentially switches to the four states shown in FIG. 2 in synchronization with the cell sending timing, and does not remain stationary in one state. That is, the connection state changes at the time interval when one data cell is sent out, and the state of the data distribution circuit 11 changes for each data cell.

同図(a)に示される接続状態は、入力ポート#1〜#
4が入力バッファB1〜B4に真っ直ぐに接続された状
態である。つまり、入力ポート#1に入力されたデータ
セルはそのまま入力バッファB1に伝達され、入力ポー
ト#2に入力されたデータセルはそのまま入力バッファ
B2に伝達されるといったものである。同図(b)に示
される接続状態は、入力ポート#1が入力バッファB2
に接続され、入力ポート#2が入力バッフyB3に接続
されるといったものである。同図(C)に示される接続
状態は、入力ポート#1が入力バッファB3に接続され
、入力ポート#2が入力バッファB4に接続されるとい
ったものである。同図(d)に示される接続状態は、入
力ポート#1が入力バッファB4に接続され、入力ポー
ト#2が入力バッファB1に接続されるといったもので
ある。
The connection state shown in Figure (a) is input ports #1 to #
4 is connected straight to input buffers B1 to B4. In other words, a data cell input to input port #1 is transmitted as is to input buffer B1, and a data cell input to input port #2 is transmitted as is to input buffer B2. In the connection state shown in the same figure (b), input port #1 is connected to input buffer B2.
and input port #2 is connected to input buffer yB3. The connection state shown in FIG. 2C is such that input port #1 is connected to input buffer B3, and input port #2 is connected to input buffer B4. The connection state shown in FIG. 4D is such that input port #1 is connected to input buffer B4, and input port #2 is connected to input buffer B1.

このような構成において、各入力ポート#1〜#4に入
力されたデータセルは、データ振分回路11によってそ
の伝達経路が切り換えられ、各入力バッファB1〜B4
に交互に取り込まれる。例えば、入力ポート#1に入力
されるデータセルは最初に入力バッファB1に取り込ま
れ、次のセル送出タイミングでは入力バッファB2に取
り込まれ、順次、取り込まれる入力バッファBが切り換
わり、全ての入力バッファBに取り込まれる。他の入力
ポート#2〜#4に入力されるデータセルも、これと同
様に全ての入力バッファBに順次取り込まれる。
In such a configuration, the data cell input to each input port #1 to #4 has its transmission path switched by the data distribution circuit 11, and is transferred to each input buffer B1 to B4.
are taken in alternately. For example, a data cell input to input port #1 is first taken into input buffer B1, then taken into input buffer B2 at the next cell sending timing, and the input buffer B to be taken in is switched sequentially, and all input buffers are taken in. It is taken into B. Data cells input to other input ports #2 to #4 are also sequentially fetched into all input buffers B in the same manner.

入力バッファBに取り込まれたデータセルはスイッチ網
Sに送出され、その伝達経路が自己ルーティングの下で
切り換えられ、セルに記憶された宛先情報に従う所定の
出力ポートに出力される。
The data cell taken into the input buffer B is sent to the switch network S, its transmission path is switched under self-routing, and the data cell is output to a predetermined output port according to the destination information stored in the cell.

ここで、スイッチ網S内のある単位スイッチでセルの衝
突が生じた場合には、その衝突情報がそのセルを送出し
た入力バッファBに返送されるが、この入力バッファB
に度々衝突情報が返送されても、この入力バッファBで
は従来よりセルがオーバーフローすることは少なくなる
。これは、次のセル送出タイミングで取り込まれる新た
なデータセルは、前述のように全ての入力バッファBに
振り分けられるからである。つまり、新たに入力される
データセルは再送処理を実行している入力バッファBに
集中して取り込まれることはなく、空きを有する他の入
力バッファに振り分けられて取り込まれるからである。
Here, if a cell collision occurs in a certain unit switch in the switch network S, the collision information is returned to the input buffer B that sent the cell;
Even if collision information is sent back frequently, cells will overflow less often in this input buffer B than in the past. This is because new data cells taken in at the next cell sending timing are distributed to all input buffers B as described above. In other words, newly input data cells are not intensively fetched into the input buffer B that is executing the retransmission process, but are distributed and fetched into other input buffers that have free space.

以上の本実施例を応用した入力バッファ方式による自己
ルーティング網についてシミュレーションを行った結果
、以下のような良好な結果が得られ、本実施例の有効性
が確認された。
As a result of simulating a self-routing network using the input buffer method to which this embodiment is applied, the following good results were obtained, and the effectiveness of this embodiment was confirmed.

このシミュレーションにおける自己ルーティング網は1
6入力端子および16出力端子を有し、そのデータ振分
回路は第3図に示される。すなわち、データ振分回路1
2は論理回路sl、s2゜〜s16から構成され、各論
理回路Sの各入力には入力ポート#1.#2.〜#16
が接続されている。さらに、各論理回路Sの各入力には
カウンタ13の出力が接続されており、このカウンタ1
3にはクロックパルスCLKが入力されている。
The self-routing network in this simulation is 1
It has 6 input terminals and 16 output terminals, and its data distribution circuit is shown in FIG. That is, data distribution circuit 1
2 is composed of logic circuits sl, s2° to s16, and each input of each logic circuit S has an input port #1. #2. ~#16
is connected. Further, the output of the counter 13 is connected to each input of each logic circuit S.
3, a clock pulse CLK is input.

また、論理回路Sの各出力は各入力バッファBl。Further, each output of the logic circuit S is connected to each input buffer Bl.

B2.〜B16の各入力に与えられる。これら各入力バ
ッフ7Bの深さ(記憶容jl)は20データセルであり
、データセルを20個まで収納することが出来る。
B2. ~B16 are given to each input. The depth (memory capacity jl) of each of these input buffers 7B is 20 data cells, and up to 20 data cells can be stored.

カウンタ13はクロックパルスCLKをカウントするこ
とによりセルの送出タイミングを検出し、送出タイミン
グになると各論理回路Sにタイミング信号を出力する。
The counter 13 detects the cell sending timing by counting the clock pulse CLK, and outputs a timing signal to each logic circuit S when the sending timing comes.

各論理回路Sはこの信号を受は取ると、上述の実施例と
同様にして各入力ポートと各入力バッファとの接続状態
を切り換える。
When each logic circuit S receives this signal, it switches the connection state between each input port and each input buffer in the same manner as in the above embodiment.

この結果、各入力ポート#1.#2.〜# 16 i、
:入力されたデータセルは各入力バッファBl。
As a result, each input port #1. #2. ~#16 i,
: The input data cells are in each input buffer Bl.

B2.〜B16に振り分けられて取り込まれることにな
り、特定の入力バッファBに再送要求が度々あってもデ
ータセルがオーバーフローすることが少なくなる。
B2. .about.B16 and are taken in, and even if there are frequent retransmission requests to a specific input buffer B, overflow of data cells is reduced.

このシミュレーションによる回路とデータ振分回路を有
しない従来構成の回路とにおいて、入力ポートの占有率
を種々の値に設定してデータセルの廃棄率を比較測定し
た結果、以下の第1表に示される結果となった。ここで
、占有率とは入力ポ−トにデータセルが入ってくる時間
と入ってこない時間との比率をいい、占有率が1.00
というのはデータセルが入力ポートに引き続いて入って
来て途切れることがないことを意味し、また、占有率が
0.00というのはデータセルが入力ポートに全熱入っ
てこないことを意味する。また、廃棄率とは、入力バッ
ファBから溢れ出て失われてしまうデータセルの割合の
ことであり、その値が小さい方が自己ルーティング網の
伝達性能が良いことを表す。
Table 1 below shows the results of comparing and measuring the data cell discard rate by setting the input port occupancy to various values between the circuit based on this simulation and the circuit with a conventional configuration that does not have a data distribution circuit. The result was that Here, the occupancy rate refers to the ratio of the time when data cells enter the input port and the time when data cells do not enter, and the occupancy rate is 1.00.
This means that the data cells enter the input port one after the other without any interruption, and the occupancy rate of 0.00 means that the data cell does not enter all the heat into the input port. . Furthermore, the discard rate is the proportion of data cells that overflow from the input buffer B and are lost, and the smaller the value, the better the transmission performance of the self-routing network is.

第  1  表 実際の使用状態における入力ポートの占有率は低いため
、上表から理解されるように、本実施例の応用であるシ
ミュレーション回路の方が有効であることが確認される
Table 1 Since the input port occupancy rate in actual use is low, as can be understood from the above table, it is confirmed that the simulation circuit which is an application of this embodiment is more effective.

なお、上記実施例の説明において、4入力で4出力の自
己ルーティング網について説明したが、これは説明の便
宜のためであり、必ずしもこれに限定されない。例えば
、第4図に示されるn入力でn出力(nは自然数)の自
己ルーティング網であっても良く、データ振分回路14
および入力バッファBl、82〜Bnを上記実施例に準
じて構成することにより、上記実施例と同様な効果を奏
する。
In the description of the above embodiment, a self-routing network with four inputs and four outputs has been described, but this is for convenience of explanation and is not necessarily limited to this. For example, it may be a self-routing network with n inputs and n outputs (n is a natural number) shown in FIG.
By configuring the input buffers Bl and 82 to Bn in accordance with the embodiments described above, the same effects as in the embodiments described above can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、特定の入力バッフ
ァに再送要求が度々あっても、新たに入力されるデータ
セルはデータ振分回路によって各入力バッファに振り分
けられて取り込まれる。
As described above, according to the present invention, even if retransmission requests are frequently made to a specific input buffer, newly input data cells are distributed to each input buffer and taken in by the data distribution circuit.

このため、従来のように新たなデータセルが入力バッフ
ァから溢れ出ることは少なくなり、データセルの廃棄率
は低下し、伝達性能の良好な自己ルーティング網を提供
することが可能になる。
For this reason, new data cells are less likely to overflow from the input buffer as in the past, the data cell discard rate is reduced, and a self-routing network with good transmission performance can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による入力バッファ方式によ
る自己ルーティング網を示す構成図、第2図は第1図に
示されたデータ振分回路の接続状態を示す図、第3図は
本実施例に基づくシミュレーションにおけるデータ振分
回路を示す回路構成図、第4図は本発明による他の例を
示す構成図、第5図は従来の入力バッファ方式による自
己ルーティング網を示す構成図、第6図は課題を説明す
るための自己ルーティング網を示す構成図である。 11・・・データ振分回路、#1〜#4・・・入力ポー
ト、B1〜B4・・・入力バッファ、S・・・スイッチ
網。 実施例の構成 第1図 代理人弁理士   長谷用  芳  樹間      
  塩   1)  辰   也テ゛−タ振方回路の接
続状態 第2図 デーグ搏分回滲祷べ 第3図 他 の イ9す 従来の構成 第5図 課題の説明 輩C健
FIG. 1 is a configuration diagram showing a self-routing network using an input buffer method according to an embodiment of the present invention, FIG. 2 is a diagram showing the connection state of the data distribution circuit shown in FIG. 1, and FIG. FIG. 4 is a circuit configuration diagram showing a data distribution circuit in simulation based on the embodiment; FIG. 4 is a configuration diagram showing another example according to the present invention; FIG. 5 is a configuration diagram showing a self-routing network using a conventional input buffer method; FIG. 6 is a configuration diagram showing a self-routing network to explain the problem. 11...Data distribution circuit, #1-#4...Input port, B1-B4...Input buffer, S...Switch network. Structure of Example Figure 1 Representative Patent Attorney Yoshi Hasekima
Salt 1) Tatsuya Data oscillation circuit connection state Figure 2 Degu minutes circulation diagram Figure 3 Other items 9 Conventional configuration Figure 5 Explanation of the task C Ken

Claims (1)

【特許請求の範囲】 複数個の入力端子に入力されたデータセルを複数個の入
力バッファを介してスイッチ網に取り込み、データセル
に記憶された宛先情報に基づいてそのデータセルを複数
個の出力端子に出力する入力バッファ方式による自己ル
ーティング網において、 前記各入力端子と前記各入力バッファとの間を適宜切り
換え接続して前記各入力端子に入力されたデータセルを
前記各入力バッファに振り分けるデータ振分回路を前記
入力バッファの前段に設けたことを特徴とする入力バッ
ファ方式による自己ルーティング網。
[Claims] Data cells input to a plurality of input terminals are taken into a switch network via a plurality of input buffers, and the data cells are outputted to a plurality of locations based on destination information stored in the data cells. In a self-routing network using an input buffer method for outputting to a terminal, a data distribution method is provided in which data cells input to each input terminal are distributed to each input buffer by appropriately switching and connecting each input terminal and each input buffer. A self-routing network using an input buffer method, characterized in that a branch circuit is provided at a stage before the input buffer.
JP2103404A 1990-04-19 1990-04-19 Self-routing network by input buffer system Pending JPH042238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2103404A JPH042238A (en) 1990-04-19 1990-04-19 Self-routing network by input buffer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2103404A JPH042238A (en) 1990-04-19 1990-04-19 Self-routing network by input buffer system

Publications (1)

Publication Number Publication Date
JPH042238A true JPH042238A (en) 1992-01-07

Family

ID=14353116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2103404A Pending JPH042238A (en) 1990-04-19 1990-04-19 Self-routing network by input buffer system

Country Status (1)

Country Link
JP (1) JPH042238A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT514531A1 (en) * 2013-06-26 2015-01-15 Leopold Kratky Process for the production of pizza bases and / or baked goods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT514531A1 (en) * 2013-06-26 2015-01-15 Leopold Kratky Process for the production of pizza bases and / or baked goods

Similar Documents

Publication Publication Date Title
Dally Virtual-channel flow control
Patel Processor-memory interconnections for multiprocessors
US5258752A (en) Broad band digital exchange
DE3533847C2 (en) Deflecting packet switching switching matrix with internal packet transmission
EP0138952B1 (en) A self-routing switching network
US4623996A (en) Packet switched multiple queue NXM switch node and processing method
EP0195589B1 (en) Switching system for transmission of data
Chao et al. Design and analysis of a large-scale multicast output buffered ATM switch
US7801033B2 (en) System of virtual data channels in an integrated circuit
EP0623880A2 (en) Crossbar switch for multiprocessor system
EP0413899A2 (en) Packet switching system having bus matrix switch
CA1080317A (en) Device for the control of data flows
EP0480368B1 (en) Asynchronous cell switch
EP0561359B1 (en) High bit rate cell switching element in CMOS technology
JPH042238A (en) Self-routing network by input buffer system
Zhou et al. Efficient analysis of multistage interconnection networks using finite output-buffered switching elements
EP0794637A2 (en) Switch coupled between input and output ports in communication system
US4685128A (en) Method and network for transmitting addressed signal samples from any network input to an addressed network output
CA2006392C (en) Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information
JPS634969B2 (en)
JP3268452B2 (en) Input distributed packet switch network and input distributed packet switch
EP0370510B1 (en) Broad band digital exchange
US20020067200A1 (en) Dynamically programmable integrated switching device using an asymmetric 5T1C cell
Weng et al. Solution for packet switching of broadband ISDN
JPH04291548A (en) High speed large capacity matrix type time division label exchange system