JPH04217105A - Ac coupling circuit - Google Patents

Ac coupling circuit

Info

Publication number
JPH04217105A
JPH04217105A JP2403252A JP40325290A JPH04217105A JP H04217105 A JPH04217105 A JP H04217105A JP 2403252 A JP2403252 A JP 2403252A JP 40325290 A JP40325290 A JP 40325290A JP H04217105 A JPH04217105 A JP H04217105A
Authority
JP
Japan
Prior art keywords
transistor
differential amplifier
differential
base
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2403252A
Other languages
Japanese (ja)
Inventor
Hiroichi Fukuda
博一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2403252A priority Critical patent/JPH04217105A/en
Publication of JPH04217105A publication Critical patent/JPH04217105A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the AC coupling circuit which can reduce direct current offset and can prevent a chip area from being increased without using high resistance or large capacity. CONSTITUTION:A differential voltage between a direct current component contained in an input AC signal, which is detected by a first differential amplifier 21, and a reference voltage is calculated and corresponding to this differential voltage, a correcting value is calculated by a second differential amplifier 25. Then, by feeding this correcting value back to the first differential amplifier 25, the direct current offset is minimized. Further, since control gain is made maximum in the case of a direct current and made minimum in intermediate and high frequency areas by low-pass filters C2 and C3 provided between the first and second differential amplifiers 21 and 25, an input impedance can be enlarged in the intermediate and high frequency areas without using any large resistor or capacitor.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、例えばVTR(Vi
deo Tape Recorder)装置の映像信号
処理回路および音声信号処理回路に適用されるバイポー
ラリニア半導体集積回路によって構成された交流結合回
路に関する。
[Industrial Application Field] The present invention is applicable to, for example, a VTR (Vi
The present invention relates to an AC coupling circuit configured with a bipolar linear semiconductor integrated circuit that is applied to a video signal processing circuit and an audio signal processing circuit of a tape recorder (Video Tape Recorder) device.

【0002】0002

【従来の技術】VTR装置の映像信号処理回路および音
声信号処理回路では、各種の増幅器が使用される。この
増幅器を複数段使用した場合、直流オフセットが生じ、
ダイナミックレンジが低下するものであった。この種の
装置に適用される半導体集積回路では、前記直流オフセ
ットを防止するとともに、ピン数を減少するため、増幅
器相互を交流的に結合する交流結合回路が使用されてい
る。
2. Description of the Related Art Various types of amplifiers are used in video signal processing circuits and audio signal processing circuits of VTR devices. When multiple stages of this amplifier are used, a DC offset will occur,
The dynamic range was reduced. In semiconductor integrated circuits applied to this type of device, in order to prevent the DC offset and reduce the number of pins, an AC coupling circuit is used that couples amplifiers together in an AC manner.

【0003】図2は、従来の交流結合回路を示すもので
ある。
FIG. 2 shows a conventional AC coupling circuit.

【0004】入力端子11には、図示せぬ各種増幅器に
よって増幅された交流信号が供給される。この入力端子
11は、結合容量としてのキャパシタC1を介してトラ
ンジスタQ1のベースに接続されるとともに、抵抗R、
電源13を介して接地端子12に接続されている。前記
トランジスタQ1のエミッタは出力端子13に接続され
るとともに電流源14を介して接地端子12に接続され
ている。このトランジスタQ1のコレクタは電源Vcc
が供給される電源端子15に接続されるとともに、トラ
ンジスタQ2のコレクタに接続されている。このトラン
ジスタQ2のエミッタは電流源16を介して接地端子1
2に接続され、ベースはトランジスタQ4のコレクタお
よびトランジスタQ5のベースに接続されている。前記
トランジスタQ4のエミッタは前記電源端子15に接続
されるとともに、トランジスタQ3のエミッタに接続さ
れ、ベースはトランジスタQ3のベースおよびコレクタ
に接続されている。このトランジスタQ3のコレクタに
は前記トランジスタQ5のエミッタが接続され、このト
ランジスタQ5のコレクタは前記トランジスタQ1のベ
ースに接続されている。
[0004] The input terminal 11 is supplied with an AC signal amplified by various amplifiers (not shown). This input terminal 11 is connected to the base of a transistor Q1 via a capacitor C1 as a coupling capacitance, and is connected to a resistor R,
It is connected to the ground terminal 12 via a power source 13. The emitter of the transistor Q1 is connected to an output terminal 13 and also to a ground terminal 12 via a current source 14. The collector of this transistor Q1 is connected to the power supply Vcc.
is connected to the power supply terminal 15 to which is supplied, and is also connected to the collector of the transistor Q2. The emitter of this transistor Q2 is connected to the ground terminal 1 through a current source 16.
2, and its base is connected to the collector of transistor Q4 and the base of transistor Q5. The emitter of the transistor Q4 is connected to the power supply terminal 15, and also to the emitter of the transistor Q3, and the base is connected to the base and collector of the transistor Q3. The collector of this transistor Q3 is connected to the emitter of the transistor Q5, and the collector of this transistor Q5 is connected to the base of the transistor Q1.

【0005】上記構成において、入力端子11に供給さ
れた直流オフセット成分を含む交流信号は、キャパシタ
C1によって直流オフセット成分が除去される。この直
流オフセット成分が除去された交流信号は、トランジス
タQ1のベースに供給され、出力端子13から出力され
る。
In the above configuration, the DC offset component is removed from the AC signal containing the DC offset component supplied to the input terminal 11 by the capacitor C1. The AC signal from which the DC offset component has been removed is supplied to the base of the transistor Q1 and output from the output terminal 13.

【0006】前記トランジスタQ2等は、トランジスタ
Q1のベース電流を補正するものであり、トランジスタ
Q2には、トランジスタQ1と同一の電流が流されてい
る。トランジスタQ2のベース電流は、トランジスタQ
4とQ3によって構成されたカレントミラー回路16を
介してトランジスタQ5に導かれ、このトランジスタQ
5を介してトランジスタQ1のベースに供給される。こ
れにより、抵抗Rによる電圧降下が防止される。
The transistor Q2 and the like correct the base current of the transistor Q1, and the same current as that of the transistor Q1 flows through the transistor Q2. The base current of transistor Q2 is
4 and Q3 to the transistor Q5, and this transistor Q
5 to the base of transistor Q1. This prevents a voltage drop due to the resistor R.

【0007】[0007]

【発明が解決しようとする課題】ところで、上記従来の
回路では、接続点CP1からトランジスタQ1を見た場
合の入力インピーダンスZinを高めるため、抵抗Rを
非常に大きな抵抗値とする必要を有している。すなわち
、キャパシタC1と並列接続されたRとZinとで高域
通過フィルタを構成してるため、交流信号の低域周波数
成分まで通過させるには、抵抗Rの抵抗値を大きくする
か、キャパシタC1の容量を大きくする必要がある。し
かし、容量を大きくするには、チップの面積を大幅に増
大する必要があり、この場合、製造コストが高騰する欠
点を有している。したがって、従来では抵抗Rの抵抗値
を例えば100kΩ〜1MΩと大きくしている。しかし
、この場合、抵抗Rが占める面積が大きくなるとともに
、トランジスタQ1、Q2の電流増幅率β1、β2が不
一致の場合、R(I/β1−I/β2)なるオフセット
が生じ、ダイナミックレンジが狭くなるものであった。
[Problems to be Solved by the Invention] However, in the conventional circuit described above, in order to increase the input impedance Zin when looking at the transistor Q1 from the connection point CP1, it is necessary to set the resistor R to a very large resistance value. There is. In other words, R and Zin connected in parallel with capacitor C1 constitute a high-pass filter, so in order to pass even the low frequency components of the AC signal, the resistance value of resistor R must be increased or the resistance value of capacitor C1 must be increased. It is necessary to increase the capacity. However, in order to increase the capacity, it is necessary to significantly increase the area of the chip, which has the disadvantage of increasing manufacturing costs. Therefore, conventionally, the resistance value of the resistor R is set to be large, for example, 100 kΩ to 1 MΩ. However, in this case, the area occupied by the resistor R increases, and if the current amplification factors β1 and β2 of transistors Q1 and Q2 do not match, an offset of R (I/β1 - I/β2) will occur, resulting in a narrow dynamic range. It was something like that.

【0008】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、高抵抗あ
るいは大容量を使用することなく、直流オフセットを小
さくすることができ、チップ面積の増大を防止すること
が可能な交流結合回路を提供しようとするものである。
The present invention was made to solve the above problems, and its purpose is to reduce the DC offset without using high resistance or large capacitance, and to reduce the chip area. It is an object of the present invention to provide an AC coupling circuit that can prevent the increase in AC power.

【0009】[0009]

【課題を解決するための手段】すなわち、この発明は、
上記課題を解決するため、結合容量を介して入力された
入力交流信号を出力するトランジスタと、前記結合容量
を介して第1の入力端に供給された前記入力交流信号中
に含まれる直流分と第2の入力端に供給される基準電圧
との差電圧を検出する第1の差動増幅器と、この第1の
差動増幅器によって検出された差電圧に応じて補正値を
求め、前記第1の入力端に供給する第2の差動増幅器と
、前記第1、第2の差動増幅器の相互間に設けられ、前
記第1の差動増幅器によって検出された差電圧中の低周
波成分を通過する低域通過フィルタとを設けている。
[Means for solving the problem] That is, this invention
In order to solve the above problems, a transistor is provided that outputs an input AC signal input via a coupling capacitor, and a DC component included in the input AC signal supplied to a first input terminal via the coupling capacitor. A first differential amplifier detects a voltage difference between the reference voltage supplied to the second input terminal, and a correction value is determined according to the voltage difference detected by the first differential amplifier. A second differential amplifier is provided between the first and second differential amplifiers to supply the second differential amplifier to the input terminal of A low pass filter is provided.

【0010】0010

【作用】この発明は、第1の差動増幅器によって検出さ
れた入力交流信号中に含まれる直流分と基準電圧との差
電圧を求め、この差電圧に応じて第2の差動増幅器によ
って補正値を求め、この補正値を第1の差動増幅器にフ
ィードバックすることにより、直流オフセットを最小と
している。
[Operation] This invention calculates the voltage difference between the DC component contained in the input AC signal detected by the first differential amplifier and the reference voltage, and corrects it by the second differential amplifier according to this voltage difference. The DC offset is minimized by determining the value and feeding back this correction value to the first differential amplifier.

【0011】しかも、第1、第2の差動増幅器の相互間
に設けた低域通過フィルタによって制御利得を直流時に
最大とし、中、高周波領域において最小としているため
、大きな抵抗やキャパシタを用いることなく、中、高周
波領域での入力インピーダンスを大きくすることができ
る。
Moreover, since the control gain is maximized in direct current and minimized in medium and high frequency regions by the low-pass filter provided between the first and second differential amplifiers, large resistors and capacitors cannot be used. This makes it possible to increase the input impedance in the medium and high frequency ranges.

【0012】0012

【実施例】以下、この発明の一実施例について図面を参
照して説明する。尚、図2において、図1と同一部分に
は同一符号を付す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 2, the same parts as in FIG. 1 are given the same reference numerals.

【0013】図1において、接続点CP1には、第1の
差動増幅器21を構成するトランジスタQ10のベース
が接続されている。このトランジスタQ10のエミッタ
はトランジスタQ11のエミッタとともに電流源22を
介して接地端子12に接続される。コレクタはカレント
ミラー回路23を構成するトランジスタQ12のコレク
タおよびベースに接続されている。このトランジスタQ
12のベースはトランジスタQ13のベースに接続され
、エミッタはトランジスタQ13のエミッタとともに電
源端子15に接続されている。このトランジスタQ13
のコレクタは前記トランジスタQ11のコレクタに接続
されるとともに、トランジスタQ14のベースに接続さ
れている。このトランジスタQ14のエミッタは電源端
子15に接続され、コレクタはコンデンサC2を介して
ベースに接続されるとともに、電流源24を介して接地
端子12に接続されている。さらに、このコレクタはコ
ンデンサC3を介して接地端子12に接続されるととも
に、第2の差動増幅器25を構成するトランジスタQ1
5のベースに接続されている。
In FIG. 1, the base of a transistor Q10 constituting a first differential amplifier 21 is connected to a connection point CP1. The emitter of transistor Q10 and the emitter of transistor Q11 are connected to ground terminal 12 via current source 22. The collector is connected to the collector and base of a transistor Q12 constituting the current mirror circuit 23. This transistor Q
The base of transistor Q13 is connected to the base of transistor Q13, and the emitter of transistor Q13 is connected to power supply terminal 15. This transistor Q13
The collector of the transistor Q11 is connected to the collector of the transistor Q11, and is also connected to the base of the transistor Q14. The emitter of this transistor Q14 is connected to the power supply terminal 15, the collector is connected to the base via the capacitor C2, and is also connected to the ground terminal 12 via the current source 24. Furthermore, this collector is connected to the ground terminal 12 via a capacitor C3, and is connected to a transistor Q1 that constitutes the second differential amplifier 25.
It is connected to the base of 5.

【0014】このトランジスタQ15のコレクタは前記
トランジスタQ11およびトランジスタQ16のベース
に接続されるとともに、基準電源26を介して接地され
ている。トランジスタQ15、Q16のエミッタはトラ
ンジスタQ17のコレクタに接続され、このトランジス
タQ17のエミッタはカレントミラー回路27を構成す
るトランジスタQ18のコレクタおよびベースに接続さ
れている。このトランジスタQ18のベースはトランジ
スタQ19のベースに接続され、エミッタはトランジス
タQ19のエミッタとともに電源端子15に接続されて
いる。このトランジスタQ19のコレクタは前記トラン
ジスタQ17のベースおよびトランジスタQ20に接続
されている。このトランジスタQ20のコレクタは電源
端子15に接続され、エミッタは電流源28を介して接
地端子12に接続されている。前記コンデンサC2、C
3は低域通過フィルタを構成している。
The collector of this transistor Q15 is connected to the bases of the transistor Q11 and transistor Q16, and is also grounded via a reference power supply 26. The emitters of transistors Q15 and Q16 are connected to the collector of transistor Q17, and the emitter of transistor Q17 is connected to the collector and base of transistor Q18 forming current mirror circuit 27. The base of this transistor Q18 is connected to the base of a transistor Q19, and the emitter is connected to the power supply terminal 15 together with the emitter of the transistor Q19. The collector of this transistor Q19 is connected to the base of the transistor Q17 and the transistor Q20. The collector of this transistor Q20 is connected to the power supply terminal 15, and the emitter is connected to the ground terminal 12 via a current source 28. Said capacitor C2, C
3 constitutes a low-pass filter.

【0015】上記構成において、接続点CP1の直流電
位が、基準電源26とトランジスタQ16の接続点CP
2の直流電位より高い場合、トランジスタQ12および
トランジスタQ13の電流が大となり、トランジスタQ
14のベース電流量が減少する。このため、トランジス
タQ14のコレクタ電流が減少し、トランジスタQ15
のベース電位は降下する。トランジスタQ17のコレク
タ電流は2I/β18(β18:トランジスタQ20の
電流増幅率)であり、トランジスタQ16、Q15が平
衡している場合、トランジスタQ16はI/β18の電
流をトランジスタQ10のベースに供給する。しかし、
トランジスタQ15のベース電位が降下した場合は、ト
ランジスタQ16のコレクタ電流が減少し、トランジス
タQ10のベース電位が降下する。この直流フィードバ
ックループにより、トランジスタQ11とQ10は平衡
を保ち、直流オフセットが最小限に抑えられる。
In the above configuration, the DC potential at the connection point CP1 is the same as the DC potential at the connection point CP1 between the reference power supply 26 and the transistor Q16.
2, the currents of transistor Q12 and transistor Q13 become large, and the current of transistor Q12 and transistor Q13 becomes large.
14's base current amount decreases. Therefore, the collector current of transistor Q14 decreases, and the collector current of transistor Q15 decreases.
The base potential of decreases. The collector current of transistor Q17 is 2I/β18 (β18: current amplification factor of transistor Q20), and when transistors Q16 and Q15 are balanced, transistor Q16 supplies a current of I/β18 to the base of transistor Q10. but,
When the base potential of transistor Q15 drops, the collector current of transistor Q16 decreases, and the base potential of transistor Q10 drops. This DC feedback loop keeps transistors Q11 and Q10 balanced and minimizes DC offset.

【0016】また、上記構成の回路は、コンデンサC2
、C3が上述したように低域通過フィルタを構成してい
るため、低週は領域で制御利得が最大となり、中、高周
波領域での制御利得が低下する。したがって、トランジ
スタQ16のコレクタ電流の中、高周波成分は減少して
いるため、接続点CP1から左側を見たインピーダンス
は大となり、コンデンサC1の容量が小さくても、ハイ
パスフィルタのカットオフ周波数は小さくなる。
[0016] Furthermore, the circuit with the above configuration has a capacitor C2.
, C3 form a low-pass filter as described above, the control gain is maximum in the low frequency region, and the control gain decreases in the middle and high frequency regions. Therefore, since the high frequency component in the collector current of transistor Q16 is decreasing, the impedance when looking to the left from connection point CP1 becomes large, and even if the capacitance of capacitor C1 is small, the cutoff frequency of the high-pass filter becomes small. .

【0017】さらに、上記回路は大きな抵抗やキャパシ
タを必要としないため、チップ面積の増大を防止するこ
とができるものである。
Furthermore, since the above circuit does not require large resistors or capacitors, it is possible to prevent an increase in chip area.

【0018】尚、この発明は上記実施例に限定されるも
のではなく、発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
It should be noted that the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the gist of the invention.

【0019】[0019]

【発明の効果】以上詳述したようにこの発明によれば、
高抵抗あるいは大容量を使用することなく、直流オフセ
ットを小さくすることができ、チップ面積の増大を防止
することが可能な交流結合回路を提供できる。
[Effects of the Invention] As detailed above, according to the present invention,
It is possible to provide an AC coupling circuit that can reduce DC offset without using high resistance or large capacitance, and can prevent an increase in chip area.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】この発明の一実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】従来の交流結合回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional AC coupling circuit.

【符号の説明】[Explanation of symbols]

11…入力端子、Q1…トランジスタ、13…出力端子
、C1…キャパシタ、C2、C3…低域通過フィルタ、
21…第1の差動増幅器、25…第2の差動増幅器、2
6…基準電源。
11...Input terminal, Q1...Transistor, 13...Output terminal, C1...Capacitor, C2, C3...Low pass filter,
21...first differential amplifier, 25...second differential amplifier, 2
6...Reference power supply.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  結合容量を介して入力された入力交流
信号を出力するトランジスタと、前記結合容量を介して
第1の入力端に供給された前記入力交流信号中に含まれ
る直流分と第2の入力端に供給される基準電圧との差電
圧を検出する第1の差動増幅器と、この第1の差動増幅
器によって検出された差電圧に応じて補正値を求め、前
記第1の入力端に供給する第2の差動増幅器と、前記第
1、第2の差動増幅器の相互間に設けられ、前記第1の
差動増幅器によって検出された差電圧中の低周波成分を
通過する低域通過フィルタと、を具備したことを特徴と
する交流結合回路。
1. A transistor that outputs an input AC signal input through a coupling capacitor; a DC component included in the input AC signal supplied to a first input terminal via the coupling capacitor; A first differential amplifier detects a voltage difference between the reference voltage supplied to the input terminal of the first differential amplifier, and a correction value is determined according to the differential voltage detected by the first differential amplifier. A second differential amplifier is provided between the second differential amplifier and the first and second differential amplifiers, and passes a low frequency component in the differential voltage detected by the first differential amplifier. An AC coupling circuit characterized by comprising a low-pass filter.
JP2403252A 1990-12-18 1990-12-18 Ac coupling circuit Pending JPH04217105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2403252A JPH04217105A (en) 1990-12-18 1990-12-18 Ac coupling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2403252A JPH04217105A (en) 1990-12-18 1990-12-18 Ac coupling circuit

Publications (1)

Publication Number Publication Date
JPH04217105A true JPH04217105A (en) 1992-08-07

Family

ID=18513000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2403252A Pending JPH04217105A (en) 1990-12-18 1990-12-18 Ac coupling circuit

Country Status (1)

Country Link
JP (1) JPH04217105A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304144B1 (en) 1998-07-10 2001-10-16 Fujitsu Limited Differential amplification circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304144B1 (en) 1998-07-10 2001-10-16 Fujitsu Limited Differential amplification circuit

Similar Documents

Publication Publication Date Title
JPS62245503A (en) Magnetic record detection circuit
US5736899A (en) Fully differential voltage controlled operational transconductance amplifier
US4042886A (en) High input impedance amplifier circuit having temperature stable quiescent operating levels
JP2588368B2 (en) Differential amplifier circuit
JPH0143485B2 (en)
US4956615A (en) Input circuit for high-frequency amplifiers
JPH04217105A (en) Ac coupling circuit
US3750041A (en) Active bootstrap circuit
US4511853A (en) Differential amplifier circuit having improved control signal filtering
JPH0490206A (en) Semiconductor integrated circuit
JPS6011913A (en) Current source circuit
US5115204A (en) Differential amplifier
US4764733A (en) Asymmetrical dual input amplifier
KR0127491B1 (en) Head amplifier
US5218323A (en) Transistor direct-coupled amplifier
JP2538013Y2 (en) High pass filter circuit
US4084129A (en) Voltage controlled variable gain circuit
JP3439252B2 (en) Recording drive circuit and magnetic recording device
JP3414454B2 (en) Amplifier bias circuit
JP4114255B2 (en) Amplifier
JPS646583Y2 (en)
JPH0964663A (en) High dynamic range gm amplifier
JP3283910B2 (en) Clamp type current-voltage converter
JPS61169010A (en) Mutual conductance amplifier
JPH0345568B2 (en)