JPH04207585A - Matrix switcher - Google Patents

Matrix switcher

Info

Publication number
JPH04207585A
JPH04207585A JP2335574A JP33557490A JPH04207585A JP H04207585 A JPH04207585 A JP H04207585A JP 2335574 A JP2335574 A JP 2335574A JP 33557490 A JP33557490 A JP 33557490A JP H04207585 A JPH04207585 A JP H04207585A
Authority
JP
Japan
Prior art keywords
matrix
matrix switcher
input
unit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2335574A
Other languages
Japanese (ja)
Other versions
JP2961885B2 (en
Inventor
Kimiyasu Sato
公保 佐藤
Michio Mita
三田 道男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33557490A priority Critical patent/JP2961885B2/en
Priority to US07/798,698 priority patent/US5276445A/en
Priority to EP91310918A priority patent/EP0488673B1/en
Priority to DE69127607T priority patent/DE69127607T2/en
Priority to KR1019910021765A priority patent/KR100245968B1/en
Publication of JPH04207585A publication Critical patent/JPH04207585A/en
Application granted granted Critical
Publication of JP2961885B2 publication Critical patent/JP2961885B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To simply find out a fault location in the input output changeover state by discriminating the presence of a signal in each input and output of plural channels of the matrix switcher unit so as to discriminate the input output changeover state. CONSTITUTION:A switch matrix SX is provided with presence/absence detection circuits 101-10m, 201-20m as presence/absence discrimination means discriminating the presence of a signal to each of inputs to input terminals ti1-tim and outputs from output terminals TO1-TOn. Then a control circuit CNT of the matrix SX discriminates the changeover state of each of switches X11-Xnm of the matrix SX based on outputs of the presence/absence detection circuits 101-10m, 201-20m. Since the presence/absence of the signal is discriminated for each input output channel, when no signal exists in an output corresponding to the input, it is found out a defective changeover operation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号やオーディオ信号の複数チャンネ
ルの入力を複数チャンネルの出力に任意に振り分けるマ
トリクススイッチャユニットを複数台備えて成るマトリ
クススイッチャ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a matrix switcher device comprising a plurality of matrix switcher units that arbitrarily distribute inputs of multiple channels of video signals and audio signals to outputs of multiple channels. It is something.

(発明の概要〕 本発明は、複数台のマトリクススイッチ士二二ットと少
なくとも1台の遠隔操作ユニットとを制御用のシリアル
バスラインで接続して成るマトリクススイッチャ装置に
おいて、マトリクススイッチャユニットの複数チャンネ
ルの各入出力での信号の有無を判別して、入出力切換状
態を判断するようにしたことにより、入出力切換状態の
異常箇所を簡単に発見することが可能なマトリクススイ
ッチャ装置を提供するものである。
(Summary of the Invention) The present invention provides a matrix switcher device in which a plurality of matrix switchers and at least one remote control unit are connected via a serial bus line for control. To provide a matrix switcher device that can easily find an abnormal location in an input/output switching state by determining the presence or absence of a signal at each input/output of a channel to determine the input/output switching state. It is something.

〔従来の技術〕[Conventional technology]

テレビジョン放送番組やビデオソフト等を作成するよう
な放送局やプロダクションスタジオ等においては、複数
台の機器、例えばVTR(ビデオテープレコーダ)、ビ
デオディスク記録再生装置、オーディオのテープレコー
ダやディスク記録再生装置、さらにはマイクロホンやテ
レビジョンカメラ等に対して入出力されるビデオ信号や
オーディオ信号を、任意に切り換えて伝送することが必
要とされる。例えば、多数のVTRや各種記録再生装置
等が集中して設置されたVTR室と、いくつかの編集室
との間には、スイッチがマトリクス状に配設されたマト
リクススイッチャ装置が設けられ、このマトリクススイ
ッチャ装置の各スイッチを任意に切換制御することによ
り、−の編集室に対して上記VTR室に配設された多数
のVTR等機器の内から所望の、あるいは現在使用され
ていない機器を指定して使用可能とするだめの接続状態
を実現している。
Broadcasting stations, production studios, etc. that create television broadcast programs and video software use multiple devices, such as VTRs (video tape recorders), video disc recording/playback devices, audio tape recorders, and disk recording/playback devices. Furthermore, it is necessary to arbitrarily switch and transmit video signals and audio signals input and output to and from microphones, television cameras, and the like. For example, a matrix switcher device with switches arranged in a matrix is installed between a VTR room where a large number of VTRs and various recording and reproducing devices are installed in a concentrated manner, and several editing rooms. By arbitrarily switching and controlling each switch of the matrix switcher device, a desired or currently unused device can be designated from among the large number of VTRs and other devices installed in the above-mentioned VTR room for the - editing room. It realizes the connection state that makes it possible to use it.

ところで、このようなマトリクススイッチャ装置は、使
用機器の台数や編集室の室数等を含むシステム全体の規
模によって要求されるマトリクスサイズが異なってくる
ことや、入出力がそれぞれ数十チャンネルを越えるよう
な大規模なシステムの場合に1台のマトリクススイッチ
ャ装置で対応させることが困難であること等を考慮して
、例えば数チャンネルから数十チャンネルまでの小規模
あるいは中規模程度のマトリクススイッチャユニットを
複数台用いて、任意の規模の、あるいはさらに大規模の
マトリクススイッチャ装置を構成することが考えられて
いる。
By the way, with such a matrix switcher device, the required matrix size varies depending on the scale of the entire system, including the number of devices used and the number of editing rooms, and the number of input and output channels exceeds several dozen. Considering that it is difficult to handle a large-scale system with a single matrix switcher device, it is possible to install multiple small- or medium-sized matrix switcher units with, for example, several channels to several tens of channels. It has been considered that a matrix switcher device of any scale or even larger scale can be constructed using the above-mentioned matrix switcher.

ここで第5図は、上述したようなマトリクススイッチャ
ユニットMSUを複数台(例えば4台)用いて規模を拡
大し入出力端子数を増加したマトリクススイッチャ装置
の一例を示している。
Here, FIG. 5 shows an example of a matrix switcher device in which the scale is expanded and the number of input/output terminals is increased by using a plurality of matrix switcher units MSU (for example, four) as described above.

この第5図に示す4台のマトリクススイッチャユニット
MSU、〜MSU、は、いずれもか32チヤンネルの入
力端子TI、〜T132と32チヤンネルの出力端子T
o1〜To、、とを有し、これらの入力端子TI、−T
I、、の延長ラインと出力端子To、〜T O= 1の
延長ラインとの交差点(クロスポイント)毎にそれぞれ
スイッチが配設されたいわゆる32X32のスイッチマ
トリクスを有して成っている。さらに各マトリクススイ
ッチャユニットMSU、〜MSU、のそれぞれが32チ
ヤンネルの拡張用出力端子E O+〜EOoと32チヤ
ンネルの拡張用入力端子El、〜EI!2とを有してい
る。これらの4台のマトリクススイッチャユニットMS
U、〜MSU、を用い、例えばマトリクススイッチャユ
ニットMSU、の各拡張用入力端子E1.〜EIoにマ
トリクススイッチャユニットMSU、の各出力端子TO
1〜T032をそれぞれ接続し、マトリクススイッチャ
ユニットM S U +の各拡張用出力端子EO,〜E
OoにマトリクススイッチャユニットMSU、の各入力
端子TI、〜T1..をそれぞれ接続し、マトリクスス
イッチャユニットM S U 2の各拡張用出力端子E
O,〜E032にマトリクススイッチャユニットMSU
、の各入力端子TI、〜T1.2をそれぞれ接続し、さ
らに、マトリクススイッチャユニットMSU4の各拡張
用入力端子El、〜El、、にマトリクススイッチャユ
ニットMSU、の各出力端子TOI −To、、をそれ
ぞれ接続することにより、全体として64チヤンネル入
力×64チヤンネル出力のマトリクススイッチャ装置を
構成している。
The four matrix switcher units MSU, ~MSU, shown in FIG.
o1 to To, , and these input terminals TI, -T
It has a so-called 32x32 switch matrix in which a switch is arranged at each intersection (cross point) of the extension line of I, . . . and the extension line of output terminal To, . Furthermore, each matrix switcher unit MSU, ~MSU, has a 32-channel expansion output terminal EO+~EOo and a 32-channel expansion input terminal El, ~EI! 2. These four matrix switcher units MS
U, ~MSU, for example, each expansion input terminal E1. of the matrix switcher unit MSU. ~EIo is the matrix switcher unit MSU, each output terminal TO
1 to T032 respectively, and each expansion output terminal EO, to E of the matrix switcher unit MSU+.
Oo is the matrix switcher unit MSU, each input terminal TI, ~T1 . .. and each expansion output terminal E of matrix switcher unit MSU2.
Matrix switcher unit MSU in O, ~E032
, are connected to each input terminal TI, ~T1.2 of the matrix switcher unit MSU, and each output terminal TOI -To of the matrix switcher unit MSU is connected to each expansion input terminal El, ~El, , of the matrix switcher unit MSU4. By connecting them, a matrix switcher device with 64 channel inputs and 64 channel outputs is constructed as a whole.

この場合、64チヤンネル入力のうちの32チャンネル
分の各入力r N +〜lN22をマトリクススイッチ
ャユニットMSU、の各入力端子TI、〜Tl5zにそ
れぞれ供給し、残り32チャンネル分の各入力■N0〜
IN、4をマトリクススイッチャユニットMSU、の各
入力端子TI、〜T1.2にそれぞれ供給するように割
り当てると共に、64チヤンネル出力のうちの32チャ
ンネル分の各出力OUT、〜OUT、2をマトリクスス
イッチャユニットMSU、の各出力端子TO1〜TO1
,からそれぞれ取り出し、残り32チャンネル分の各出
力OUT、、〜OUT、4をマトリクススイッチャユニ
ットMSU、の各入力端子To、−To、、からそれぞ
れ取り出すように割り当てればよい。これによって、6
4チャンネル入力IN、〜IN、4を任意に振り分けて
64チヤンネル出力OU T’ 、〜OUT、、のいず
れかとして取り出すことが可能となる。
In this case, each input r N + ~lN22 for 32 channels out of the 64 channels is supplied to each input terminal TI, ~Tl5z of the matrix switcher unit MSU, and each input for the remaining 32 channels ■N0 ~
IN, 4 is assigned to be supplied to each input terminal TI, ~T1.2 of the matrix switcher unit MSU, and each output OUT, ~OUT, 2 for 32 channels out of the 64 channel outputs is assigned to the matrix switcher unit MSU. MSU, each output terminal TO1~TO1
, respectively, and allocate the remaining 32 channels of outputs OUT, . With this, 6
It becomes possible to arbitrarily distribute the 4-channel inputs IN, ~IN, 4 and take them out as any of the 64 channel outputs OUT', ~OUT, .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上記マトリクススイッチャ装置或いは複数台
のマトリクススイッチャユニットからなるマトリクスス
イッチャ装置において、マトリクス状に配設された多数
のスイッチでの切換動作が正常に行われているか否かの
動作確認(切換状態の判断)は、一般に例えば、各チャ
ンネルの出力信号をモニタすることによって行われてい
る。
By the way, in the above-mentioned matrix switcher device or a matrix switcher device consisting of a plurality of matrix switcher units, it is necessary to check whether the switching operations of a large number of switches arranged in a matrix are performed normally (checking the switching state). This judgment is generally made by, for example, monitoring the output signal of each channel.

このため、例えば、1台の上記マトリクススイッチャ装
置内のいずれかのスイッチの切換動作不良に起因して信
号が出力されなくなった(伝送されなくなった)場合、
どのスイッチが動作不良となっているかを調べるのに非
常に多くの労力と時間とが必要となる。
Therefore, for example, if a signal is no longer output (no longer transmitted) due to a switching malfunction of one of the switches in one matrix switcher device,
It takes a great deal of effort and time to find out which switch is malfunctioning.

また、複数台のマトリクススイッチャユニットからなる
マトリクススイッチャ装置の場合は、複数台のマトリク
ススイッチャユニットのどのユニットで更にどのスイッ
チが動作不良となっているかを調べるのは非常に困難で
あった。すなわち、この場合は、複数台のマトリクスス
イッチャユニットの1台1台を調べ、更に各ユニットの
各スイッチの切換動作を順番に調べていくしか方法がな
く、例えば、ユニットの数が非常に多い場合には不可能
に近くなる。
Furthermore, in the case of a matrix switcher device consisting of a plurality of matrix switcher units, it is very difficult to check which unit and which switch of the plurality of matrix switcher units is malfunctioning. In other words, in this case, the only way is to check each of the multiple matrix switcher units one by one and then check the switching operation of each switch in each unit in turn. For example, if there are a large number of units, becomes nearly impossible.

本発明は、上述のような実情に鑑みて提案されたもので
あり、各スイッチの切換状態を簡単に判断することがで
き、例えば、複数台のマトリクススイッチャユニットに
より構成されたものであっても、切換動作不良のユニッ
ト及びスイッチを早期に発見することが可能なマトリク
ススイッチャ装置を提供することを目的とするものであ
る。
The present invention has been proposed in view of the above-mentioned circumstances, and it is possible to easily determine the switching state of each switch. It is an object of the present invention to provide a matrix switcher device that can quickly detect units and switches with switching malfunctions.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のマトリクススイチャ装置は、上述した目的を達
成するために提案されたものであり、複数チャンネルの
入力と複数チャンネルの出力とを任意に切換接続するス
イッチマトリクスと、このスイッチマトリクス′の各ス
イッチをオン/オフ制御するための制御回路と、この制
御回路の制御動作に関連したデータを含む通信データを
外部シリアルバスラインを介して送受信するための送受
信回路とを有して成るマトリクススイッチャユニットが
複数台設けられ、これらのマトリクススイッチャユニッ
トを遠隔操作するための制御回路及び送受信回路を有し
て成る遠隔操作ユニットが少なくとも1台設けられ、こ
れらのマトリクススイッチャユニット及び遠隔操作ユニ
ットの各送受信回路間で上記外部シリアルバスラインを
介して上記通信データを送受信するマトリクススイッチ
ャ装置であって、上記スイッチマトリクスは、上記複数
チャンネルの入力と上記複数チャンネルの出力のそれぞ
れに対して信号の有無を判別する有無判別手段を有し、
上記スイッチマトリクスの制御回路は、上記有無判別手
段の出力に基づいて、このスイッチマトリクスの各スイ
ッチの切換状態を判断するようにしたものである。
The matrix switcher device of the present invention has been proposed to achieve the above-mentioned object, and includes a switch matrix that arbitrarily switches and connects inputs of a plurality of channels and outputs of a plurality of channels, and each of the switch matrices'. A matrix switcher unit comprising a control circuit for controlling on/off of a switch, and a transmitting/receiving circuit for transmitting and receiving communication data including data related to control operations of the control circuit via an external serial bus line. A plurality of the matrix switcher units are provided, and at least one remote control unit is provided which has a control circuit and a transmitting/receiving circuit for remotely controlling these matrix switcher units, and each transmitting/receiving circuit of the matrix switcher unit and the remote operating unit is provided. a matrix switcher device that transmits and receives the communication data between the external serial bus lines, and the switch matrix determines the presence or absence of a signal for each of the inputs of the plurality of channels and the outputs of the plurality of channels. It has a means for determining the presence or absence of the
The control circuit for the switch matrix is configured to determine the switching state of each switch in the switch matrix based on the output of the presence/absence determining means.

[作 用〕 本発明によれば、各入出力チャンネル毎に信号の有無を
判別しているため、入力に対応する出力に信号がない場
合は切換動作不良として発見できる。
[Operation] According to the present invention, since the presence or absence of a signal is determined for each input/output channel, if there is no signal at the output corresponding to the input, it can be detected as a switching malfunction.

(実施例〕 以下、本発明のマトリクススイチャ装置の一実施例を図
面を参照しながら説明する。
(Embodiment) An embodiment of the matrix switcher device of the present invention will be described below with reference to the drawings.

第1図は本発明実施例のマトリクススイッチャ装置の要
部の概略構成を示すブロック回路図である。
FIG. 1 is a block circuit diagram showing a schematic configuration of the main parts of a matrix switcher device according to an embodiment of the present invention.

この第1図において、mチャンネルの入力端子tit〜
ti、からの入力をnチャンネルの出力端子TO0〜T
O9に任意に振り分けるマトリクススイッチャユニット
は、mxn個のクロスポイント毎にそれぞれ設けられた
スイッチXll〜X−から成るスイッチマトリクスSX
と、このスイッチマトリクスSXの各スイッチXll〜
X amをオン/オフ制御する制御回路CNTと、該制
御回路CNTの制御動作に関連したデータやスイッチマ
トリクスSXの状態を含む各種データをパケット化して
通信データとし外部シリアルバスラインSBを介して送
受信するための送受信回路TRとを少なくとも有して成
っている。更に、このマトリクススイッチャユニットは
、m個の拡張用出力端子EO,〜EO,と、n個の拡張
用入力端子ei+〜ei、とが設けられている。
In this FIG. 1, m channel input terminal tit~
ti, to the n-channel output terminals TO0 to T.
The matrix switcher unit arbitrarily distributed to O9 is a switch matrix SX consisting of switches Xll to X- provided for each of mxn cross points.
And each switch Xll~ of this switch matrix SX
A control circuit CNT that controls on/off of X am and various data including data related to the control operation of the control circuit CNT and the status of the switch matrix SX are packetized and sent and received as communication data via an external serial bus line SB. The transmitter/receiver circuit includes at least a transmitter/receiver circuit TR for transmitting and receiving signals. Furthermore, this matrix switcher unit is provided with m expansion output terminals EO, ~EO, and n expansion input terminals ei+~ei.

ここで、上記スイッチマトリクスSXは、上記入力端子
ti+〜t1.への入力と上記出力端子TO,〜TOo
からの出力のそれぞれに対し、で信号の有無を判別する
有無判別手段としての各有無検出回路10.〜I(L、
20.〜20.を有し、上記スイッチマトリクスSXの
制御口ICNTは、上記各有無検出回路10.〜10.
.20.〜20oの出力に基づいて、このスイッチマト
リクスSXの各スイッチXll〜X、、の切換状態を判
断するようにしている。
Here, the switch matrix SX has the input terminals ti+ to t1. input to and the above output terminal TO, ~TOo
Each presence/absence detection circuit 10 serves as a presence/absence determining means for determining the presence/absence of a signal with respect to each output from the . ~I(L,
20. ~20. The control port ICNT of the switch matrix SX includes each of the presence/absence detection circuits 10. ~10.
.. 20. The switching state of each switch Xll to X of this switch matrix SX is determined based on the outputs of the switches Xll to X, .

すなわち、この第1図において、上記制御回路CNTは
、外部シリアルバスラインSBを介し5て送受信回路T
Rで送受信される上記スイッチマトリクスSXの制御デ
ータに基づいて、このスイッチマトリクスSXの各スイ
ッチXll〜X0.をオン/オフ制御するものである。
That is, in FIG. 1, the control circuit CNT connects to the transmitter/receiver circuit T via the external serial bus line SB.
Based on the control data of the switch matrix SX transmitted and received by R, each switch Xll to X0 . It controls on/off.

この制御回路CNTに送られてくる上記制御データ等は
、メモリ30に一旦記憶されるようになっている。また
、当該メモリ30には、このスイッチマトリクスSXに
おける各スイッチX1□〜X asの切換状態を示すデ
ータも記憶され、この切換状態を示すデータはその後上
記送受信回路TRを介して外部シリアルバスラインSB
に送られる。
The control data and the like sent to the control circuit CNT are temporarily stored in the memory 30. The memory 30 also stores data indicating the switching state of each switch X1□ to
sent to.

ところで、上記スイッチマトリクスSXの各スイッチX
ll〜X m+++が、上記制御データに基づいて切換
制御される時、いずれかのスイッチで切換異常が発生す
ることがある。すなわち、この切換異常とは、いずれか
のスイッチで切換異常が発生しているにもかかわらず、
各スイッチXll〜X、、の切換状態を示すデータが上
記制御データに対応する正しいデータとして得られてい
る状態である。
By the way, each switch X of the above switch matrix SX
When switching of 11 to X m+++ is controlled based on the above control data, a switching abnormality may occur in one of the switches. In other words, this switching abnormality means that even though a switching abnormality has occurred in one of the switches,
This is a state in which data indicating the switching states of the switches Xll-X, . . . is obtained as correct data corresponding to the control data.

このような切換異常が発生すると、入力に対応する出力
が得られないことになる。
When such a switching abnormality occurs, an output corresponding to an input cannot be obtained.

このようなことから、本実施例では、上記各有無検出回
路101〜10..20.〜20□で各々の対応する入
力と出力の信号の有無を検出し、入出力で互いに信号が
存在すべきであるにもかかわらず何れか一方にしか信号
が存在しない場合を検出するようにしている。すなわち
、各有無検出回路10.〜10.,20.〜20□では
、それぞれの入力と出力とに信号が存在するか否かの有
無を検出し、各々が検出信号を出力する。この検出信号
としては、例えば信号か有る時は1で信号が無い時は0
のような信号、或いは、その他の信号であってもよく、
有無に応じた識別が可能な信号となっている。
For this reason, in this embodiment, each of the presence/absence detection circuits 101 to 10. .. 20. ~20□ detects the presence or absence of each corresponding input and output signal, and detects cases where signals are present only in one of the inputs and outputs even though they should exist. There is. That is, each presence/absence detection circuit 10. ~10. ,20. In ~20□, the presence or absence of a signal is detected at each input and output, and each outputs a detection signal. This detection signal is, for example, 1 when there is a signal and 0 when there is no signal.
or other signals may be used.
This is a signal that can be identified depending on its presence or absence.

これら検出信号は、上記制御回路CNTの比較回路31
に送られる。当該比較回路31には、上記メモリ30内
に記憶されている上記制御データも伝送されるようにな
っている。したがって、この比較回路3]では、上記制
御データ(すなわち本来の正しい切換状態を示すデータ
)と、上記各有無検出回路10.〜1(L、20.〜2
0.からの検出信号との比較が行われる。この比較回路
31において、上記制御データとそれぞれ対応する上記
入出力の検出信号とが異なっていれば、切換異常である
ことを示す信号と、いずれのスイッチが切換異常を起こ
しているかを示す信号とを出力する。また、同様にして
、制御データと対応する入出力の検出信号とが等しけれ
ば切換は正常に行われている旨の信号を出力する。すな
わち、換言すれば、この比較回路31は、上記制御デー
タで指定された入出力からの上記検出信号が、両方とも
共に「有」又は「無」の場合は切換動作正常の信号を出
力し、片方が「有」で他方が「無」の場合は切換動作異
常の信号を出力する。これらの信号は、−旦上記メモリ
30に記憶された後上記送受信回路TRを介して外部シ
リアルバスラインSBに送られる。
These detection signals are transmitted to the comparison circuit 31 of the control circuit CNT.
sent to. The control data stored in the memory 30 is also transmitted to the comparison circuit 31 . Therefore, this comparison circuit 3] uses the control data (that is, data indicating the original correct switching state) and each of the presence/absence detection circuits 10. 〜1(L, 20.〜2
0. A comparison is made with the detection signal from . In this comparison circuit 31, if the control data and the corresponding input/output detection signals are different, a signal indicating a switching abnormality and a signal indicating which switch is causing the switching abnormality are generated. Output. Similarly, if the control data and the corresponding input/output detection signal are equal, a signal indicating that switching is being performed normally is output. In other words, this comparison circuit 31 outputs a signal indicating normal switching operation when the detection signals from the input and output designated by the control data are both "present" or "absent"; If one is "present" and the other is "absent," a signal indicating abnormal switching operation is output. These signals are first stored in the memory 30 and then sent to the external serial bus line SB via the transmitter/receiver circuit TR.

また、このマトリクススイッチャ装置には、上記比較回
路31で切換異常を発見した場合に、例えば、和或いは
音等で切換異常をオペレータに知らせるための警報装置
40と接続することもできる。この場合は、早期に切換
異常を知ることができる。この警報装置40において、
上記光で切換異常を知らせる例としては、例えば赤色L
ED(発光ダイオード)を点灯させて切換異常とし、例
えば緑色LEDが点灯している時は正常であるとするよ
うなことが考えられる。
Further, this matrix switcher device can be connected to an alarm device 40 for notifying the operator of the switching abnormality by means of a sum or sound, for example, when a switching abnormality is detected by the comparison circuit 31. In this case, the switching abnormality can be known at an early stage. In this alarm device 40,
As an example of notifying a switching abnormality using the above light, for example, the red L
It is conceivable that an ED (light emitting diode) is turned on to indicate a switching abnormality, and for example, when a green LED is lit, it is assumed that the switching is normal.

このように、本実施例のマトリクススイッチャ装置は、
マトリクススイッチャユニットの複数チャンネルの各入
出力での信号の有無を有無検出回路10.〜10.,2
L〜20.で検出し、この検出信号に基づいて比較回路
31で判別して入出力切換状態を判断するようにしたこ
とにより、自己診断が可能となり、入出力切換状態の異
常箇所(故障箇所)を簡単に発見することが可能となっ
ている。したがって、例えば、複数台のマトリクススイ
ッチャユニットMUSにより構成されたものであっても
、切換動作不良のユニット及びスイッチを早期に限定し
て発見することが可能となり、早期に不良修理(例えば
基板交換等)が行えるようになる。また、上述の実施例
では、各スイッチでの切換状態を示すデータを制御回路
CNTに送るようになっているが、例えば、この切換状
態を示すデータが得られない場合であっても、或いは、
該データを用いない(送らない)構成であっても、本実
施例装置によれば、上述のような切換不良判断が可能で
ある。
In this way, the matrix switcher device of this embodiment is
Presence/absence detection circuit 10 detects the presence/absence of signals at each input/output of a plurality of channels of the matrix switcher unit. ~10. ,2
L~20. By detecting the input signal and determining the input/output switching state based on this detection signal by the comparison circuit 31, self-diagnosis becomes possible, and it is easy to identify abnormal locations (failure locations) in the input/output switching state. It is possible to discover. Therefore, for example, even if the matrix switcher unit MUS is configured with a plurality of matrix switcher units, it is possible to identify units and switches with switching malfunctions at an early stage, and to repair the malfunctions (for example, by replacing the board). ) becomes possible. Further, in the above embodiment, data indicating the switching state of each switch is sent to the control circuit CNT, but for example, even if data indicating the switching state is not obtained, or
Even in a configuration in which the data is not used (not sent), the device of this embodiment allows the above-mentioned switching failure determination to be made.

上述した第1図のマトリクススイッチャ装置(マトリク
ススイッチャユニット)は、以下の述べる第2図のよう
に、複数台を接続して、より大規模なマトリクススイッ
チャ装置とすることができる。更に、これらマトリクス
スイッチャ装置を、外部シリアルバスラインSBを介し
て接続することもできる。
The matrix switcher device (matrix switcher unit) shown in FIG. 1 described above can be connected to a plurality of units to form a larger scale matrix switcher device, as shown in FIG. 2 described below. Furthermore, these matrix switcher devices can also be connected via an external serial bus line SB.

この第2図において、mチャンネルの入力端子T I 
+〜T1.からの入力をnチャンネルの出力端子TO1
〜To、(m、nはいずれも2以上の整数、第2図の例
ではm、n共に2チヤンネル)に任意に振り分けるマト
リクススイッチャユニットMSUは、mxn個の各クロ
スポイント毎にそれぞれ設けられたスイッチXll〜X
R−(第2図の例では4個でXll−X22)から成る
スイッチマトリクスSXと、このスイッチマトリクスS
Xの各スイッチX I +−x amをオン/オフ制御
するための制御回路CNTと、この制御回路CNTの制
御動作に関連するデータやスイッチマトリクスSXの状
態を含む各種情報データをパケット化して通信データと
し外部シリアルバスラインSBを介して送受信するため
の送受信回路TRとを少なくとも有して成っている。さ
らにマトリクススイッチャユニットMSUは、各入力端
子TI、〜Tl、とスイッチマトリクスSXの入力側の
m個のスイッチXll〜X 1.との間にそれぞれ設け
られたm個のバッファBT、〜BT、(第2図では2個
のバッファBT、 、BT、)と、これらm個のバッフ
ァBT、〜BT−の出力端子にそれぞれ接続された拡張
用出力端子EO,〜EO,(第2図では2個の端子EO
1、EO! )と、n個の拡張用入力端子El、〜E1
.(第2図の2個の端子ET、、EI2)と、これらn
個の拡張用入力端子El。
In this figure 2, m channel input terminal T I
+~T1. input from the n-channel output terminal TO1
~To, (m and n are both integers of 2 or more; in the example of FIG. 2, both m and n are 2 channels) A matrix switcher unit MSU is provided for each of mxn cross points. Switch Xll~X
A switch matrix SX consisting of R- (four pieces Xll-X22 in the example of FIG.
A control circuit CNT for on/off controlling each switch X I + - x am of X, and various information data including data related to the control operation of this control circuit CNT and the status of the switch matrix SX are packetized and communicated. It includes at least a transmitting/receiving circuit TR for transmitting and receiving data via an external serial bus line SB. Furthermore, the matrix switcher unit MSU includes input terminals TI, ~Tl, and m switches Xll~X1 on the input side of the switch matrix SX. m buffers BT, ~BT, (in Fig. 2, two buffers BT, , BT,) provided between the terminals and the output terminals of these m buffers BT, ~BT-, respectively. expansion output terminals EO, ~EO, (in Fig. 2, two terminals EO
1.EO! ) and n expansion input terminals El, ~E1
.. (two terminals ET, EI2 in Figure 2) and these n
expansion input terminals El.

〜E1.にそれぞれ接続されたバッファBE、〜BE、
(第2図ではBEI 、BEt )と、これらのバッフ
ァBE、−BE、と各出力端子T O+〜TO1とのク
ロスポイント毎にそれぞれ設けられたスイッチX1゜〜
X、。(第2図ではXl。、X、。)とが設けられてい
る。すなわち、前述の第1図の入力端子ti+〜ti、
には、上記バッファバッファBT、〜BT、を介した入
力信号が供給されるようになっており、また、前記第1
図の拡張用入力端子ei+〜ei、は、上記バッファB
E。
~E1. Buffers BE, ~BE, respectively connected to
(BEI, BEt in FIG. 2) and switches X1°~ provided at each cross point between these buffers BE, -BE, and each output terminal TO+~TO1.
X. (Xl., X,. in FIG. 2) are provided. That is, the input terminals ti+ to ti in FIG.
is supplied with an input signal via the buffer buffers BT, ~BT, and the first
The expansion input terminals ei+ to ei in the figure are the buffer B
E.

〜BE、を介して拡張用入力端子El、−El。~BE, and expansion input terminals El and -El.

が接続されている。is connected.

このような構成を有するマトリクススイッチャユニット
の複数台(第2図では4台のマトリクススイッチャユニ
ットMSUI〜MSUイ)を用い、−のユニットの拡張
用入力端子に他のユニットの出力端子を、また−のユニ
ットの拡張用出力端子にさらに他のユニットの入力端子
を接続することにより、入力チャンネル数及び/又は出
力チャンネル数を増加させてシステム規模を拡大させる
ことができる。
Using a plurality of matrix switcher units having such a configuration (four matrix switcher units MSUI to MSU I in FIG. 2), connect the expansion input terminal of the - unit to the output terminal of the other unit, and - By further connecting the input terminal of another unit to the expansion output terminal of the unit, the number of input channels and/or the number of output channels can be increased and the system scale can be expanded.

第2図の例では、マトリクススイッチャユニッ)MSU
、の拡張用入力端子El、、Eftにマトリクススイッ
チャユニットMSU2の出力端子To、、Towを、マ
トリクススイッチャユニットMSU、の拡張用出力端子
E○、 、EO,にマトリクススイッチャユニットMS
U、の入力端子TI、、T1.を、マトリクススイッチ
ャユニットMSU2の拡張用出力端子EO,、EO,に
マトリクススイッチャユニットMSU、の入力端子T1
.〜T+2を、またマトリクススイッチャユニッl−M
 S U 、の拡張用入力端子E1.、El。
In the example shown in Figure 2, the matrix switcher unit (MSU)
The output terminals To, , Tow of the matrix switcher unit MSU2 are connected to the expansion input terminals El, , Eft of the matrix switcher unit MSU, and the expansion output terminals E○, , EO, of the matrix switcher unit MS are connected to the expansion input terminals E○, , EO, of the matrix switcher unit MSU.
The input terminals TI, , T1 . to the expansion output terminals EO, EO, of the matrix switcher unit MSU2, and the input terminal T1 of the matrix switcher unit MSU.
.. ~T+2, and matrix switcher unit l-M
S U , expansion input terminal E1. , El.

にマトリクススイッチャユニットMSU、の出力端子T
o、 、To、をそれぞれ接続することにより、全体と
して4チヤンネル入力×4チヤンネル出力のマトリクス
スイッチャ装置としている。さらに4チヤンネル入力の
うちの2チャンネル入力IN、、IN、をマトリクスス
イッチャユニツ)・MSU、の入力端子Tll、TI2
に、残りの2チャンネル入力IN、、IN、をマトリク
ススイッチャユニットMSU、の入力端子TI、 、T
I。
Output terminal T of matrix switcher unit MSU
By connecting o, , and To, the entire matrix switcher device has 4 channel inputs x 4 channel outputs. Furthermore, two of the four channel inputs IN, , IN, are input to the input terminals Tll and TI2 of the matrix switcher unit (MSU).
Then, the remaining two channel inputs IN, , IN, are connected to the input terminals TI, , T of the matrix switcher unit MSU.
I.

にそれぞれ供給し、4チヤンネル出力のうちの2チャン
ネル出力OUT、 、ou’rtをマトリクススイッチ
ャユニットMSU+の出力端子TO8、T02から、残
りの2チャンネル出力OUT、、OUT、をマトリクス
スイッチャユニットMSUイの各入力端子To、 、T
o2からそれぞれ取り出すようにしている。
Out of the 4 channel outputs, 2 channel outputs OUT, , ou'rt are supplied from the output terminals TO8 and T02 of the matrix switcher unit MSU+, and the remaining 2 channel outputs OUT, , OUT, are supplied to the matrix switcher unit MSUI. Each input terminal To, ,T
I try to take them out from o2.

これらの複数台のマトリクススイッチャユニットMSU
を遠隔操作するために少なくとも1台の遠隔操作ユニッ
ト(いわゆるリモコンユニット)RCU設けられており
、第2図の例では2台のリモコンユニットRCU、 、
RCU、が示されている。この遠隔操作ユニットRCU
は制御回路CTRL及び送受信回路TRを有して成って
いる。送受信回路TRは、上記シリアルバスラインSB
を介して上記通信データを送受信するためのものであり
、制御回路CTRLは、送受信回路TRを介して入出力
される各種データに関連して遠隔操作ユニットRCUの
表面パネル等に設けられた操作ボタン等からの操作入力
や表示部へのデータ表示出力等の制御を行うものである
These multiple matrix switcher units MSU
At least one remote control unit (so-called remote control unit) RCU is provided to remotely control the
RCU is shown. This remote control unit RCU
comprises a control circuit CTRL and a transmitting/receiving circuit TR. The transmitter/receiver circuit TR connects to the serial bus line SB.
The control circuit CTRL is for transmitting and receiving the above-mentioned communication data via the transmitting/receiving circuit TR, and the control circuit CTRL is configured to control operation buttons provided on the front panel of the remote control unit RCU in relation to various data input and output via the transmitting/receiving circuit TR. It is used to control operation input from etc., data display output to the display unit, etc.

次に、上記シリアルバスラインSBを介してのデータ伝
送フォーマットあるいは通信プロトコルについて説明す
る。
Next, the data transmission format or communication protocol via the serial bus line SB will be explained.

ネットワークの種類はLAN (ローカルエリアネット
ワーク)に属するもので、例えば伝達距離500m、通
信速度(データレート) 307Kbpsのような最下
位の性能でも有効な動作が可能としている。構造はバス
状で、同軸線により伝送路を形成し、上記マトリクスス
イッチャユニットや遠隔操作ユニットの各送受信回路が
端末として接続されて、時分割により伝送路が利用され
るようになっている。
The type of network belongs to LAN (Local Area Network), and effective operation is possible even with the lowest performance, for example, a transmission distance of 500 m and a communication speed (data rate) of 307 Kbps. The structure is bus-like, with coaxial lines forming a transmission line, and each transmitting/receiving circuit of the matrix switcher unit and remote control unit connected as terminals, so that the transmission line is used in a time-sharing manner.

変調方式はいわゆるバイフェーズスペース変調であり、
第3図に示すようにデータの各ビットの境界で必ず反転
(あるいは遷移)が生しており、さらにデータ値゛0”
のビットでは中央でも反転が生じている。電気信号は2
V±0.5V(75Ω終端)であり、コネクタには75
Ω T型BNCが使用され、入力インピーダンスは57
にΩ/27にΩとしている。
The modulation method is so-called biphase space modulation,
As shown in Figure 3, an inversion (or transition) always occurs at the boundary of each bit of data, and the data value ``0''
An inversion also occurs at the center of the bit. The electrical signal is 2
V±0.5V (75Ω termination), and the connector has a 75Ω
Ω T type BNC is used, input impedance is 57
Ω/27Ω.

上記第2図に示したようなマトリクススイッチャユニッ
トMSUや遠隔操作ユニットRCtJ、特に各ユニット
の送受信回路TRは、データ通信の観点で1次局、2次
局に分類される。1次局は、データリンクの制御を行う
と共にリンクレベルでの誤りの制御及び回復等に対して
全責任を持つような局であり、2次局は、上記1次局か
らの指示によってデータリンクの制御内容を実行するよ
うな局である。この1次局は上記パスラインSBに接続
された全てのユニットの内に1台のみ設けられ、残りは
全て2次局となっている。1次局は、全ユニット(の送
受信回路TR)を順次指定してデータの送信を求め、送
信すべきデータを有するユニットから送出された通信デ
ータを記憶して、記憶されたデータをまとめて送出し、
各ユニット(の送受信回路TR)は上記1次局から送ら
れた通信データの内の自分のユニットに該箔するデータ
のみを取り込む。これによってパスライン上B上での全
てのデータ通信が1次局により制御されることになり、
パスラインSBの利用効率を高めることが容易に実現で
きる。なお1次局は、リモコンユニットからの切換要求
等の情報データを含む通信データをまとめる役を受は持
つものであり、全ユニットを直接制御するものではない
The matrix switcher unit MSU and the remote control unit RCtJ as shown in FIG. 2 above, especially the transmitting/receiving circuit TR of each unit, are classified into primary stations and secondary stations from the viewpoint of data communication. The primary station is a station that controls the data link and has full responsibility for error control and recovery at the link level, and the secondary station controls the data link based on instructions from the primary station. This is a station that executes the control contents of the station. Only one primary station is provided among all the units connected to the path line SB, and the rest are all secondary stations. The primary station sequentially designates all the units (their transmitting/receiving circuits TR) to request data transmission, stores the communication data sent from the unit that has the data to be sent, and sends out the stored data all at once. death,
Each unit (its transmitter/receiver circuit TR) takes in only the communication data sent from the primary station to its own unit. As a result, all data communications on path line B will be controlled by the primary station,
It is possible to easily improve the utilization efficiency of the pass line SB. Note that the primary station has the role of collecting communication data including information data such as switching requests from remote control units, and does not directly control all units.

ここで本発明実施例において、上記マトリクススイッチ
ャユニッl−M S Uや遠隔操作ユニットRCUには
、1次局、2次局切換用の切換スイッチが設けられてお
り、この切換スイッチを1次局側に切り換えると、当該
ユニットMSU又はRCU(実際には当該ユニットの送
受信回路TR)は上記1次局となり、2次局側に切り換
えると、上記2次局となる。なお、共通のパスラインS
Bに接続された全ユニットに対して、1台のみを1次局
に、残り全てを2次局に切換設定する。
In the embodiment of the present invention, the matrix switcher unit l-MSU and the remote control unit RCU are provided with a changeover switch for switching between the primary station and the secondary station. When switched to the side, the unit MSU or RCU (actually, the transmitter/receiver circuit TR of the unit) becomes the above-mentioned primary station, and when switched to the secondary station side, it becomes the above-mentioned secondary station. In addition, the common pass line S
Of all the units connected to B, only one is set to be the primary station, and all the others are set to be the secondary stations.

第4図は上記シリアルバスライン上を伝送さオ]る信号
の具体例として、上記】次局ユニットから全ユニットを
順次指定して問い合わせを行いデータの送信をうながす
ようないわゆるポーリングか行われ、指定されたユニッ
トに送信したいデータがあった場合の信号を示している
FIG. 4 shows a specific example of a signal transmitted on the serial bus line, in which so-called polling is performed, which sequentially specifies and inquires all units from the next station unit to prompt data transmission. Indicates a signal when there is data to be sent to the specified unit.

ここで、上記マトリクススイッチャユニットや遠隔操作
ユニット(リモコンユニット)等の全てのユニットには
一連のアドレス(局アドレス、ステーションアドレス)
が付されている。このアドレスの具体例としては、上記
1次局は1番地に固定し、2番地以降を2次局に割り振
っていって、1つのデータリンク内に同一番地の局が存
在しないようにする。通信データに付された相手先アド
レスに対応するアドレスの局のみが当該通信データを取
り込む。特殊なアドレスとして、0番地をノースステー
ションアドレスとし、裁断番地(例えば8ビットアドレ
スの場合255番地)をグローバルアドレスとする。ノ
ースステーションアドレスはとの局も応答しないもので
あり、パスラインの回線テスト時等に用いられ、グロー
バルアドレスはパスラインに接続された全ての局が受信
できるようにするためのものである。
Here, all units such as the matrix switcher unit and remote control unit (remote control unit) have a series of addresses (station address, station address).
is attached. As a specific example of this address, the primary station is fixed at address 1, and addresses from 2 onwards are allocated to secondary stations, so that no station at the same address exists within one data link. Only the station whose address corresponds to the destination address attached to the communication data captures the communication data. As special addresses, address 0 is set as a north station address, and a cutting address (for example, address 255 in the case of an 8-bit address) is set as a global address. The north station address is one to which no other station responds, and is used when testing the path line, while the global address is used to enable all stations connected to the path line to receive the message.

第4図には上記1次局の制御による一連のポーリング動
作時の通信データパケットDPPとこのポーリングに応
答して2次局から送出された通信データパケットDPS
とが示されている。ここでパケットとはデータ送信の単
位ブロックのことである。またポーリング動作とは、上
記パスラインに接続されたーのユニットの局アドレスを
指定して当該ユニットにデータの送信をうながすと共に
当該ユニットにパスラインを利用する権利を与えるもの
であり、一定の待ち時間T w +内に応答が無ければ
上記局アドレスを更新して次の局のポーリングに移行す
ることにより、パスラインに接続されている全ユニット
を順次指定してゆく。この場合、自分自身(1次局)に
対するポーリングはユニット内部で実行され、パスライ
ン上にj次局ポーリング用の通信データパケッl−D 
P Pが乗ることはない。第4図中の通信データバケッ
hDPP(k)はに番地の局を指定してポーリングを行
うときのパケット(ブロック)を示しており、このに番
地のユニット(2次局)に送信すべきデータがあり、上
記待ち時間T−、以内に描該ユニットから通信データパ
ケットDPSがパスラインに送出されている。
FIG. 4 shows a communication data packet DPP during a series of polling operations under the control of the primary station, and a communication data packet DPS sent out from the secondary station in response to this polling.
is shown. Here, a packet is a unit block of data transmission. In addition, polling operation specifies the station address of the unit connected to the path line, prompts the unit to send data, and gives the unit the right to use the path line. If there is no response within time T w +, the station address is updated and polling of the next station is started, thereby sequentially specifying all units connected to the path line. In this case, polling for itself (the primary station) is executed within the unit, and a communication data packet l-D for polling the jth station is sent on the path line.
PP will never ride. The communication data bucket hDPP(k) in Fig. 4 indicates a packet (block) when polling is performed by specifying the station at the address, and the data to be sent to the unit at the address (secondary station). The communication data packet DPS is sent from the unit to the path line within the waiting time T-.

〔発明の効果〕〔Effect of the invention〕

本発明のマトリクススイッチャ装置においては、マトリ
クススイッチャユニットの複数ヂャンネルの各入出力で
の信号の有無を判別して、入出力切換状態を判断するよ
うにしたことにより、各スイッチの切換状態を簡単に判
断することができ、入出力切換状態の異常箇所を簡単に
発見することが可能となる。したかって、例えば、複数
台のマトリクススイッチャユニットにより構成されたも
のであっても、切換動作不良のユニット及びスイ、ッチ
を早期に発見することが可能となる。
In the matrix switcher device of the present invention, the input/output switching state is determined by determining the presence or absence of a signal at each input/output of a plurality of channels of the matrix switcher unit, so that the switching state of each switch can be easily determined. This makes it possible to easily discover abnormalities in the input/output switching state. Therefore, for example, even if the matrix switcher unit is composed of a plurality of matrix switcher units, it is possible to quickly discover a unit, a switch, or a switch that is malfunctioning in its switching operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例のマトリクススイッチャ装置の概
略構成を示すブロック図、第2図は本実施例のマトリク
ススイッチャ装置の詳細を示すブロック回路図、第3図
はバイフェーズスペース変調方式を説明するための図、
第4図は本実施例装圓 置での信号伝送の様子を説明するM、第5図は従来の拡
張されたマトリクススイッチャ装置の概略構成を示すブ
ロック図である。 10、〜10..20.〜20.・・・・有無検出回路
30・・・・・・・・・・・・メモリ 31・・・・・・・・・・・・比較回路40・・・・・
・・・・・・・警報装置SX・・・・・・・・・・・・
スイッチマトリクスCN T・・・・・・・・・・制陣
回路”i’ R・・・・・・・・・・・・送受信回路特
許出願人   ソニー株式会社
FIG. 1 is a block diagram showing a schematic configuration of a matrix switcher device according to an embodiment of the present invention, FIG. 2 is a block circuit diagram showing details of the matrix switcher device according to this embodiment, and FIG. 3 explains a biphase space modulation method. diagram for,
FIG. 4 is a diagram illustrating the state of signal transmission in the device of this embodiment, and FIG. 5 is a block diagram showing a schematic configuration of a conventional expanded matrix switcher device. 10, ~10. .. 20. ~20. ...Presence/absence detection circuit 30...Memory 31...Comparison circuit 40...
・・・・・・Alarm device SX・・・・・・・・・・・・
Switch matrix CN T・・・・・・・・・・Control circuit “i' R・・・・・・Transmission/reception circuit patent applicant Sony Corporation

Claims (1)

【特許請求の範囲】 複数チャンネルの入力と複数チャンネルの出力とを任意
に切換接続するスイッチマトリクスと、このスイッチマ
トリクスの各スイッチをオン/オフ制御するための制御
回路と、この制御回路の制御動作に関連したデータを含
む通信データを外部シリアルバスラインを介して送受信
するための送受信回路とを有して成るマトリクススイッ
チャユニットが複数台設けられ、これらのマトリクスス
イッチャユニットを遠隔操作するための制御回路及び送
受信回路を有して成る遠隔操作ユニットが少なくとも1
台設けられ、これらのマトリクススイッチャユニット及
び遠隔操作ユニットの各送受信回路間で上記外部シリア
ルバスラインを介して上記通信データを送受信するマト
リクススイッチャ装置であって、 上記スイッチマトリクスは、上記複数チャンネルの入力
と上記複数チャンネルの出力のそれぞれに対して信号の
有無を判別する有無判別手段を有し、 上記スイッチマトリクスの制御回路は、上記有無判別手
段の出力に基づいて、このスイッチマトリクスの各スイ
ッチの切換状態を判断することを特徴とするマトリクス
スイッチャ装置。
[Claims] A switch matrix that arbitrarily switches and connects inputs of a plurality of channels and outputs of a plurality of channels, a control circuit for controlling on/off of each switch of this switch matrix, and a control operation of this control circuit. A plurality of matrix switcher units each having a transmitting/receiving circuit for transmitting and receiving communication data including data related to the data via an external serial bus line are provided, and a control circuit for remotely operating these matrix switcher units. and at least one remote control unit comprising a transmitting/receiving circuit.
A matrix switcher device that transmits and receives the communication data between the transmission and reception circuits of the matrix switcher unit and the remote control unit via the external serial bus line, wherein the switch matrix transmits and receives the communication data between the transmission and reception circuits of the matrix switcher unit and the remote control unit, and presence/absence determining means for determining the presence or absence of a signal for each of the outputs of the plurality of channels, and the control circuit of the switch matrix switches each switch of the switch matrix based on the output of the presence/absence determining means. A matrix switcher device characterized by determining a state.
JP33557490A 1990-11-30 1990-11-30 Matrix switcher device Expired - Lifetime JP2961885B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33557490A JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device
US07/798,698 US5276445A (en) 1990-11-30 1991-11-26 Polling control system for switching units in a plural stage switching matrix
EP91310918A EP0488673B1 (en) 1990-11-30 1991-11-27 Matrix switcher apparatus
DE69127607T DE69127607T2 (en) 1990-11-30 1991-11-27 Switch matrix device
KR1019910021765A KR100245968B1 (en) 1990-11-30 1991-11-29 Matrics switcher device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33557490A JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device

Publications (2)

Publication Number Publication Date
JPH04207585A true JPH04207585A (en) 1992-07-29
JP2961885B2 JP2961885B2 (en) 1999-10-12

Family

ID=18290107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33557490A Expired - Lifetime JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device

Country Status (1)

Country Link
JP (1) JP2961885B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693861A (en) * 2020-06-24 2020-09-22 中电科仪器仪表有限公司 Switch matrix channel fault diagnosis method and system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693861A (en) * 2020-06-24 2020-09-22 中电科仪器仪表有限公司 Switch matrix channel fault diagnosis method and system
CN111693861B (en) * 2020-06-24 2022-08-05 中电科思仪科技股份有限公司 Switch matrix channel fault diagnosis method and system

Also Published As

Publication number Publication date
JP2961885B2 (en) 1999-10-12

Similar Documents

Publication Publication Date Title
US5276445A (en) Polling control system for switching units in a plural stage switching matrix
JP3094654B2 (en) Matrix switcher device
US5463619A (en) Local communication bus system comprising a set of interconnected devices, a control bus, and a set of signal interconnections, and a device and a switchbox for use in such system
JPH04207585A (en) Matrix switcher
US6393020B1 (en) Gated multi-drop communication system
JPH04369796A (en) Automatic fire alarm device
JPH04207584A (en) Matrix switcher
JP3963206B2 (en) Fire receiver
JP3452702B2 (en) Building group management device
JPH04234268A (en) Matrix switcher unit
JP3459100B2 (en) Disaster prevention equipment
JP2917514B2 (en) Matrix switcher device
JPS61133499A (en) Mutual monitor for a plurality of residenses
JPH04207484A (en) Matrix switcher control system
JPH04207586A (en) Matrix switcher
JPH04234267A (en) Matrix switcher unit
JPH04207365A (en) Matrix switcher
JP2000101989A (en) Monitoring system for building
JPH05219058A (en) Mutual connection controller
JPH06245265A (en) Method for starting and managing system
JP3064513B2 (en) Loop-through method for asynchronous communication
JPH04167728A (en) Two-way terminal equipment and its control system
JPS63173754A (en) Double system changeover system of train operation control system
KR20180048472A (en) Control method of multi-channel audio system
JPH05296544A (en) Control device for air conditioner

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12