JP2961885B2 - Matrix switcher device - Google Patents

Matrix switcher device

Info

Publication number
JP2961885B2
JP2961885B2 JP33557490A JP33557490A JP2961885B2 JP 2961885 B2 JP2961885 B2 JP 2961885B2 JP 33557490 A JP33557490 A JP 33557490A JP 33557490 A JP33557490 A JP 33557490A JP 2961885 B2 JP2961885 B2 JP 2961885B2
Authority
JP
Japan
Prior art keywords
matrix
matrix switcher
unit
switch
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33557490A
Other languages
Japanese (ja)
Other versions
JPH04207585A (en
Inventor
公保 佐藤
道男 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33557490A priority Critical patent/JP2961885B2/en
Priority to US07/798,698 priority patent/US5276445A/en
Priority to EP91310918A priority patent/EP0488673B1/en
Priority to DE69127607T priority patent/DE69127607T2/en
Priority to KR1019910021765A priority patent/KR100245968B1/en
Publication of JPH04207585A publication Critical patent/JPH04207585A/en
Application granted granted Critical
Publication of JP2961885B2 publication Critical patent/JP2961885B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号やオーディオ信号の複数チャン
ネルの入力を複数チャンネルの出力に任意に振り分ける
マトリクススイッチャユニットを複数台備えて成るマト
リクススイッチャ装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix switcher device including a plurality of matrix switcher units for arbitrarily distributing input of a plurality of channels of video signals and audio signals to outputs of a plurality of channels. Things.

〔発明の概要〕[Summary of the Invention]

本発明は、複数台のマトリクススイッチャユニットと
少なくとも1台の遠隔操作ユニットとを制御用のシリア
ルバスラインで接続して成るマトリクススイッチャ装置
において、マトリクススイッチャユニットの複数チャン
ネルの各入出力での信号の有無を判別し、複数チャンネ
ルの入力と出力の何れを接続するかを示す接続制御デー
タと有無判別信号とを比較して各スイッチの切換状態を
判断すると共に、全てのユニットのうち1つがデータリ
ンクの制御を行うことにより、入出力切換状態の異常箇
所を簡単に発見でき、また、外部シリアルバスラインの
利用効率を高めることが可能なマトリクススイッチャ装
置を提供するものである。
The present invention relates to a matrix switcher device in which a plurality of matrix switcher units and at least one remote operation unit are connected by a control serial bus line, wherein signals of input and output of each of a plurality of channels of the matrix switcher unit are provided. The presence / absence of each switch is determined by comparing the presence / absence determination signal with connection control data indicating which of the input and output of a plurality of channels is to be connected, and one of all units is connected to a data link. The present invention provides a matrix switcher device capable of easily finding an abnormal point in the input / output switching state by performing the above control, and improving the efficiency of use of the external serial bus line.

〔従来の技術〕[Conventional technology]

テレビジョン放送番組やビデオソフト等を作成するよ
うな放送局やプロダクションスタジオ等においては、複
数台の機器、例えばVTR(ビデオテープレコーダ)、ビ
デオディスク記録再生装置、オーディオのテープレコー
ダやディスク記録再生装置、さらにはマイクロホンやア
テレビジョンカメラ等に対して入出力されるビデオ信号
やオーディオ信号を、任意に切り換えて伝送することが
必要とされる。例えば、多数のVTRや各種記録再生装置
等が集中して設置されたVTR室と、いくつかの編集室と
の間には、スイッチがマトリクス状に配設されたマトリ
クススイッチャ装置が設けられ、このマトリクススイッ
チャ装置の各スイッチを任意に切換制御することによ
り、一の編集室に対して上記VTRに配設された多数のVTR
等機器の内から所望の、あるいは現在使用されていない
機器を指定して使用可能とするための接続状態を実現し
ている。
2. Description of the Related Art In a broadcasting station, a production studio, or the like that creates a television broadcast program or video software, a plurality of devices, for example, a VTR (video tape recorder), a video disk recording / reproducing device, an audio tape recorder or a disk recording / reproducing device. Further, it is necessary to arbitrarily switch and transmit video signals and audio signals input / output to / from a microphone, an television camera, or the like. For example, a matrix switcher device in which switches are arranged in a matrix is provided between a VTR room in which a large number of VTRs and various recording / reproducing devices are centrally installed, and some editing rooms. By controlling the switching of each switch of the matrix switcher device arbitrarily, a large number of VTRs arranged in the VTR for one editing room
A connection state is realized in which a desired or unused device is designated from the devices and used.

ところで、このようなマトリクススイッチャ装置は、
使用機器の台数や編集室の室数等を含むシステム全体の
規模によって要求されるマトリクスサイズが異なってく
ることや、入出力がそれぞれ数十チャンネルを越えるよ
うな大規模なシステムの場合に1台のマトリクススイッ
チャ装置で対応させることが困難であること等を考慮し
て、例えば数チャンネルから数十チャンネルまでの小規
模あるいは中規模程度のマトリクススイッチャユニット
を複数台用いて、任意の規模の、あるいはさらに規模の
マトリクススイッチャ装置を構成することが考えられて
いる。
By the way, such a matrix switcher device is
The required matrix size varies depending on the scale of the entire system including the number of devices used and the number of editing rooms, and in the case of a large-scale system in which the input and output exceed tens of channels each. Considering that it is difficult to cope with the matrix switcher device of, for example, using a plurality of small or medium-sized matrix switcher units from several channels to tens of channels, of any size, or It has been considered to construct a matrix switcher device of a larger scale.

ここで第5図は、上述したようなマトリクススイッチ
ャスイッチMSUを複数台(例えば4台)用いて規模を拡
大し入出力端子数を増加したマトリクススイッチャ装置
の一例を示している。
FIG. 5 shows an example of a matrix switcher device in which the number of input / output terminals is increased by using a plurality of (for example, four) matrix switcher switches MSU as described above.

この第5図に示す4台のマトリクススイッチャユニッ
トMSU1〜MSU4は、いずれもが32チャンネルの入力端子TI
1〜TI32と32チャンネルの出力端子TO1〜TO32とを有し、
これらの入力端子TI1〜TI32の延長ラインと出力端子TO1
〜TO32の延長ラインとの交差点(クロスポイント)毎に
それぞれスイッチが配設されたいわゆる32×32のスイッ
チマトリクスを有して成っている。さらに各マトリクス
スイッチャユニットMSU1〜MSU4のそれぞれが32チャンネ
ルの拡張用出力端子EO1〜EO32と32チャンネルの拡張用
入力端子EI1〜EI32とを有している。これらの4台のマ
トリクススイッチャユニットMSU1〜MSU4を用い、例えば
マトリクススイッチャユニットMSU1の各拡張用入力端子
EI1〜EI32にマトリクススイッチャユニットMSU2の各出
力端子TO1〜TO32をそれぞれ接続し、マトリクススイッ
チャユニットMSU1の各拡張用出力端子EO1〜EO32にマト
リクススイッチャユニットMSU4の各入力端子TI1〜TI32
をそれぞれ接続し、マトリクススイッチャユニットMSU2
の各拡張用出力端子EO1〜EO32にマトリクススイッチャ
ユニットMSU3の各入力端子TI1〜TI32をそれぞれ接続
し、さらに、マトリクススイッチャユニットMSU4の各拡
張用入力端子EI1〜EI32にマトリクススイッチャユニッ
トMSU3の各出力端子TO1〜TO32をそれぞれ接続すること
により、全体として64チャンネル入力×64チャンネル出
力のマトリクススイッチャ装置を構成している。この場
合、64チャンネル入力のうちの32チャンネル分の各入力
IN1〜IN32をマトリクススイッチャユニットMSU1の各入
力端子TI1〜TI32にそれぞれ供給し、残り32チャンネル
分の各入力IN33〜IN64をマトリクススイッチャユニット
MSU2の各入力端子TI1〜TI32にそれぞれ供給するように
割り当てると共に、64チャンネル出力のうちの32チャン
ネル分の各出力OUT1〜OUT32をマトリクススイッチャユ
ニットMSU1の各出力端子TO1〜TO32からそれぞれ取り出
し、残り32チャンネル分の各出力OUT33〜OUT64をマトリ
クススイッチャユニットMSU4の各入力端子TO1〜TO32
らそれぞれ取り出すように割り当てればよい。これによ
って、64チャンネル入力IN1〜IN64を任意に振り分けて6
4チャンネル出力OUT1〜OUT64のいずれかとして取り出す
ことが可能となる。
The fifth four matrix switcher units MSU 1 ~MSU 4 shown in the figures, both the 32 channels of the input terminals TI
1 to TI 32 and 32 channels of output terminals TO 1 to TO 32 ,
Extension lines of these input terminals TI 1 to TI 32 and output terminal TO 1
It has a so-called 32 × 32 switch matrix in which switches are provided at each intersection (cross point) with an extension line of TO 32 . Further, each of the matrix switcher units MSU 1 to MSU 4 has 32 channels of expansion output terminals EO 1 to EO 32 and 32 channels of expansion input terminals EI 1 to EI 32 . Using the four of the matrix switcher unit MSU 1 ~MSU 4, for example, each extension input terminals of the matrix switcher unit MSU 1
EI 1 ~EI 32 to connect the matrix switcher unit the output terminals TO 1 ~TO 32 of MSU 2, respectively, each input of the matrix switcher unit each extension output terminals of the MSU 1 EO 1 ~EO 32 to the matrix switcher unit MSU 4 Terminals TI 1 to TI 32
Are connected to each other, and the matrix switcher unit MSU 2
Connect the input terminals TI 1 to TI 32 of the matrix switcher unit MSU 3 to the extension output terminals EO 1 to EO 32 , respectively, and further connect to the extension input terminals EI 1 to EI 32 of the matrix switcher unit MSU 4. By connecting the respective output terminals TO 1 to TO 32 of the matrix switcher unit MSU 3 respectively, a matrix switcher device of 64 channels input × 64 channels output is constituted as a whole. In this case, each input for 32 channels out of 64 channel inputs
IN 1 to IN 32 was supplied to the matrix switcher unit input terminals TI 1 ~TI 32 of MSU 1, each input IN 33 to IN 64 of the remaining 32 channels matrix switcher unit
Allocates to supply respectively to the input terminals TI 1 ~TI 32 of MSU 2, 64 channels each output OUT 1 to OUT 32 of the 32 channels of the output the output terminals TO 1 ~ of the matrix switcher unit MSU 1 removed from the tO 32, respectively, may be assigned to retrieve each respective output OUT 33 to OUT 64 of the remaining 32 channels from the matrix switcher unit input terminals tO 1 ~TO 32 of MSU 4. As a result, 64 channel inputs IN 1 to IN 64 can be arbitrarily
It is possible to take out 4 as either channel output OUT 1 to OUT 64.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで、上記マトリクススイッチャ装置或いは複数
台のマトリクススイッチャユニットからなるマトリクス
スイッチャ装置において、マトリクス状に配設された多
数のスイッチでの切換動作が正常に行われているか否か
の動作確認(切換状態の判断)は、一般に例えば、各チ
ャンネルの出力信号をモニタすることによって行われて
いる。
By the way, in the matrix switcher device or the matrix switcher device including a plurality of matrix switcher units, it is checked whether or not the switching operation is performed normally by a large number of switches arranged in a matrix (i.e., whether or not the switching state has been changed). Judgment) is generally performed, for example, by monitoring the output signal of each channel.

このため、例えば、1台の上記マトリクススイッチャ
装置内のいずれかのスイッチの切換動作不良に起因して
信号が出力されなくなった(伝送されなくなった)場
合、どのスイッチが動作不良となっているかを調べるの
に非常に多くの労力と時間とが必要となる。
For this reason, for example, when a signal is not output (is no longer transmitted) due to a switching operation failure of one of the switches in one matrix switcher device, it is determined which switch has a malfunction. It takes a great deal of effort and time to look up.

また、複数台のマトリクススイッチャユニットからな
るマトリクススイッチャ装置の場合は、複数台のマトリ
クススイッチャユニットのどのユニットで更にどのスイ
ッチが動作不良となっているかを調べるのは非常に困難
であった。すなわち、この場合は、複数台のマトリクス
スイッチャユニットの1台1台を調べ、更に各ユニット
の各スイッチの切換動作を順番に調べていくしか方法が
なく、例えば、ユニットの数が非常に多い場合には不可
能に近くなる。
Further, in the case of a matrix switcher device including a plurality of matrix switcher units, it has been extremely difficult to check which unit of the plurality of matrix switcher units has further malfunctioned. In other words, in this case, there is no other way than to check each of the plurality of matrix switcher units and to check the switching operation of each switch of each unit in order. For example, when the number of units is very large, Is almost impossible.

本発明は、上述のような実情に鑑みて提案されたもの
であり、各スイッチの切換状態を簡単に判断することが
でき、例えば、複数台のマトリクススイッチャユニット
により構成されたものであっても、切換動作不良のユニ
ット及びスイッチを早期に発見することが可能であり、
また、外部シリアルバスラインの利用効率を高めること
も可能とするマトリクススイッチャ装置を提供すること
を目的とするものである。
The present invention has been proposed in view of the above-described circumstances, and can easily determine the switching state of each switch. For example, the present invention is applicable to a configuration including a plurality of matrix switcher units. , It is possible to detect the unit and the switch with the switching operation failure at an early stage,
It is another object of the present invention to provide a matrix switcher device capable of improving the use efficiency of an external serial bus line.

〔課題を解決するための手段〕[Means for solving the problem]

本発明のマトリクススイッチャ装置は、上述した目的
を達成するために提案されたものであり、複数チャンネ
ルの入力と複数チャンネルの出力とを任意に切換接続す
るスイッチマトリクスと、このスイッチマトリクスの各
スイッチをオン/オフ制御するための制御回路と、この
制御回路の制御動作に関連したデータを含む通信データ
を外部シリアルバスラインを介して送受信するための送
受信回路とを有して成るマトリクススイッチャユニット
が複数台設けられ、これらのマトリクススイッチャユニ
ットを遠隔操作するための制御回路及び送受信回路を有
して成る遠隔操作ユニットを少なくとも1台設けられ、
上記各ユニットの各送受信回路間で上記外部シリアルバ
スラインを介して上記通信データを送受信するマトリク
ススイッチャ装置であって、上記スイッチマトリクス
は、上記複数チャンネルの入力と上記複数チャンネルの
出力のそれぞれに対して信号の有無を判別する有無判別
手段を有し、上記スイッチマトリクスの制御回路は、上
記複数チャンネルの入力と上記複数チャンネルの出力の
何れを接続するかを示す接続制御データと、上記有無判
別手段の判別信号とを比較して、上記スイッチマトリク
スの各スイッチの切換状態を判断する比較手段を有し、
上記各ユニットの送受信回路は、上記通信データの送受
信において、データリンクの制御を行う1次局、或い
は、上記1次局からの指示によってデータリンクの制御
内容を実行する2次局となり得、上記1次局は全てのユ
ニットのうち1つのみ設けられるものである。
A matrix switcher device of the present invention has been proposed to achieve the above-described object, and includes a switch matrix for arbitrarily switching and connecting inputs of a plurality of channels and outputs of a plurality of channels, and each switch of the switch matrix. A plurality of matrix switcher units each having a control circuit for on / off control and a transmission / reception circuit for transmitting / receiving communication data including data related to the control operation of the control circuit via an external serial bus line are provided. Provided at least one remote control unit comprising a control circuit and a transmission / reception circuit for remotely controlling these matrix switcher units,
A matrix switcher device for transmitting and receiving the communication data between the transmitting and receiving circuits of each of the units via the external serial bus line, wherein the switch matrix is configured to receive a plurality of input channels and a plurality of output channels. The switch matrix control circuit includes connection control data indicating which of the plurality of channel inputs and the plurality of channel outputs is to be connected, and the presence / absence determination means. Comparing means for determining the switching state of each switch of the switch matrix,
The transmission / reception circuit of each unit may be a primary station that controls a data link in the transmission and reception of the communication data, or a secondary station that executes a control content of the data link according to an instruction from the primary station. The primary station is provided with only one of all units.

〔作 用〕(Operation)

本発明によれば、各入出力チャンネル毎に信号の有無
を判別しているため、入力に対応する出力に信号がない
場合は切換動作不良として発見でき、また、全てのユニ
ットのうち1つがデータリンクの制御を行うことによ
り、外部シリアルバスラインの利用効率を高めることが
できる。
According to the present invention, the presence / absence of a signal is determined for each input / output channel. Therefore, if there is no signal at the output corresponding to the input, it can be detected as a switching operation failure. By controlling the link, the utilization efficiency of the external serial bus line can be increased.

〔実施例〕〔Example〕

以下、本発明のマトリクススイチャ装置の一実施例を
図面を参照しながら説明する。
Hereinafter, an embodiment of the matrix switcher device of the present invention will be described with reference to the drawings.

第1図は本発明実施例のマトリクススイッチャ装置の
要部の概略構成を示すブロック回路図である。
FIG. 1 is a block circuit diagram showing a schematic configuration of a main part of a matrix switcher device according to an embodiment of the present invention.

この第1図において、mチャンネルの入力端子ti1〜t
imからの入力をnチャンネルの出力端子TO1〜TOnに任意
に振り分けるマトリクススイッチャユニットは、m×n
個のクロスポイント毎にそれぞれ設けられたスイッチX
11〜Xnmから成るスイッチマトリクスSXと、このスイッ
チマトリクスSXの各スイッチX11〜Xnmをオン/オフ制御
する制御回路CNTと、該制御回路CNTの制御動作に関連し
たデータやスイッチマトリクスSXの状態を含む各種デー
タをパケット化して通信データとし外部シリアルバスラ
インSBを介して送受信するための送受信回路TRとを少な
くとも有して成っている。更に、このマトリクススイッ
チャユニットは、m個の拡張用出力端子EO1〜EOmと、n
個の拡張用入力端子ei1〜einとが設けられている。
In FIG. 1, m-channel input terminals ti 1 to t 1
matrix switcher unit for distributing any input from i m to the output terminal TO 1 ~TO n of n channels, m × n
Switch X provided for each cross point
11 and the switch matrix SX composed of to X nm, and a control circuit CNT for on / off control of the switches X 11 to X nm of the switch matrix SX, data and switch matrix SX associated with controlling operation of the control circuit CNT It comprises at least a transmission / reception circuit TR for packetizing various data including the state and transmitting / receiving the data via the external serial bus line SB as communication data. Further, the matrix switcher unit includes m extension output terminals EO 1 to EO m and n
Number of the extension input terminals ei 1 ~ei n are provided.

ここで、上記スイッチマトリクスSXは、上記入力端子
ti1〜timへの入力と上記出力端子TO1〜TOnからの出力の
それぞれに対して信号の有無を判別する有無判別手段と
しての各有無検出回路101〜10m,201〜20nを有し、上記
スイッチマトリクスSXの制御回路CNTは、上記各有無検
出回路101〜10m,201〜20nの出力に基づいて、このスイ
ッチマトリクスSXの各スイッチX11〜Xnmの切換状態を判
断するようにしている。
Here, the switch matrix SX is connected to the input terminal
ti 1 ~ti the presence detecting circuit 10 1 to 10 m as the presence or absence discrimination means for discriminating the presence or absence of the signal on the input and each output from the output terminal TO 1 ~TO n to m, 20 1 to 20 has n, the control circuit CNT of the switch matrix SX based on the output of the respective presence detecting circuit 10 1 ~10 m, 20 1 ~20 n, of each switch X 11 to X nm of the switch matrix SX The switching state is determined.

すなわち、この第1図において、上記制御回路CNT
は、外部シリアルバスラインSBを介して送受信回路TRで
送受信される上記スイッチマトリクスSXの制御データに
基づいて、このスイッチマトリクスSXの各スイッチX11
〜Xnmをオン/オフ制御するものである。この制御回路C
NTに送られてくる上記制御データ等は、メモリ30に一旦
記憶されるようになっている。また、当該メモリ30に
は、このスイッチマトリクスSXにおける各スイッチX11
〜Xnmの切換状態を示すデータも記憶され、この切換状
態を示すデータはその後上記送受信回路TRを介して外部
シリアルバスラインSBに送られる。
That is, in FIG. 1, the control circuit CNT
An external serial bus line through the SB on the basis of the control data of the switch matrix SX are transmitted and received by the transmission and reception circuit TR, the switches X 11 of the switch matrix SX
~ X nm on / off control. This control circuit C
The control data and the like sent to the NT are temporarily stored in the memory 30. The memory 30 stores each switch X 11 in the switch matrix SX.
Data indicating the switching state of .about.X nm is also stored, and the data indicating the switching state is thereafter sent to the external serial bus line SB via the transmission / reception circuit TR.

ところで、上記スイッチマトリクスSXの各スイッチX
11〜Xnmが、上記制御データに基づいて切換制御される
時、いずれかのスイッチで切換異常が発生することがあ
る。すなわち、この切換異常とは、いずれかのスイッチ
で切換異常が発生しているにもかかわらず、各スイッチ
X11〜Xnmの切換状態を示すデータが上記制御データに対
応する正しいデータとして得られている状態である。こ
のような切換異常が発生すると、入力に対応する出力が
得られないことになる。
By the way, each switch X of the above switch matrix SX
When 11 to X nm are switched based on the control data, a switching abnormality may occur in any of the switches. That is, this switching abnormality means that each switch has failed
Data indicating the switching state of the X 11 to X nm is in a state which has been obtained as the correct data corresponding to the control data. When such a switching abnormality occurs, an output corresponding to the input cannot be obtained.

このようなことから、本実施例では、上記各有無検出
回路101〜10m,201〜20nで各々の対応する入力と出力の
信号の有無を検出し、入出力で互いに信号が存在すべき
であるにもかかわらず何れか一方にしか信号が存在しな
い場合を検出するようにしている。すなわち、各有無検
出回路101〜10m,201〜20nでは、それぞれ入力と出力と
に信号が存在するか否かの有無を検出し、各々が検出信
号を出力する。この検出信号としては、例えば信号が有
る時は1で信号が無い時は0のような信号、或いは、そ
の他の信号であってもよく、有無に応じた識別が可能な
信号となっている。
For this reason, in this embodiment, to detect the presence or absence of each corresponding input and output signals in the above presence detection circuits 10 1 ~10 m, 20 1 ~20 n, presence signal each other in output In this case, a case where a signal is present in only one of them is detected. That is, in the presence or absence detecting circuit 10 1 ~10 m, 20 1 ~20 n, detects whether the presence signals respectively input output and are present, each of which outputs a detection signal. The detection signal may be, for example, a signal such as 1 when there is a signal and 0 when there is no signal, or another signal, and is a signal that can be identified according to the presence or absence.

これら検出信号は、上記制御回路CNTの比較回路31に
送られる。当該比較回路31には、上記メモリ30内に記憶
されている上記制御データも伝送されるようになってい
る。したがって、この比較回路31では、上記制御データ
(すなわち本来の正しい切換状態を示すデータ)と、上
記各有無検出回路101〜10m,201〜20nからの検出信号と
の比較が行われる。この比較回路31において、上記制御
データとそれぞれ対応する上記入出力の検出信号とが異
なっていれば、切換異常であることを示す信号と、いず
れのスイッチが切換異常を起こしているかを示す信号と
を出力する。また、同様にして、制御データと対応する
入出力の検出信号とが等しければ切換は正常に行われて
いる旨の信号を出力する。すなわち、換言すれば、この
比較回路31は、上記制御データで指定された入出力から
の上記検出信号が、両方とも共に「有」又は「無」の場
合は切換動作正常の信号を出力し、片方が「有」で他方
が「無」の場合な切換動作異常の信号を出力する。これ
らの信号は、一旦上記メモリ30に記憶された後上記送受
信回路TRを介して外部シリアルバスラインSBに送られ
る。
These detection signals are sent to the comparison circuit 31 of the control circuit CNT. The control data stored in the memory 30 is also transmitted to the comparison circuit 31. Therefore, in the comparison circuit 31, the comparison between the control data (i.e. data indicating an original correct switching state), and the detection signals from the absence detecting circuits 10 1 ~10 m, 20 1 ~20 n are performed . In the comparison circuit 31, if the control data and the corresponding input / output detection signals are different, a signal indicating a switching abnormality and a signal indicating which switch has a switching abnormality Is output. Similarly, if the control data and the corresponding input / output detection signal are equal, a signal indicating that the switching is normally performed is output. In other words, in other words, the comparison circuit 31 outputs a signal indicating that the switching operation is normal when the detection signals from the input / output specified by the control data are both “present” or “absent”. A switching operation abnormality signal is output when one is “present” and the other is “absent”. These signals are temporarily stored in the memory 30 and then sent to the external serial bus line SB via the transmission / reception circuit TR.

また、このマトリクススイッチャ装置には、上記比較
回路31で切換異常を発見した場合に、例えば、光或いは
音等で切換異常をオペレータに知らせるための警報装置
40と接続することもできる。この場合、早期に切換異常
を知ることができる。この警報装置40において、上記光
で切換異常を知らせる例としては、例えば赤色LED(発
光ダイオード)を点灯させて切換異常とし、例えば緑色
LEDが点灯している時は正常であるとするようなことが
考えられる。
Further, this matrix switcher device has an alarm device for notifying the operator of the switching abnormality by light or sound when the switching circuit is found by the comparison circuit 31, for example.
You can also connect with 40. In this case, the switching abnormality can be known at an early stage. In the alarm device 40, as an example of notifying the switching abnormality by the light, for example, a red LED (light emitting diode) is turned on to determine that the switching is abnormal.
It is conceivable that when the LED is lit, it is normal.

このように、本実施例のマトリクススイッチャ装置
は、マトリクススイッチャユニットの複数チャンネルの
各入出力での信号の有無を有無検出回路101〜10m,201
20nで検出し、この検出信号に基づいて比較回路31で判
別して入出力切換状態を判断するようにしたことによ
り、自己診断が可能となり、入出力切換状態の異常箇所
(故障箇所)を簡単に発見することが可能となってい
る。したがって、例えば、複数台のマトリクススイッチ
ャユニットMUSにより構成されたものであっても、切換
動作不良のユニット及びスイッチを早期に限定して発見
することが可能となり、早期に不良修理(例えば基板交
換等)が行えるようになる。また、上述の実施例では、
各スイッチでの切換状態を示すデータを制御回路CNTに
送るようになっているが、例えば、この切換状態を示す
データが得られない場合であっても、或いは、該データ
を用いない(送らない)構成であっても、本実施例装置
によれば、上述のような切換不良判断が可能である。
As described above, the matrix switcher device according to the present embodiment detects the presence or absence of a signal at each input / output of a plurality of channels of the matrix switcher unit by the presence / absence detection circuits 10 1 to 10 m and 20 1 to
20n , and the comparison circuit 31 determines the input / output switching state based on the detection signal, thereby enabling a self-diagnosis. It is possible to find it easily. Therefore, for example, even in the case of a plurality of matrix switcher units MUS, it is possible to detect a unit and a switch with a switching operation failure in a limited early stage, and to repair the failure early (for example, when replacing a board or the like). ) Can be performed. In the above-described embodiment,
Data indicating the switching state of each switch is sent to the control circuit CNT. For example, even if data indicating the switching state cannot be obtained, or the data is not used (not sent). According to the device of the present embodiment, the above-described switching failure determination can be made even with the configuration of the present embodiment.

上述した第1図のマトリクススイッチャ装置(マトリ
クススイッチャユニット)は、以下の述べる第2図のよ
うに、複数台を接続して、より大規模なマトリクススイ
ッチャ装置とすることができる。更に、これらマトリク
ススイッチャ装置を、外部シリアルバスラインSBを介し
て接続することもできる。
The matrix switcher device (matrix switcher unit) shown in FIG. 1 described above can be connected to a plurality of devices to form a larger-scale matrix switcher device as shown in FIG. Further, these matrix switcher devices can be connected via an external serial bus line SB.

この第2図において、mチャンネルの入力端子TI1〜T
Imからの入力をnチャンネルの出力端子TO1〜TOn(m、
nはいずれも2以上の整数、第2図の例ではm、n共に
2チャンネル)に任意に振り分けるマトリクススイッチ
ャユニットMSUは、m×n個の各クロスポイント毎にそ
れぞれ設けられたスイッチX11〜Xnm(第2図の例では4
個でX11〜X22)から成るスイッチマトリクスSXと、この
スイッチマトリクスSXの各スイッチX11〜Xnmをオン/オ
フ制御するための制御回路CNTと、この制御回路CNTの制
御動作に関連するデータやスイッチマトリクスSXの状態
を含む各種情報データをパケット化して通信データとし
外部シリアルバスラインSBを介して送受信するための送
受信回路TRとを少なくとも有して成っている。さらにマ
トリクススイッチャユニットMSUは、各入力端子TI1〜TI
mとスイッチマトリクスSXの入力側のm個のスイッチX11
〜X1mとの間にそれぞれ設けられたm個のバッファBT1
BTm(第2図では2個のバッファBT1、BT2)と、これら
m個のバッファBT1〜BTmの出力端子にそれぞれ接続され
た拡張用出力端子EO1〜EOm(第2図では2個の端子E
O1、EO2)と、n個の拡張用入力端子EI1〜EIn(第2図
の2個の端子EI1、EI2)と、これらn個の拡張用入力端
子EI1〜EInにそれぞれ接続されたバッファBE1〜BEn(第
2図ではBE1、BE2)と、これらのバッファBE1〜BEnと各
出力端子TO1〜TOnとのクロスポイント毎にそれぞれ設け
られたスイッチX10〜Xn0(第2図ではX10、X20)とが設
けられている。すなわち、前述の第1図の入力端子ti1
〜timには、上記バッファバッファBT1〜BTmを介した入
力信号が供給されるようになっており、また、前記第1
図の拡張用入力端子ei1〜einは、上記バッファBE1〜BEn
を介して拡張用入力端子EI1〜EInが接続されている。
In FIG. 2, the input terminals TI 1 to T
Output terminals of the n-channel input from I m TO 1 ~TO n (m ,
n Any integer of 2 or more, m in the example of FIG. 2, n matrix switcher unit MSU to distribute any are both 2 channel), m × n pieces switch X 11 respectively provided for each cross point of ~ X nm (4 in the example of FIG. 2)
A switch matrix SX composed of X 11 to X 22) in number, and a control circuit CNT for on / off control of the switches X 11 to X nm of the switch matrix SX, associated with the control operation of the control circuit CNT It includes at least a transmitting / receiving circuit TR for packetizing various information data including the state of the data and the state of the switch matrix SX into communication data and transmitting / receiving the communication data via the external serial bus line SB. Further, the matrix switcher unit MSU has input terminals TI 1 to TI 1
m and m switches X 11 on the input side of switch matrix SX
M buffers BT 1 to BT 1 to X 1m , respectively.
And BT m (2 pieces of buffers BT 1 in FIG. 2, BT 2), respectively connected to output terminals EO 1 ~EO m (Figure 2 extended to the output terminal of the m buffers BT 1 to BT m Then two terminals E
O 1 , EO 2 ), n extension input terminals EI 1 to EI n (two terminals EI 1 , EI 2 in FIG. 2 ), and these n extension input terminals EI 1 to EI n respectively connected to buffers bE 1 ~BE n (bE 1 in FIG. 2, bE 2), respectively provided for each cross point between these buffers bE 1 ~BE n and the output terminals tO 1 ~TO n to switch X 10 to X n0 and (in FIG. 2 X 10, X 20) is provided with. That is, the input terminal ti 1 of FIG.
The ~Ti m, the input signal through the buffer buffers BT 1 to BT m has to be supplied, also, the first
Extended input terminal ei 1 ~ei n figure, the buffer BE 1 ~BE n
It is connected to extension input terminals EI 1 ~EI n through.

このような構成を有するマトリクススイッチャユニッ
トの複数台(第2図では4台のマトリクススイッチャユ
ニットMSU1〜MSU4)を用い、一のユニットの拡張用入力
端子に他のユニットの出力端子を、また一のユニットの
拡張用出力端子にさらに他のユニットの入力端子を接続
することにより、入力チャンネル数及び/又は出力チャ
ンネル数を増加させてシステム規模を拡大させることが
できる。
Using a plurality of matrix switcher units having such a configuration (second in the figure four matrix switcher units MSU 1 ~MSU 4), an output terminal of another unit in the extension input terminals of one unit, also By connecting the input terminal of another unit to the output terminal for expansion of one unit, the number of input channels and / or the number of output channels can be increased, and the system scale can be expanded.

第2図の例では、マトリクススイッチャユニットMSU1
の拡張用入力端子EI1、EI2にマトリクススイッチャユニ
ットMSU2の出力端子TO1、TO2を、マトリクススイッチャ
ユニットMSU1の拡張用出力端子EO1、EO2にマトリクスス
イッチャユニットMSU4の入力端子TI1、TI2を、マトリク
ススイッチャユニットMSU2の拡張用出力端子EO1、EO2
マトリクススイッチャユニットMSU3の入力端子TI1〜TI2
を、またマトリクススイッチャユニットMSU4の拡張用入
力端子EI1、EI2にマトリクススイッチャユニットMSU3
出力端子TO1、TO2をそれぞれ接続することにより、全体
として4チャンネル入力×4チャンネル出力のマトリク
ススイッチャ装置としている。さらに4チャンネル入力
のうちの2チャンネル入力IN1、IN2をマトリクススイッ
チャユニットMSU1の入力端子TI1、TI2に、残りの2チャ
ンネル入力IN3、IN4をマトリクススイッチャユニットMS
U2の入力端子TI1、TI2にそれぞれ供給し、4チャンネル
出力のうちの2チャンネル出力OUT1、OUT2をマトリクス
スイッチャユニットMSU1の出力端子TO1、TO2から、残り
の2チャンネル出力OUT3、OUT4をマトリクススイッチャ
ユニットMSU4の各入力端子TO1、TO2からそれぞれ取り出
すようにしている。
In the example of FIG. 2, the matrix switcher unit MSU 1
Input terminals EI 1 and EI 2 of the matrix switcher unit MSU 2 to the output terminals TO 1 and TO 2 of the matrix switcher unit MSU 1 and the expansion output terminals EO 1 and EO 2 of the matrix switcher unit MSU 4 to the input terminals TI 1, TI 2 of the matrix switcher unit input terminal of the MSU expansion output terminals EO 1 to 2, EO 2 to the matrix switcher unit MSU 3 TI 1 ~TI 2
And also by connecting extension input terminals EI 1 of the matrix switcher unit MSU 4, EI 2 in the matrix switcher unit MSU 3 output terminals TO 1, TO 2, respectively, as a whole 4-channel input × 4 channel output matrix It is a switcher device. Further, of the four channel inputs, two channel inputs IN 1 and IN 2 are connected to the input terminals TI 1 and TI 2 of the matrix switcher unit MSU 1 , and the remaining two channel inputs IN 3 and IN 4 are connected to the matrix switcher unit MS.
Supply them to the input terminals TI 1 and TI 2 of U 2 respectively, and output two channels OUT 1 and OUT 2 of the four channel outputs from the output terminals TO 1 and TO 2 of the matrix switcher unit MSU 1 to output the remaining two channels. OUT 3 and OUT 4 are taken out from the respective input terminals TO 1 and TO 2 of the matrix switcher unit MSU 4 .

これらの複数台のマトリクススイッチャユニットMSU
を遠隔操作するために少なくとも1台の遠隔操作ユニッ
ト(いわゆるリモコンユニット)RCU設けられており、
第2図の例では2台のリモコンユニットRCU1、RCU2が示
されている。この遠隔操作ユニットRCUは制御回路CTRL
及び送受信回路TRを有して成っている。送受信回路TR
は、上記シリアルバスラインSBを介して上記通信データ
を送受信するためのものであり、制御回路CTRLは、送受
信回路TRを介して入出力される各種データに関連して遠
隔操作ユニットRCUの表面パネル等に設けられた操作ボ
タン等からの操作入力や表示部へのデータ表示出力等の
制御を行うものである。
These multiple matrix switcher units MSU
At least one remote control unit (so-called remote control unit) RCU is provided to remotely control the
In the example of FIG. 2, two remote control units RCU 1 and RCU 2 are shown. This remote control unit RCU has a control circuit CTRL
And a transmission / reception circuit TR. Transceiver circuit TR
Is for transmitting and receiving the communication data via the serial bus line SB, and the control circuit CTRL is provided on the front panel of the remote operation unit RCU in connection with various data input / output via the transmission / reception circuit TR. It controls the operation input from the operation buttons and the like provided on the display unit and the like, and the data display output to the display unit.

次に、上記シリアルバスラインSBを介してのデータ伝
送フォーマットあるいは通信プロトコルについて説明す
る。
Next, a data transmission format or a communication protocol via the serial bus line SB will be described.

ネットワークの種類はLAN(ローカルエリアネットワ
ーク)に属するもので、例えば伝達距離500m、通信速度
(データレート)307Kbpsのような最下位の性能でも有
効な動作が可能としている。構造はバス状で、同軸線に
より伝送路を形成し、上記マトリクススイッチャユニッ
トや遠隔操作ユニットの各送受信回路が端末として接続
されて、時分割により伝送路が利用されるようになって
いる。
The type of network belongs to a LAN (local area network), and effective operation is possible even with the lowest performance such as a transmission distance of 500 m and a communication speed (data rate) of 307 Kbps. The transmission line is formed by a coaxial line in a bus shape, and the transmission / reception circuits of the matrix switcher unit and the remote operation unit are connected as terminals, and the transmission line is used by time division.

変調方式はいわゆるバイフェーズスペース変調であ
り、第3図に示すようにデータの各ビットの境界で必ず
反転(あるいは遷移)が生じており、さらにデータ値
“0"のビットでは中央でも反転が生じている。電気信号
は2V±0.5V(75Ω終端)であり、コネクタには75Ω T
型BNCが使用され、入力インピーダンスは57kΩ/27kΩと
している。
The modulation method is a so-called bi-phase space modulation, in which inversion (or transition) always occurs at the boundary of each bit of data as shown in FIG. 3, and further inversion occurs at the center of the bit of data value "0". ing. The electric signal is 2V ± 0.5V (75Ω termination) and the connector is 75Ω T
Type BNC is used and the input impedance is 57kΩ / 27kΩ.

上記第2図に示したようなマトリクススイッチャユニ
ットMSUや遠隔操作ユニットRCU、特に各ユニットの送受
信回路TRは、データ通信の観点で1次局,2次局に分類さ
れる。1次局は、データリンクの制御を行うと共にリン
クレベルでの誤りの制御及び回復等に対して全責任を持
つような局であり、2次局は、上記1次局からの指示に
よってデータリンクの制御内容を実行するような局であ
る。この1次局は上記バスラインSBに接続された全ての
ユニットの内に1台のみ設けられ、残りは全て2次局と
なっている。1次局は、前ユニット(の送受信回路TR)
を順次指定してデータの送信を求め、送信すべきデータ
を有するユニットから送出された通信データを記憶し
て、記憶されたデータをまとめて送出し、各ユニット
(の送受信回路TR)は上記1次局から送られた通信デー
タの内の自分のユニットに該当するデータのみを取り込
む。これによってバスラインSB上での全てのデータ通信
が1次局により制御されることになり、バスラインSBの
利用効率を高めることが容易に実現できる。なお1次局
は、リモコンユニットからの切換要求等の情報データを
含む通信データをまとめる役を受け持つものであり、全
ユニットを直接制御するものではない。
The matrix switcher unit MSU and the remote control unit RCU as shown in FIG. 2 described above, particularly the transmission / reception circuit TR of each unit, are classified into primary stations and secondary stations from the viewpoint of data communication. The primary station is a station that controls the data link and has full responsibility for error control and recovery at the link level, and the secondary station performs data link control according to an instruction from the primary station. Is a station that executes the control contents of Only one primary station is provided among all the units connected to the bus line SB, and the rest are all secondary stations. Primary station is the previous unit (transmitter / receiver circuit TR)
Are sequentially designated to request data transmission, the communication data transmitted from the unit having the data to be transmitted is stored, and the stored data is transmitted collectively. It takes in only the data corresponding to its own unit from the communication data sent from the next station. As a result, all data communication on the bus line SB is controlled by the primary station, and it is possible to easily increase the utilization efficiency of the bus line SB. The primary station is responsible for collecting communication data including information data such as a switching request from the remote control unit, and does not directly control all units.

ここで本発明実施例において、上記マトリクススイッ
チャユニットMSUや遠隔操作ユニットRCUには、1次局,2
次局切換用の切換スイッチが設けられており、この切換
スイッチを1次局側に切り換えると、当該ユニットMSU
又はRCU(実際には当該ユニットの送受信回路TR)は上
記1次局となり、2次局側に切り換えると、上記2次局
となる。なお、共通のバスラインSBに接続された全ユニ
ットに対して、1台のみを1次局に、残り全てを2次局
に切換設定する。
Here, in the embodiment of the present invention, the matrix switcher unit MSU and the remote operation unit RCU have the primary station, 2
A changeover switch for changing the next station is provided. When this changeover switch is switched to the primary station, the unit MSU
Alternatively, the RCU (actually, the transmission / reception circuit TR of the unit) becomes the primary station, and if it is switched to the secondary station, it becomes the secondary station. In addition, for all the units connected to the common bus line SB, only one unit is switched to the primary station, and all the rest are switched to the secondary station.

第4図は上記シリアルバスライン上を伝送される信号
の具体例として、上記1次局ユニットから全ユニットを
順次指定して問い合わせを行いデータの送信をうながす
ようないわゆるポーリングが行われ、指定されたユニッ
トに送信したいデータがあった場合の信号を示してい
る。
FIG. 4 shows, as a specific example of a signal transmitted on the serial bus line, a so-called polling operation in which all the units are sequentially designated from the primary station unit to make an inquiry and prompt data transmission, and the designated data is designated. This shows a signal when there is data to be transmitted to the unit which has been set.

ここで、上記マトリクススイッチャユニットや遠隔操
作ユニット(リモコンユニット)等の全てのユニットに
は一連のアドレス(局アドレス,ステーションアドレ
ス)が付されている。このアドレスの具体例としては、
上記1次局は1番地に固定し、2番地以降を2次局に割
り振っていって、1つのデータリンク内に同一番地の局
が存在しないようにする。通信データに付された相手先
アドレスに対応するアドレスの局のみが当該通信データ
を取り込む。特殊なアドレスとして、0番地をノースス
テーションアドレスとし、裁断番地(例えば8ビットア
ドレスの場合255番地)をグローバルアドレスとする。
ノースステーションアドレスはどの局も応答しないもの
であり、バスラインの回線テスト時等に用いられ、グロ
ーバルアドレスはバスラインに接続された全ての局が受
信できるようにするためのものである。
Here, a series of addresses (station addresses, station addresses) are assigned to all units such as the matrix switcher unit and the remote operation unit (remote control unit). As a specific example of this address,
The primary station is fixed at the first address, and the second and subsequent addresses are allocated to the secondary stations so that there is no station having the same address in one data link. Only the station having the address corresponding to the destination address added to the communication data captures the communication data. As a special address, address 0 is a north station address, and a cutting address (for example, address 255 in the case of an 8-bit address) is a global address.
The north station address does not respond to any station, is used at the time of a line test of the bus line, and the like, and the global address is used so that all stations connected to the bus line can receive the signal.

第4図には上記1次局の制御による一連のポーリング
動作時の通信データパケットDPPとこのポーリングに応
答して2次局から送出された通信データパケットDPSと
が示されている。ここでパケットとはデータ送信の単位
ブロックのことである。またポーリング動作とは、上記
バスラインに接続された一のユニットの局アドレスを指
定して当該ユニットにデータの送信をうながすと共に当
該ユニットにバスラインを利用する権利を与えるもので
あり、一定の待ち時間Twt内に応答が無ければ上記局ア
ドレスを更新して次の局のポーリングに移行することに
より、バスラインに接続されている全ユニットを順次指
定してゆく。この場合、自分自身(1次局)に対するポ
ーリングはユニット内部で実行され、バスライン上に1
次局ポーリング用の通信データパケットDPPが乗ること
はない。第4図中の通信データパケットDPP(k)はk
番地の局を指定してポーリングを行うときのパケット
(ブロック)を示しており、このk番地のユニット(2
次局)に送信すべきデータがあり、上記待ち時間Twt
内に当該ユニットから通信データパケットDPSがバスラ
インに送出されている。
FIG. 4 shows a communication data packet DPP during a series of polling operations under the control of the primary station and a communication data packet DPS transmitted from the secondary station in response to the polling. Here, a packet is a unit block for data transmission. The polling operation is to designate a station address of one unit connected to the bus line to prompt the unit to transmit data, and to give the right to use the bus line to the unit. If there is no response within the time T wt , the station address is updated and the process shifts to polling of the next station, thereby sequentially specifying all units connected to the bus line. In this case, polling for itself (primary station) is performed inside the unit, and 1
No communication data packet DPP for polling the next station is carried. The communication data packet DPP (k) in FIG.
The figure shows a packet (block) when polling is performed by designating a station at an address.
There is data to be transmitted to the next station, and the communication data packet DPS is transmitted from the unit to the bus line within the waiting time T wt .

〔発明の効果〕〔The invention's effect〕

本発明のマトリクススイッチャ装置においては、マト
リクススイッチャユニットの複数チャンネルの各入出力
での信号の有無を判別して、入出力切換状態を判断する
ようにし、また、全てのユニットのうち1つがデータリ
ンクの制御を行うことにより、各スイッチの切換状態を
簡単に判断することができ、入出力切換状態の異常箇所
を簡単に発見することが可能であり、また、外部シリア
ルバスラインの利用効率を高めることも可能となる。す
なわち、本発明によれば、例えば複数台のマトリクスス
イッチャユニットにより構成されたものであっても、切
換動作不良のユニット及びスイッチを早期に発見できる
だけでなく、外部シリアルバスラインの利用の効率化を
図ることも可能となる。
In the matrix switcher device of the present invention, the presence or absence of a signal at each input / output of a plurality of channels of the matrix switcher unit is determined to determine the input / output switching state, and one of all units is connected to the data link. Control, the switching state of each switch can be easily determined, an abnormal portion of the input / output switching state can be easily found, and the efficiency of use of the external serial bus line can be improved. It is also possible. That is, according to the present invention, for example, even if a plurality of matrix switcher units are used, not only a unit and a switch having a switching operation failure can be found at an early stage, but also the efficiency of use of an external serial bus line can be improved. It is also possible to plan.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明実施例のマトリクススイッチャ装置の概
略構成を示すブロック図、第2図は本実施例のマトリク
ススイッチャ装置の詳細を示すブロック回路図、第3図
はバイフェーズスペース変調方式を説明するための図、
第4図は本実施例装置での信号伝送の様子を説明する
図、第5図は従来の拡張されたマトリクススイッチャ装
置の概略構成を示すブロック図である。 101〜10m,201〜20m……有無検出回路 30……メモリ 31……比較回路 40……警報装置 SX……スイッチマトリクス CNT……制御回路 TR……送受信回路
FIG. 1 is a block diagram showing a schematic configuration of a matrix switcher device according to an embodiment of the present invention, FIG. 2 is a block circuit diagram showing details of the matrix switcher device according to the present embodiment, and FIG. Figure to do
FIG. 4 is a diagram for explaining signal transmission in the apparatus of this embodiment, and FIG. 5 is a block diagram showing a schematic configuration of a conventional extended matrix switcher device. 10 1 to 10 m , 20 1 to 20 m …… Presence detection circuit 30… Memory 31… Comparison circuit 40… Alarm device SX… Switch matrix CNT… Control circuit TR… Transceiving circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−183698(JP,A) 特開 昭63−40438(JP,A) 特開 昭63−151155(JP,A) 特開 昭62−178030(JP,A) 実開 平1−59332(JP,U) (58)調査した分野(Int.Cl.6,DB名) H04N 5/262 - 5/28 H04Q 1/20 - 1/26 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-62-183698 (JP, A) JP-A-63-40438 (JP, A) JP-A-63-151155 (JP, A) 178030 (JP, A) Japanese Utility Model 1-59332 (JP, U) (58) Fields surveyed (Int. Cl. 6 , DB name) H04N 5/262-5/28 H04Q 1/20-1/26

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数チャンネルの入力と複数チャンネルの
出力とを任意に切換接続するスイッチマトリクスと、こ
のスイッチマトリクスの各スイッチをオン/オフ制御す
るための制御回路と、この制御回路の制御動作に関連し
たデータを含む通信データを外部シリアルバスラインを
介して送受信するための送受信回路とを有して成るマト
リクススイッチャユニットが複数台設けられ、これらの
マトリクススイッチャユニットを遠隔操作するための制
御回路及び送受信回路を有して成る遠隔操作ユニットを
少なくとも1台設け、上記各ユニットの各送受信回路間
で上記外部シリアルバスラインを介して上記通信データ
を送受信するマトリクススイッチャ装置であって、 上記スイッチマトリクスは、上記複数チャンネルの入力
と上記複数チャンネルの出力のそれぞれに対して信号の
有無を判別する有無判別手段を有し、 上記スイッチマトリクスの制御回路は、上記複数チャン
ネルの入力と上記複数チャンネルの出力の何れを接続す
るかを示す接続制御データと、上記有無判別手段の判別
信号とを比較して、上記スイッチマトリクスの各スイッ
チの切換状態を判断する比較手段を有し、 上記各ユニットの送受信回路は、上記通信データの送受
信において、データリンクの制御を行う1次局、或い
は、上記1次局からの指示によってデータリンクの制御
内容を実行する2次局となり得、上記1次局は全てのユ
ニットのうち1つのみ設けられる ことを特徴とするマトリクススイッチャ装置。
1. A switch matrix for arbitrarily switching and connecting inputs of a plurality of channels and outputs of a plurality of channels, a control circuit for on / off control of each switch of the switch matrix, and a control operation of the control circuit. A plurality of matrix switcher units each having a transmission / reception circuit for transmitting / receiving communication data including related data via an external serial bus line are provided, a control circuit for remotely operating these matrix switcher units, and A matrix switcher device for providing at least one remote operation unit having a transmission / reception circuit and transmitting / receiving the communication data between the transmission / reception circuits of each unit via the external serial bus line, wherein the switch matrix is , The above multi-channel input and the above multi-channel And a presence / absence determining means for determining presence / absence of a signal for each of the outputs of the switch matrix. The control circuit of the switch matrix includes connection control data indicating which of the input of the plurality of channels and the output of the plurality of channels is to be connected. And comparing means for determining the switching state of each switch of the switch matrix by comparing the determination signal of the presence / absence determining means. The transmission / reception circuit of each unit includes a data link for transmitting / receiving the communication data. , Or a secondary station that executes data link control in accordance with an instruction from the primary station, wherein the primary station is provided in only one of all units. Matrix switcher device.
JP33557490A 1990-11-30 1990-11-30 Matrix switcher device Expired - Lifetime JP2961885B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33557490A JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device
US07/798,698 US5276445A (en) 1990-11-30 1991-11-26 Polling control system for switching units in a plural stage switching matrix
EP91310918A EP0488673B1 (en) 1990-11-30 1991-11-27 Matrix switcher apparatus
DE69127607T DE69127607T2 (en) 1990-11-30 1991-11-27 Switch matrix device
KR1019910021765A KR100245968B1 (en) 1990-11-30 1991-11-29 Matrics switcher device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33557490A JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device

Publications (2)

Publication Number Publication Date
JPH04207585A JPH04207585A (en) 1992-07-29
JP2961885B2 true JP2961885B2 (en) 1999-10-12

Family

ID=18290107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33557490A Expired - Lifetime JP2961885B2 (en) 1990-11-30 1990-11-30 Matrix switcher device

Country Status (1)

Country Link
JP (1) JP2961885B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693861B (en) * 2020-06-24 2022-08-05 中电科思仪科技股份有限公司 Switch matrix channel fault diagnosis method and system

Also Published As

Publication number Publication date
JPH04207585A (en) 1992-07-29

Similar Documents

Publication Publication Date Title
KR100245968B1 (en) Matrics switcher device
JP3094654B2 (en) Matrix switcher device
US5351041A (en) Method of data communication in communication network on automobile
CN101527825A (en) Monitoring system
US5751764A (en) Switcher for flexibly interconnecting communication ports
JPH04326834A (en) On-vehicle data communication system
EP0482953B1 (en) Method of and system for data communication in communication network on automobile
JP2961885B2 (en) Matrix switcher device
US5436851A (en) System for data communication
JP2917514B2 (en) Matrix switcher device
JPH04234268A (en) Matrix switcher unit
JPS6133295B2 (en)
JPH04207584A (en) Matrix switcher
EP0482958B1 (en) System for data communication
JPH04207586A (en) Matrix switcher
JPH04207484A (en) Matrix switcher control system
EP0482952B1 (en) Method of data communication in communication network on automobile
JPH04234267A (en) Matrix switcher unit
JPH04326896A (en) On-vehicle data communication system
JPH04207365A (en) Matrix switcher
JPH077765A (en) Bus system
JPH04160940A (en) Data communication method in onboard communication network for vehicle
JPH1013444A (en) Configuration method for communication system
JPH06141098A (en) Communication equipment for air conditioner
JPH04326899A (en) On-vehicle data communication system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12