JPH04207544A - Loopback test system for atm exchange - Google Patents

Loopback test system for atm exchange

Info

Publication number
JPH04207544A
JPH04207544A JP2336400A JP33640090A JPH04207544A JP H04207544 A JPH04207544 A JP H04207544A JP 2336400 A JP2336400 A JP 2336400A JP 33640090 A JP33640090 A JP 33640090A JP H04207544 A JPH04207544 A JP H04207544A
Authority
JP
Japan
Prior art keywords
test
cell
section
line interface
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2336400A
Other languages
Japanese (ja)
Inventor
Naoki Aihara
直樹 相原
Hiroshi Miyake
博 三宅
Shuji Yoshimura
吉村 修治
Masashi Hoshino
星野 正志
Naoki Fukuda
直樹 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Kyushu Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Kyushu Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Kyushu Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP2336400A priority Critical patent/JPH04207544A/en
Publication of JPH04207544A publication Critical patent/JPH04207544A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To test and measure a switch function of an ATM exchange by allowing a test section to evaluate a function of a switch section based on a sent cell and a received cell. CONSTITUTION:When a control section 2 gives a command of production of a test cell having a specific virtual path/virtual channel (VPI/VCI) for a line interface section 3 to a test section 5, the test section 5 uses a test cell generating means 50 to generate the test cell having the specific VPI/VCI and inputs it to an ATM switch 1. A test cell is inputted to an interface section 3 via an outgoing highway by the switch operation of the switch 1. Upon the receipt of the cell having the specific VPI/VCI, a loopback means 30 of the interface section 3 extracts the cell and loops back it to an incoming highway. The looped back cell is subject to VPI/VCI conversion by a VCC 4 so as to be directed to the test section 5 and the result is inputted to the switch 1. Thus, the test cell outputted from the switch 1 is inputted to the test section 5 and evaluated by an evaluation means 51.

Description

【発明の詳細な説明】 [W要] ATM交換機の折り返し試験方式に関し。[Detailed description of the invention] [W required] Concerning the return test method for ATM switching equipment.

ATV交換機のスインチ機能、ポリス機能及び交換機に
おける伝送品質を試験測定することが可能なATM交換
機の折り返し試験方式を提供することを目的とし。
The purpose of this invention is to provide a loopback test method for ATM exchanges that can test and measure the switch function, police function, and transmission quality of ATV exchanges.

回線インタフェース部に下りハイウェイ上のセルの中か
ら指定されたVPI/VCI値を持つセルを上りハイウ
ェイに折り返す折り返し手段を設け、指定されたVPI
/VCI値を持つテストセルをテストセル発生手段から
発生して下りハイウェイへ向けて送出すると共に、前記
回線インタフェース部の折り返し手段により折り返され
たテストセルを受信する試験部を備え、試験部は送出し
たセルと受信したセルに基づいてスイッチ部の機能を評
価するよう構成する。
A loop-back means is provided in the line interface section to return a cell having a specified VPI/VCI value from among the cells on the down-bound highway to the up-bound highway.
/VCI value is generated from the test cell generation means and sent out toward the down highway, and the test section receives the test cell returned by the return means of the line interface section, and the test section is configured to transmit the test cell. The function of the switch unit is evaluated based on the received cell and the received cell.

[産業上の利用分野]1 本発明はATM交換機の折り返し試験方式に関する。[Industrial application field] 1 The present invention relates to a loopback test method for ATM switching equipment.

近年、  B−I SDN (Broadband  
I 5DN)に使用するATM (Asynchron
ous Transfer Mode)交換機の研究開
発が盛んに進められている。このATM交換機ではセル
形式の単位で極めて高速な交換が行われる。一方、AT
V交換機では2他の交換機と同様に交換機が正常に動作
しているかを試験、監視できることが望まれている。
In recent years, B-I SDN (Broadband
ATM (Asynchronous
Research and development of switching equipment (transfer mode) is actively underway. This ATM switch performs extremely high-speed switching in units of cell format. On the other hand, A.T.
It is desired that V exchanges, like other exchanges, be able to test and monitor whether the exchange is operating normally.

[従来の技術] 従来のATM交換機は、加入者回線が収容された回線イ
ンタフェースにおいて、加入者から送られたデータをセ
ル化する。セルには、所定長(48バイト)の情報に、
宛先に対応してVPI/VCI (ハーチャルパス・ハ
ーチャルチャネル)等の制御情報が設定されたヘンダ(
5ハイド)が付加される。このようなセルが回線インタ
フェースからATMスイッチで交換されて宛先に出力さ
れる。
[Prior Art] A conventional ATM switch converts data sent from a subscriber into cells at a line interface in which the subscriber line is accommodated. The cell contains information of a predetermined length (48 bytes),
Hander with control information such as VPI/VCI (Harchar path/Harchar channel) set corresponding to the destination (
5 Hyde) is added. Such cells are exchanged by an ATM switch from a line interface and output to a destination.

また、ATV交換機では交換機能を有効に利用するため
に予め加入者からの発呼要求を受付る時に、加入者が利
用する通信の使用帯域(セルの発生速度)等を申告させ
て、交換機において処理可能な場合に通信を許可する方
式を採用することが考えられている。これにより、セル
の廃棄や遅延を最小限とすることができる。この申告さ
れた値を監視するためポリス機構という名称の装置が用
いられ、申告された帯域を越えるセルを発生する場合は
、ATMスインチに過大な負荷がかかるのを防ぐためセ
ル廃棄等の処理を行う。
In addition, in order to make effective use of the switching function, ATV exchanges require subscribers to declare their communication bandwidth (cell generation rate) etc. when receiving call requests from subscribers in advance. Consideration is being given to adopting a method that allows communication when it can be processed. Thereby, cell discard and delay can be minimized. A device called a police mechanism is used to monitor this declared value, and if cells exceeding the declared band are generated, processes such as cell disposal are carried out to prevent an excessive load on the ATM switch. conduct.

従来の電子交換機では、物理的に回線を折り返し接続す
ることにより各種の試験が行われていた。
In conventional electronic exchanges, various tests were performed by physically connecting lines back and forth.

ところが、ATM交換機はセル単位で伝送と交換が行わ
れ、音声等の低速なセルと動画のような高速なセルを交
換するので従来の技術をそのまま用いることができない
However, ATM switching equipment performs transmission and switching on a cell-by-cell basis, exchanging low-speed cells for voice and other high-speed cells for video and other high-speed cells, so conventional technology cannot be used as is.

[発明が解決しようとする課題] ATM交換機では上記したように、セル単位で実行され
るATMスインチが正常に動作しなければならない。と
ころが3従来の技術では、ATMスインチが正常に動作
しているか確認したり、障害が発生した時にどの部分が
異常であるかを検出するための折り返し試験をオンライ
ンで実行することができないという問題があった。
[Problems to be Solved by the Invention] As described above, in an ATM switch, the ATM switch executed on a cell-by-cell basis must operate normally. However, with the conventional technology 3, there is a problem in that it is not possible to perform loopback tests online to check whether the ATM switch is operating normally or to detect which part is abnormal when a failure occurs. there were.

また、加入者が発呼時に申告した通信帯域等の伝送量を
監視するポリス機構が正常な監視機能を備えているかを
チエツクする方法がないという問題があった。
Another problem is that there is no way to check whether the police system, which monitors the amount of transmission such as the communication band declared by the subscriber when making a call, has a normal monitoring function.

本発明はATM交換機のスイッチ機能、ポリス機能及び
交換機における伝送品質を試験測定することが可能なA
TM交換機の折り返し試験方式を提供することを目的と
する。
The present invention provides an A
The purpose is to provide a loopback test method for TM exchanges.

1課題を解決するための手段し 第1図は本発明の基本構成口である。1 A means to solve a problem FIG. 1 shows the basic configuration of the present invention.

第1図にはA6〜C1の3つの基本構成が示され1図に
おいて1はATMスイッチ(ATM−3W)、2は制御
部、3,7はそれぞれ加入者線と接続された回線インタ
フェース部、30は折り返し手段、4,8はVPI/V
CIコンバータ(■CC)、5は試験部(TE)、50
はテストセル発生手段、51は評価手段、6はポリス機
構を表す。
FIG. 1 shows three basic configurations A6 to C1. In FIG. 1, 1 is an ATM switch (ATM-3W), 2 is a control section, 3 and 7 are line interface sections connected to subscriber lines, respectively. 30 is a folding means, 4 and 8 are VPI/V
CI converter (■CC), 5 is test section (TE), 50
51 represents a test cell generation means, 51 represents an evaluation means, and 6 represents a police mechanism.

本発明はATM交換機の回線インタフェース部に特定セ
ルを選択的に下りハイウェイから上りハイウェイへ折り
返す手段を設け、試験部から下りハイウェイに特定セル
を供給して回線インタフェース部で折り返されたテスト
セルを試験部で受は取ることにより試験を行い、さらに
ポリス機構における監視機能を試験部から送出したテス
トセルを用いて試験するものである。
The present invention provides means for selectively looping back specific cells from the downhill highway to the uphill highway in the line interface section of an ATM switch, supplies the specific cells from the testing section to the downhill highway, and tests the looped back test cells at the line interface section. The test is carried out by receiving the information at the department, and the monitoring function of the police system is also tested using the test cell sent from the testing department.

[作用] 第1回のA、に示す構成の場合、制御部2から試験部5
に成る回線インタフェース部3に向けた特定VPI/V
CIを持つテストセルを発生するよう指示すると共に1
回線インタフェース部3に対し前記特定VPI/VCI
を持つセルを折り返す指示を与える。試験部5はこれO
こ応して特定VPI/VCIを持つテストセルをテスト
セル発生手段50から発生してATMスイッチ1に入力
する。ATVスイッチ1のスイッチ動作により回線イン
タフェース部3にテストセルが下りハイウェイ (AT
Mスイッチ1から回線インタフェース部1へ向かうハイ
ウェイ)を介して回線インタフェース部3に入力する。
[Operation] In the case of the configuration shown in A of the first session, from the control section 2 to the test section 5
A specific VPI/V for the line interface section 3 that becomes
Instructs to generate a test cell with CI and 1
The specified VPI/VCI for the line interface section 3
Give instructions to wrap cells with . Test part 5 is this O
Accordingly, a test cell having a specific VPI/VCI is generated from the test cell generating means 50 and inputted to the ATM switch 1. The switch operation of the ATV switch 1 sends the test cell to the line interface section 3 on the down highway (AT
The signal is input to the line interface unit 3 via the highway (from the M switch 1 to the line interface unit 1).

回線インタフェース部3の折り返し手段30は前記特定
VPI/VCIを持つセルが入力すると。
When a cell having the specific VPI/VCI is input to the loopback means 30 of the line interface section 3.

そのセルを取り出して上りハイウェイ(ATMスイソチ
ト\向かうハイウェイ)に折り返す。折り返されたセル
はVCC4において試験部5に向かうようVPI/VC
I変換されてATMスインチ1に入力する。ATMスイ
ッチ1から出力された前記テストセルは試験部5に入力
され評価手段51において評価される。
Take out the cell and turn back to the up highway (the highway heading towards ATM Swissotto). The folded cell is connected to VPI/VC so that it goes to the test section 5 at VCC4.
It is converted to I and input to ATM switch 1. The test cell output from the ATM switch 1 is input to the test section 5 and evaluated by the evaluation means 51.

次に第1図B に示す構成の場合1ポリス機構6は、予
め加入者から申告された通信帯域(通信量)に対して実
際に加入者から発生したセルの通信量が適性な範囲か否
かを監視する機能を持ち。
Next, in the case of the configuration shown in FIG. 1B, the police mechanism 6 determines whether the cell communication amount actually generated by the subscriber is within an appropriate range with respect to the communication band (communication amount) declared by the subscriber in advance. It has the ability to monitor.

申告値の帯域(セル量)を越えるとそのセルを廃棄また
は優先制御(優先するセルだけ通過させる制御)を行う
If the declared value of the band (cell amount) is exceeded, the cell is discarded or priority control is performed (control to allow only priority cells to pass).

このポリス機構6が正常器こ動作するかを試験する場合
、制御部から回線インタフェース部3に折り返しを行う
べきセルのVPI/VCI値を指定し、ポリス機構6に
対しても同じVPI/VCI値を監視対象として指定す
ると共に、申告値の帯域(試験用の帯域)を指定する。
When testing whether this police mechanism 6 operates normally, the control unit specifies the VPI/VCI value of the cell to be looped back to the line interface unit 3, and the same VPI/VCI value is specified for the police mechanism 6. is specified as the monitoring target, and the band of the declared value (test band) is specified.

試験部5から該回線インタフェース3に宛てた前記VP
I/VCI値を持つテストセルを発生すると、ATVス
イッチ1の下りハイウェイから回線インタフェース部3
に入力すると、折り返し手段30でそのテストセルは上
りハイウェイに折り返されるや このテストセルはポリス機構に入力して、セル量が監視
されてその帯域が予め指定された帯域内か否かの判断が
行われ、帯域を越えると制御部に通知を行う。試験部5
から送出するセルの発生量。
The VP addressed from the testing section 5 to the line interface 3
When a test cell with an I/VCI value is generated, it is transmitted from the down highway of the ATV switch 1 to the line interface section 3.
When the test cell is input to the uplink highway by the return means 30, the test cell is input to the police mechanism, and the amount of cells is monitored to determine whether or not the band is within a pre-designated band. If the bandwidth is exceeded, the controller is notified. Test section 5
The amount of cells sent out from

ポリス機構6に指示される申告値等を変化させることに
よりポリス機構6の機能が正常か否かを試験することが
できる。この場合、ポリス機構6に入力したテストセル
は試験部5に送る必要がないが、そのまま出力しても良
い。
By changing the declared value etc. instructed to the police mechanism 6, it is possible to test whether the function of the police mechanism 6 is normal or not. In this case, the test cells input to the police mechanism 6 do not need to be sent to the testing section 5, but may be output as they are.

次に第1図のC1に示す構成の場合、ATMスイッチ1
内の2つの回線インタフェース3と回線インタフェース
部7間のパスの伝送品質を測定するための折り返しを示
す。この場合1回線インタフェース部3と7にそれぞれ
特定VP I/VCIを持つセルを折り返すよう指示し
、試験部5から一方の回線インタフェース部3に宛てて
テストセルを送出する。
Next, in the case of the configuration shown in C1 of FIG.
3 shows the loopback for measuring the transmission quality of the path between the two line interfaces 3 and line interface unit 7 in the figure. In this case, one-line interface sections 3 and 7 are each instructed to return a cell having a specific VP I/VCI, and test section 5 sends a test cell to one of the line interface sections 3.

するとそのテストセルはATMスイッチ1を通って回線
インタフェース部3に入力され、ここで折り返されたテ
ストセルは、VCC4において回線インタフェース部7
に宛てたVPI/VCI値に変換されてA T Vスイ
フチに供給される。このテストセルは更に回線インタフ
ェース部7において折り返され、vccsにおいて試験
部5に向けてVP I/VCN直が変換されてATMス
イン壬1に入力する。
Then, the test cell is inputted to the line interface section 3 through the ATM switch 1, and the test cell turned back here is inputted to the line interface section 7 at the VCC 4.
It is converted into a VPI/VCI value addressed to and supplied to the ATV switch. This test cell is further looped back at the line interface unit 7, converted into a VP I/VCN direct signal and sent to the test unit 5 at the vccs, and then inputted to the ATM switch 1.

こうして、試験部5から送出されたテストセルは2つの
回線インタフェース部3,7を介して再び試験部に戻っ
てくるので、戻ってきたテストセルを評価することによ
り対象となるパスの誤り率等の品質が測定される。
In this way, the test cell sent out from the test section 5 returns to the test section again via the two line interface sections 3 and 7, so by evaluating the returned test cell, the error rate, etc. of the target path can be determined. quality is measured.

[実施例1 第2図は実施例のシステム構成図、第3図は回線インタ
フェース部の構成図、第4図は折り返し回路の構成図、
第5図は試験部の構成図、第6図はポリス機構の構成図
である。
[Example 1] Figure 2 is a system configuration diagram of the embodiment, Figure 3 is a configuration diagram of a line interface section, Figure 4 is a configuration diagram of a loopback circuit,
FIG. 5 is a block diagram of the test section, and FIG. 6 is a block diagram of the police mechanism.

第2図において、1,3〜6は第1図と同し装置を表し
、lはATMスイッチ(ATM−3W)。
In FIG. 2, 1, 3 to 6 represent the same devices as in FIG. 1, and l is an ATM switch (ATM-3W).

3は回線インタフェース部、4はVPI/VCI変換部
(VCC)、5は試験部、6はポリス機構であり、20
.21は第1図の制御部に対応し。
3 is a line interface section, 4 is a VPI/VCI conversion section (VCC), 5 is a test section, 6 is a police mechanism, and 20
.. 21 corresponds to the control section in FIG.

20はCPRインタフェース部(CP−I F)。20 is a CPR interface unit (CP-IF).

21は呼処理プロセッサ(CPR)、9は加入者端末、
10は多重・分配部(MDX)である。
21 is a call processing processor (CPR); 9 is a subscriber terminal;
10 is a multiplexing/distributing unit (MDX).

第2図には、ATVスイッチ1と試験部5.ATMスイ
ッチ1と多重・分配部10及び回線インタフェース部3
の間が1本の線しか示されないが実際は、上りハイウェ
イと下りハイウェイの線路が設けられ1双方向の信号が
伝送されている。
FIG. 2 shows an ATV switch 1 and a test section 5. ATM switch 1, multiplexing/distributing section 10, and line interface section 3
Although only one line is shown between them, in reality there are tracks for the up and down highways, and signals are transmitted in both directions.

第3図により回線インタフェース部3の構成を説明する
と、30は光ファイバで構成する加入者線と接続する光
・電気変換回路(0/E) 、  31は電気レベルの
制御を行う物理レイヤ終端回路。
To explain the configuration of the line interface section 3 with reference to FIG. 3, 30 is an optical-to-electrical conversion circuit (0/E) that connects to the subscriber line made of optical fiber, and 31 is a physical layer termination circuit that controls the electrical level. .

32はセルの作成1分解の制御を行うATMレイヤ終端
回路、33は折り返し回路である。
32 is an ATM layer termination circuit that controls cell creation and disassembly, and 33 is a return circuit.

第3図の折り返し回路33の内部は第4図に示されてい
る。折り返し回路は、ATVスインチからの下りハイウ
ェイ上の特定のVPI/VCIを持つセルをド07パ3
4において抽出して、折り返し、経路36に取?、出し
7上りハイウェイに設けたインサータ35に入力する構
成を備えている。
The inside of the folding circuit 33 of FIG. 3 is shown in FIG. The foldback circuit connects a cell with a specific VPI/VCI on the down highway from the ATV switch.
Extract at 4, turn around, and take route 36? , and is configured to input to an inserter 35 provided on the outbound highway 7.

この折り返し制御は第2図に示すCPR2+からCP−
IFIを介して供給されろ制御信号により行われる。
This return control is performed from CPR2+ to CP- shown in FIG.
This is done by control signals provided via the IFI.

次に試験部5の構成を第5図を用いて説明する。Next, the configuration of the test section 5 will be explained using FIG. 5.

第5図において、58.59はATMスイッチに対しテ
ストセルを出力するハイウェイ及びA T Vスイ、チ
から人力するハイウェイに接続するスインチインタフエ
ース(SWIF)、52は遅延回路(DELAY)、5
3はセル化回路(CEL)。
In FIG. 5, 58 and 59 are the highway and ATV switch that output test cells to the ATM switch, and the switch interface (SWIF) that connects to the human-powered highway from A, 52 is a delay circuit (DELAY), and 5
3 is a cell circuit (CEL).

54は送受セル比較回路(CMP)、55はパターン発
生回路(PC)、56は試験部の各部の動作を制御する
制御部(CNT)、57は発振回路(OSC)である。
54 is a transmit/receive cell comparison circuit (CMP), 55 is a pattern generation circuit (PC), 56 is a control unit (CNT) that controls the operation of each part of the test section, and 57 is an oscillation circuit (OSC).

制御部56はCP−IP(第2図のCPRインタフェー
ス部)20に接続され、CPR21から制j卸されて試
験を実行しして結果をCPR21に送出する。テストセ
ルを送出する場合、制御部56からの制御によりパター
ン発生回路55からパターンが発生すると、セル化回路
53において所定のフォーマット(指定されたVPI/
VCI値のヘッダを持ち、パターン発生回路55からの
データが所定バイト数とで構成)に従ったテストセルを
発生し、スイッチインタフェース5日からATVスイン
チに出力される。
The control section 56 is connected to the CP-IP (CPR interface section in FIG. 2) 20, is controlled by the CPR 21, executes the test, and sends the results to the CPR 21. When transmitting test cells, when a pattern is generated from the pattern generation circuit 55 under the control of the control unit 56, the cell formation circuit 53 converts the pattern into a predetermined format (specified VPI/
A test cell having a header of the VCI value and consisting of a predetermined number of bytes of data from the pattern generation circuit 55 is generated and output to the ATV switch from the switch interface 5th.

ATMスイッチから人力するテストセルは比較回路54
に入力され、遅延回路52から設定された遅延時間(A
TMスインチや回線インタフェースを伝送するのに要す
る時間)後に入力する送信セルと比較回路54において
比較されて、その比較結果(一致および不一致信号)が
制御部56に入力する。制御部56は送出した各セルに
ついて一致数(または不一致)を計数することにより。
The test cell manually operated from the ATM switch is the comparison circuit 54.
The delay time (A
The comparison circuit 54 compares the cell with a transmission cell input after the time required for transmitting the TM switch or line interface, and the comparison result (coincidence and non-coincidence signal) is input to the control unit 56. The control unit 56 counts the number of matches (or mismatches) for each sent cell.

誤り率等の伝送品質を表すデータを得てCPR21に出
力する。
Data representing transmission quality such as error rate is obtained and output to the CPR 21.

また、遅延回路52の遅延時間を制御して試験を行うこ
とにより伝送路の遅延特性等を検出する。
Further, by controlling the delay time of the delay circuit 52 and performing a test, the delay characteristics of the transmission path, etc. are detected.

次にポリス機構6の構成を第6図に示す。Next, the configuration of the police mechanism 6 is shown in FIG.

第6図において、60は通過セルのVPI/VC1値を
解読して対応するカウンタをカウントアツプするための
デコーダ(DEC)、61は各VP I/VCJ値に対
応して設けられたカウンタ(CT)、62は通過セルの
VPI/VCIを保持するラッチ回路(LATCH)、
63は各vp1/VCI値に対応じた申告帯域(最高セ
ル流入量)を保持し、ラッチ回路62に保持されたVP
1/VCI値に対応する申告帯域が読み出されるラムテ
ーブル(RAM  TABLE)、64は現在の通過セ
ル量と申告帯域に対応する最大セル量を比較する比較器
(CMP)、65は比較器64において申告帯域(対応
する最大セル量)と流入するセル量を比べて流入するセ
ル量の方が少ない時入力セルを選択し、流入するセル量
が申告帯域を越えた時空きセルを選択して出力するセレ
クタ(SEL)である。
In FIG. 6, 60 is a decoder (DEC) for decoding the VPI/VC1 value of a passing cell and counting up the corresponding counter, and 61 is a counter (CT) provided corresponding to each VP I/VCJ value. ), 62 is a latch circuit (LATCH) that holds the VPI/VCI of the passing cell;
63 holds the declared band (maximum cell inflow amount) corresponding to each vp1/VCI value, and the VP held in the latch circuit 62
A RAM table (RAM TABLE) from which the declared band corresponding to the 1/VCI value is read, 64 a comparator (CMP) that compares the current passing cell amount and the maximum cell amount corresponding to the declared band, 65 a comparator 64; When the amount of incoming cells is smaller than the declared band (corresponding maximum cell amount) and the amount of incoming cells, input cells are selected, and when the amount of incoming cells exceeds the declared band, empty cells are selected and output. This is a selector (SEL) to

第2図乃至第5図の構成により回線インタフェース部3
(以下、被試験回線インタフェースという)の機能試験
を説明すると、試験開始時にCPR21(第2図)は試
験部(TE)5に対しでCP−IF20経由で被試験回
線インタフェース部3へのテストセルに付与すべき〜p
l/VCI(11!を指示する。この時CPR21は被
試験回線インタフェース部3に対しても折り返すべきセ
ルの■PI/VCI値をCP’−I F経由で通知し、
かつこの回線インタフェース部3に対応するVCC4に
対しても、折り返されてきたテストセルを試験部5へ戻
すためのVPI/VCI変換値を指定する。
The line interface section 3 has the configuration shown in FIGS. 2 to 5.
(hereinafter referred to as the line interface under test). At the start of the test, the CPR21 (Fig. 2) sends test cells to the test section (TE) 5 via the CP-IF20 to the line interface section under test 3. should be given to ~p
1/VCI (11!). At this time, the CPR 21 also notifies the line interface unit under test 3 of the PI/VCI value of the cell to be returned via CP'-IF,
Also, for the VCC 4 corresponding to this line interface section 3, a VPI/VCI conversion value for returning the returned test cell to the testing section 5 is specified.

その後の試験起動に応して試験部(TE)5はテストセ
ルの送出を第5図に示す回路により開始する。送出され
たテストセルはへンダに保持するVPI/V(l値に従
ってATVスイッチ1内をスイッチングされて被試験回
線インタフェース部3へ到達する。
In response to the subsequent test activation, the test section (TE) 5 starts sending out test cells using the circuit shown in FIG. The sent test cell is switched within the ATV switch 1 according to the VPI/V (l value held in the terminal) and reaches the line interface section 3 under test.

被試験回線インタフェース3の折り返し回路(第4図)
では、テストセルはCPR21から指定された折り返し
セルのVPI/VC[値と一致するため、ここでそのま
ま折り返される。その後この回線インタフェース部3の
VCC4では、CPR21により指定された試験部5宛
のVPI/VCI(iに変換されMDXIOを介してA
TMスイッチ1に入力して発生元の試験部5に戻される
Loopback circuit of line interface 3 under test (Figure 4)
Here, since the test cell matches the VPI/VC value of the return cell specified by the CPR 21, it is returned as is. Thereafter, VCC4 of this line interface section 3 converts the VPI/VCI (i) addressed to the test section 5 specified by CPR21 to A via MDXIO.
The signal is inputted to the TM switch 1 and returned to the testing section 5 where the signal was generated.

試験部5(第5図)における試験結果はCP−IF20
を経由してCPR21に通知される。
The test results in test section 5 (Figure 5) are CP-IF20
The notification is sent to the CPR 21 via .

次に、この折り返し方式を用いたポリス機構の試験の動
作を第2図及び第6図を参照しながら説明する。
Next, the operation of testing the police mechanism using this folding method will be explained with reference to FIGS. 2 and 6.

この試験におけるシーケンスは上記の回線インタフェー
ス部の試験と同様であるが、試験に際して被試験回線イ
ンタフェース部3のポリス機構に対して、テストセルの
VPI/VC1fに対する許容帯域を指示し3また試験
部5に対しては送出するテストセルの帯域を指定する。
The sequence in this test is the same as the above-mentioned test of the line interface section, but during the test, the police mechanism of the line interface section under test 3 is instructed about the allowable band for VPI/VC1f of the test cell. Specify the band of the test cell to be sent.

被試験回線インタフェース部のポリス機構(第6図)で
は指示されたテストセルの許容帯域に対応する最高セル
量がラムテーブル63から取り出され比較器64に供給
される。比較器64はカウンタ61から出力されるテス
トセルの流入量とラムテーブル63からのセル量を比較
して1通過したテストセルが予め指示した帯域を超過し
た時はCP−IF20を介してCPR21に通知を行う
In the police mechanism (FIG. 6) of the line interface under test, the highest cell amount corresponding to the specified test cell allowable band is taken out from the ram table 63 and supplied to the comparator 64. The comparator 64 compares the inflow amount of test cells outputted from the counter 61 and the amount of cells from the ram table 63, and when the number of test cells that have passed through exceeds a predetermined band, the comparator 64 outputs a signal to the CPR 21 via the CP-IF 20. Give notice.

このようにして、被試験回線インタフェース部3のポリ
ス機構へ指示するテストセルの帯域、試験部5へ指示す
る送出テストセルの帯域を種々組み合わせ、それぞれの
指示に対する被試験回線インタフェース部3のポリス機
構からのテストセルの帯域超過通知の有無によって該ポ
リス機構の機能の正常性を試験することができる。
In this way, by various combinations of the test cell band instructing the police mechanism of the line interface unit 3 under test and the band of the sending test cell instructing the test unit 5, the police mechanism of the line interface unit 3 under test responds to each instruction. The normality of the function of the police mechanism can be tested based on the presence or absence of a test cell bandwidth excess notification from the station.

次に、ATMスイッチ内のパスの伝送品質測定の動作を
説明する。
Next, the operation of measuring the transmission quality of a path within an ATM switch will be explained.

一般にATMスイッチ1内のパスは、スイッチ内の経由
ルートによってその状態が異なる。従って、ある特定の
パスの伝送品質を測定するためには、そのパスが使われ
ている時に、そのパスそのものにテストセルを通して測
定する。
Generally, the path within the ATM switch 1 has different states depending on the route within the switch. Therefore, in order to measure the transmission quality of a particular path, a test cell is passed through the path itself when the path is in use.

測定開始時にCPR21から、試験部5に対しテストセ
ルが第1の回線インタフェース部3へ伝送するためのV
PI/VCJ値及び送出セルの帯城を指定する。また第
1の回線インタフェース部3Iこ対してCPR21から
折り返すべきセルのVPI/’VC+(直を指示し1 
該回線インタフェース部3のVCC4に対して折り返さ
れたテストセルに対して第2の回線インタフェース部7
(第1図のC1参照)を宛先とするようVPI/VCI
値の変換値を指示する。
At the start of measurement, the CPR 21 sends the test section 5 a V signal for the test cell to transmit to the first line interface section 3.
Specify the PI/VCJ value and the band width of the sending cell. In addition, the first line interface unit 3I instructs the VPI/'VC+ (direct) of the cell to be returned from the CPR 21.
The second line interface unit 7 receives the test cell that has been returned to the VCC 4 of the line interface unit 3.
(See C1 in Figure 1)
Indicates the conversion value of the value.

更に、CPR21は第2の回線インタフェース部7に対
し折り返しすべきセルのVPI/VCI値を指定すると
共に、該第2の回線インタフェース部7のVCC8に対
して折り返されたセルを試験部5に戻すようにVPI/
VCI値の変換値を指示する。
Further, the CPR 21 specifies the VPI/VCI value of the cell to be looped back to the second line interface unit 7, and returns the looped cell to the VCC 8 of the second line interface unit 7 to the test unit 5. YoniVPI/
Indicates the conversion value of the VCI value.

この後、試験部5からテストセルを送出すると。After this, the test cell is sent out from the test section 5.

ATMスイッチlから第1の回線インタフェース部3に
人力したテストセルは、ここで折り返されてA T M
スイッチ1に入力し、そこから第2の回線インタフェー
ス部7に人力され、第2の回線インタフェース部7で更
に折り返された後ATMスイ、チ1を通って試験部5に
戻る。
The test cells that are manually input from the ATM switch l to the first line interface section 3 are turned back here and transferred to the ATM
It is input to the switch 1, from there it is manually inputted to the second line interface section 7, and after being looped back at the second line interface section 7, it passes through the ATM switch 1 and returns to the test section 5.

試験部5は戻ったテストセルの誤り率等を観測すること
により第1の回線インタフェース部3と第2の回線イン
タフェース部7の間のパスの伝送品質を測定できる。
The test section 5 can measure the transmission quality of the path between the first line interface section 3 and the second line interface section 7 by observing the error rate and the like of the returned test cells.

[発明の効果] 本発明によればATM交換機において回線インタフェー
ス部に特定VPI/VCI値のセルを折り返し機能を設
けて1回線インタフェース部の機能試験や、ポリス機構
の試験、パスの伝送品質の測定等のきめこまかな試験を
実現することができ。
[Effects of the Invention] According to the present invention, a function is provided in the line interface section of an ATM switch to loop back cells with a specific VPI/VCI value, and the function test of the single line interface section, the test of the police mechanism, and the measurement of the transmission quality of the path can be performed. It is possible to perform detailed tests such as

交換機の保守が容易となり信転性の向上を実現できる。Maintenance of the switching equipment becomes easier and reliability can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基本構成図、第2図は実施例のシステ
ム構成図1第3図は回線インタフェース部の構成図、第
4図は折り返し回路の構成図、第5図は試験部の構成図
、第6図はポリス機構の構成図である。 第1図中1 1ATMスイ、チ(ATM−5W) 2、制御部 3.7二回線インタフェース部 30、折り返し手段 4.8:VPl/VCIコンバータ(VCC)5:試験
部(TE) 50:テストセル発生手段 51=評価手段 6:ポリス機構 特許出願人 冨士通株式会社(外1名)代理人弁理士 
穂坂 和雄(外2名) 第1の 試験部の構成図 第5区 ポリス機構の構成図 黒 6 因
Figure 1 is a basic configuration diagram of the present invention, Figure 2 is a system configuration diagram of an embodiment, Figure 3 is a configuration diagram of the line interface section, Figure 4 is a configuration diagram of the loopback circuit, and Figure 5 is a diagram of the test section. The configuration diagram, FIG. 6, is a configuration diagram of the police mechanism. 1 in Figure 1 1 ATM switch (ATM-5W) 2. Control section 3.7 Two-line interface section 30, loopback means 4.8: VPl/VCI converter (VCC) 5: Test section (TE) 50: Test Cell generation means 51 = Evaluation means 6: Police mechanism patent applicant Fujitsu Co., Ltd. (one other person) agent patent attorney
Kazuo Hosaka (2 others) Block diagram of the 1st testing department Block diagram of the 5th ward police organization Black 6 Reasons

Claims (3)

【特許請求の範囲】[Claims] (1)ATM交換機の折り返し試験方式において、回線
インタフェース部に下りハイウェイ上のセルの中から指
定されたVPI/VCI値を持つセルを上りハイウェイ
に折り返す折り返し手段を設け、 指定されたVPI/VCI値を持つテストセルをテスト
セル発生手段から発生して下りハイウェイへ向けて送出
すると共に、前記回線インタフェース部の折り返し手段
により折り返されたテストセルを受信する試験部を備え
、 前記試験部は送出したセルと受信したセルに基づいてス
イッチ部の機能を評価することを特徴とするATM交換
機の折り返し試験方式。
(1) In the loopback test method for ATM exchanges, a loopback means is provided at the line interface section to loop back a cell with a specified VPI/VCI value from among the cells on the downward highway to the upward highway, and the specified VPI/VCI value is a test section that generates a test cell from a test cell generation means and sends it out toward the down highway, and receives the test cell returned by the return means of the line interface section; A loopback test method for an ATM switch is characterized in that the function of a switch section is evaluated based on received cells.
(2)回線インタフェース部とスイッチ部の間に流入す
るセルが加入者から申告された帯域内にあるよう監視制
御するポリス機構を備えたATM交換機の折り返し試験
方式において、 回線インタフェース部に、下りハイウェイ上のセルの中
から指定されたVPI/VCI値を持つセルを上りハイ
ウェイに折り返す折り返し手段を設け、 指定されたVPI/VCI値及び帯域を持つテストセル
を発生して下りハイウェイへ向けて送出するテストセル
発生手段を備え、 前記回線インタフェース部から折り返されたテストセル
が通過する時前記ポリス機構が帯域に応じた正常な処理
を行うか否かを監視することによりポリス機構の正常性
が確認できることを特徴とするATM交換機の折り返し
試験方式。
(2) In a loopback test method for an ATM switch equipped with a police mechanism that monitors and controls cells flowing between the line interface and the switch so that they are within the band declared by the subscriber, A loopback means is provided to return cells with a specified VPI/VCI value from among the cells above to the up-bound highway, and a test cell with the specified VPI/VCI value and band is generated and sent out toward the down-bound highway. A test cell generating means is provided, and the normality of the police mechanism can be confirmed by monitoring whether or not the police mechanism performs normal processing according to the band when the test cell returned from the line interface section passes. A return test method for ATM switching equipment featuring the following.
(3)請求項(1)において、 試験部から送出したテストセルを第1の回線インタフェ
ース部で折り返して指定したパスを介して第2の回線イ
ンタフェース部に出力し、該第2の回線インタフェース
部において更に折り返した後セルを試験部に戻す被測定
パスを形成し、前記試験部は送出したセルと受信したセ
ルに基づいてスイッチ内の特定パスの伝送品質を測定す
ることを特徴とするATM交換機の折り返し試験方式。
(3) In claim (1), the test cell sent from the test section is looped back at the first line interface section and outputted to the second line interface section via a specified path, and An ATM exchange characterized in that a path to be measured is formed in which the cell is returned to a test section after further loopback, and the test section measures the transmission quality of a specific path within the switch based on the transmitted cells and the received cells. fold-back test method.
JP2336400A 1990-11-30 1990-11-30 Loopback test system for atm exchange Pending JPH04207544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2336400A JPH04207544A (en) 1990-11-30 1990-11-30 Loopback test system for atm exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2336400A JPH04207544A (en) 1990-11-30 1990-11-30 Loopback test system for atm exchange

Publications (1)

Publication Number Publication Date
JPH04207544A true JPH04207544A (en) 1992-07-29

Family

ID=18298746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2336400A Pending JPH04207544A (en) 1990-11-30 1990-11-30 Loopback test system for atm exchange

Country Status (1)

Country Link
JP (1) JPH04207544A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787089A (en) * 1993-09-16 1995-03-31 Nec Corp Atm line test method
JPH07327031A (en) * 1994-05-31 1995-12-12 Nec Corp In-equipment path test method and its equipment in atm communication equipment
JPH08331131A (en) * 1995-05-29 1996-12-13 Nec Corp Atm cell loop back system
US6259768B1 (en) 1998-06-15 2001-07-10 Fujitsu Limited Method of, and apparatus for, carrying out loopback test in exchange
US6925062B2 (en) 1999-12-17 2005-08-02 Nec Corporation ATM test equipment operable as source and responder for conducting multiple tests

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787089A (en) * 1993-09-16 1995-03-31 Nec Corp Atm line test method
JPH07327031A (en) * 1994-05-31 1995-12-12 Nec Corp In-equipment path test method and its equipment in atm communication equipment
JPH08331131A (en) * 1995-05-29 1996-12-13 Nec Corp Atm cell loop back system
US6259768B1 (en) 1998-06-15 2001-07-10 Fujitsu Limited Method of, and apparatus for, carrying out loopback test in exchange
US6925062B2 (en) 1999-12-17 2005-08-02 Nec Corporation ATM test equipment operable as source and responder for conducting multiple tests

Similar Documents

Publication Publication Date Title
US5737338A (en) ATM exchange and method of testing same
US6041037A (en) ATM virtual path switching node
US5640512A (en) Maintenance method and apparatus for providing a high-integrity, unidirectional, standardized ATM/SONET/DS3 transport signal link for a video distribution network
JPH04127743A (en) Transmission line testing system for wide band isdn
JPH09238146A (en) Communication monitor system for atm exchange
JP3386215B2 (en) AIS transmission system in ATM communication system, ATM device on transmission side, and ATM communication system
JPH06276217A (en) Path route test system for atm transmission system
US6477141B1 (en) Communication path quality monitoring method and quality monitoring apparatus
JPH04207544A (en) Loopback test system for atm exchange
KR20010041157A (en) Protection switching of virtual connections
CA2237986C (en) Instrument for test and measurement of atm network virtual connections
KR100475182B1 (en) Link diagnosis method of Asynchronous Transfer Mode switch system
JPH0746253A (en) Band test method for asynchronous line network
JP3730824B2 (en) Signal continuity test method
KR100255800B1 (en) Cell path testing method of atm exchange
JP3175571B2 (en) ATM switch cell continuity test method
KR100248408B1 (en) Channel loopback device for testing pba
US7307992B2 (en) System and method for the transmission of message traffic
KR100312213B1 (en) Operation and maintenance method of broadband terminal adaptor
KR100247024B1 (en) The atm loopback test method and apparatus for pdh call service
JP3042500B2 (en) ATM transmission apparatus, ATM transmission method, and recording medium
KR19980046375A (en) Subscriber Switching Subsystem of ATM Switching System and Port Connection Path Test Method Using the Switch
KR100237384B1 (en) Method for testing connection path between interface modules of als of switching system
JPH02214243A (en) Traffic control system
KR20000025510A (en) Method for testing dynamic feedback of frame relay call using asynchronous transfer mode path and device thereof