JPH04205125A - Man-machine setting process testing method - Google Patents
Man-machine setting process testing methodInfo
- Publication number
- JPH04205125A JPH04205125A JP2329231A JP32923190A JPH04205125A JP H04205125 A JPH04205125 A JP H04205125A JP 2329231 A JP2329231 A JP 2329231A JP 32923190 A JP32923190 A JP 32923190A JP H04205125 A JPH04205125 A JP H04205125A
- Authority
- JP
- Japan
- Prior art keywords
- adequacy
- processing
- checks
- man
- machine setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 23
- 238000012790 confirmation Methods 0.000 abstract description 5
- 238000003672 processing method Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機システムのマンマシン設定処理に係り
、特にテスト効率向上に好適なマンマシン設定処理方法
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to man-machine setting processing for a computer system, and particularly to a man-machine setting processing method suitable for improving test efficiency.
従来は、特開昭62−67621号に記載のように、入
力データ及び方法に対する妥当性をチェックする方法を
示している。Conventionally, a method of checking the validity of input data and method has been shown, as described in Japanese Patent Laid-Open No. 62-67621.
計算機システムにおけるマンマシン設定処理においては
、入力の妥当性のチェックを行うのは必須であるが、特
に複数個の入力データを妥当である場合それによって組
み合わされる処理の数並びにその処理の結果である出力
数は相当数に昇る。In the man-machine setting process in a computer system, it is essential to check the validity of inputs, but especially when multiple input data are valid, the number of combined processes and the results of those processes. The number of outputs increases considerably.
前記従来技術は入力に起因する処理並びにその出力その
ものをテストする上で、煩雑さを増すばかりではなく、
テスト効率向上に対する配慮がなされていなかった。The above-mentioned conventional technology not only increases the complexity of testing the processing caused by the input and the output itself, but also
No consideration was given to improving test efficiency.
本発明の目的は、入力の妥当性をチェックする処理が正
常動作するのを確認した上で、相当数の処理並びに出力
に対するテストの効率向上することにある。An object of the present invention is to improve the efficiency of testing a considerable number of processes and outputs after confirming that the process for checking the validity of inputs operates normally.
上記目的は、各々の入力データに対して、一義的に定ま
る妥当性チェックの中から必要最低限の妥当性チェック
のみを、テスト時に残す様な切換処理を設けることで、
入力データに対応する処理並びに出力そのものに着目し
たテストデータを与えることが可能となることにより、
達成される。The above purpose is to provide a switching process that leaves only the minimum necessary validity checks among the uniquely determined validity checks for each input data during testing.
By being able to provide test data that focuses on the processing corresponding to input data and the output itself,
achieved.
妥当性チェックの切換処理は、テスト時において、必要
最低限のみを残す。The validity check switching process leaves only the minimum necessary during testing.
それによって、マンマシン処理における妥当性チェック
条件が少なくなり、入力データに対応する処理並びに出
力を動作させやすくなる為、テストにおける効率向上が
出来る。This reduces the number of validity check conditions in man-machine processing, making it easier to operate the processing and output corresponding to input data, thereby improving efficiency in testing.
以下1本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.
第1図は、本発明の処理手順を示すマンマシン設定処理
のフローチャートである。具体例として、CRT画面か
ら設備側へディジタル出力(Do出力)を行うマンマシ
ン設定処理として以下説明する。FIG. 1 is a flowchart of man-machine setting processing showing the processing procedure of the present invention. As a specific example, a man-machine setting process for performing digital output (Do output) from the CRT screen to the equipment will be described below.
第1図において、入力処理10は、D○出刃先に対して
1点毎に定めた信号名称を受付ける処理、妥当性チェッ
クa21は、信号名称を妥当性をチェックし正しい時は
ON側へ、正しくない時はNG側へ処理が移行する。妥
当性チェックB22は、D○出力をONあるいはOFF
するかの指定の妥当性をチェックする。妥当性チェック
バイパス確認30は、以降の妥当性チェックC23およ
びD24をバイパスする指定を確認する処理で、バイパ
ス指定ありの場合ON側へ、指定なしの時はNG側へ処
理が移行する。妥当性チェックをバイパスする指定は、
テーブル等に予め人間が設定する。妥当性チェックC2
3は、DO出力信号を受ける設備がリモートかローカル
かをチェックし、リモーl−時OK側へ、ローカル時N
G側へ処理が移行する。妥当性チェックD24は、D○
出力信号を受ける設備が運転中か停止中かをチェックし
、運転中の時はON側へ、停止中の時はNG側へ処理が
移行する。本フローチャートでは簡略の為。In FIG. 1, the input processing 10 is a process of accepting the signal name defined for each point with respect to the D○ cutting edge, and the validity check a21 checks the validity of the signal name, and when it is correct, turns it to the ON side. If it is not correct, the process shifts to the NG side. Validity check B22 turns D○ output ON or OFF.
Check the validity of the specification. Validity check bypass confirmation 30 is a process for confirming the designation to bypass the subsequent validity checks C23 and D24, and if there is a bypass designation, the process shifts to the ON side, and if there is no bypass designation, the process shifts to the NG side. The specification to bypass validation checks is
A person sets it on a table etc. in advance. Validity check C2
Step 3 checks whether the equipment receiving the DO output signal is remote or local, and when the remote is on, it goes to the OK side, and when it's local, it goes to the OK side.
Processing moves to the G side. Validity check D24 is D○
It is checked whether the equipment receiving the output signal is in operation or stopped, and when it is in operation, the processing is shifted to the ON side, and when it is stopped, the processing is shifted to the NG side. This flowchart is for simplicity.
妥当性チェックがNGの時のメツセージ出力は省略する
。データ編集処理40は、入力された信号名称並びに0
N10FF指定に基づきD○出刃先のポジションと出力
データの編集を行う。データ出力処理50は、g集した
D○出刃先のポジションと出力データに基づきDo出力
装置に対して、信号出力を行う。Message output is omitted when the validity check is NG. The data editing process 40 includes the input signal name and 0
Edit the D○ cutting edge position and output data based on the N10FF designation. The data output processing 50 outputs a signal to the Do output device based on the position of the D○ cutting edge collected in g and the output data.
本実施例によれば、テスト時、特に計算機納入時の様に
、大多数の信号比刃先確認テスト時に、信号各々に対す
る妥当性チェックC23並びにD24を意識せずに実施
することが出来る為、テスト時の効率向上の効果がある
。According to this embodiment, at the time of testing, especially at the time of computer delivery, the majority of signal ratio cutting edge confirmation tests can be performed without being aware of the validity checks C23 and D24 for each signal. This has the effect of improving time efficiency.
本発明によれば、マンマシン設定処理における設定条件
の数を軽減出来るのでデータ編集処理並びに出力処理を
重視したテスト時に効率向上の効果がある。According to the present invention, since the number of setting conditions in the man-machine setting process can be reduced, there is an effect of improving efficiency when testing with emphasis on data editing processing and output processing.
第1図は本発明の一実施例を示すマンマシン設定処理の
フローチャートである。
10・・・入力処理、21〜24・・・妥当性チェック
A〜D、30・・・妥当性チェックバイパス確認、40
Wi 1 因FIG. 1 is a flowchart of man-machine setting processing showing an embodiment of the present invention. 10... Input processing, 21-24... Validity checks A-D, 30... Validity check bypass confirmation, 40
Wi 1 cause
Claims (1)
入力データに対応するデータ処理より成るマンマシン設
定処理において、妥当性チェックをバイパスさせる処理
を設けたことを特徴とするマンマシン設定処理テスト方
法。1. Input processing and input data validity check processing,
A method for testing a man-machine setting process, characterized in that a process for bypassing a validity check is provided in a man-machine setting process consisting of data processing corresponding to input data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2329231A JPH04205125A (en) | 1990-11-30 | 1990-11-30 | Man-machine setting process testing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2329231A JPH04205125A (en) | 1990-11-30 | 1990-11-30 | Man-machine setting process testing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04205125A true JPH04205125A (en) | 1992-07-27 |
Family
ID=18219119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2329231A Pending JPH04205125A (en) | 1990-11-30 | 1990-11-30 | Man-machine setting process testing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04205125A (en) |
-
1990
- 1990-11-30 JP JP2329231A patent/JPH04205125A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04205125A (en) | Man-machine setting process testing method | |
JPH04104583U (en) | Semiconductor device characteristic check device | |
CN117667686A (en) | Interface testing method and device, storage medium and electronic equipment | |
CN114741410A (en) | Vehicle data output method and device, electronic equipment and readable storage medium | |
JP2000200297A (en) | Analog component deletion information imparting system | |
JPS613272A (en) | Output information determining method based upon priority | |
JPH09307551A (en) | Correction method for network mis-connection | |
JPH02259864A (en) | Transaction processing system | |
JPH08161200A (en) | Remote maintenance system | |
JPH04258073A (en) | Test procedure document file generating system for test system for electronic exchange software | |
JPH03125235A (en) | System for collection trouble analysis information | |
JPH01237870A (en) | Information processor control system | |
JPH0436821A (en) | Keyboard input system for computer terminal equipment | |
JPS62251831A (en) | Automatic recognizing method for computer system console terminal equipment | |
JPH03255545A (en) | Error reset control circuit | |
JPH0546555A (en) | Command analyzing system | |
JPH0252078A (en) | Apparatus for applying postal code number | |
JPH05244267A (en) | Electronic exchange | |
JPH01112458A (en) | Invalid event processor | |
JPS62260219A (en) | Reproduction and display system for input data on menu screen | |
JPH0334033A (en) | Test system for on-line system | |
JPH01309144A (en) | Console input enable type debugging system | |
JPH08329002A (en) | Gathering method for terminal information | |
JPH03276204A (en) | Input system for monitoring state signal | |
JPH08153013A (en) | Error detection circuit |