JPH04204593A - Liquid crystal driving system - Google Patents

Liquid crystal driving system

Info

Publication number
JPH04204593A
JPH04204593A JP33067890A JP33067890A JPH04204593A JP H04204593 A JPH04204593 A JP H04204593A JP 33067890 A JP33067890 A JP 33067890A JP 33067890 A JP33067890 A JP 33067890A JP H04204593 A JPH04204593 A JP H04204593A
Authority
JP
Japan
Prior art keywords
image data
liquid crystal
crystal panel
address
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33067890A
Other languages
Japanese (ja)
Other versions
JP3041951B2 (en
Inventor
Hideki Mori
秀樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2330678A priority Critical patent/JP3041951B2/en
Publication of JPH04204593A publication Critical patent/JPH04204593A/en
Application granted granted Critical
Publication of JP3041951B2 publication Critical patent/JP3041951B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To improve the response speed of the gradation change with a relatively small memory capacity by providing an image memory storing one frame of the image data allocated with one address to multiple picture elements of a liquid crystal panel. CONSTITUTION:An image memory 11 stores the image data from an A/D converting circuit 4 with one address allocated to four picture elements of a liquid crystal panel 8 according to the memory address and read/write instructions from a synchronization control circuit 5 and outputs the image data to the input terminal B of a comparing circuit 12 after one frame. The image data outputted from the circuit 4 are inputted to the input terminal A of the circuit 12, the image data of the terminals A, B are compared as follows, and image data D1-D3 are outputted. A>B P=7 (maximum gradation), A=B P=A, A<B P=0 (minimum gradation), the image data are fed to a segment driving circuit 6 to drive the liquid crystal panel 8, the leading or trailing width of light permeability is increased, and the time to reach the corresponding light permeability is shortened.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、例えば液晶テレビ等に用いられる液晶パネル
を駆動する液晶駆動方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal driving system for driving a liquid crystal panel used in, for example, a liquid crystal television.

[従来の技術] 従来の液晶テレビは、一般に第5図に示すように構成さ
れている。同図において、1はテレビアンテナで、この
アンテナ1により受信されたテレビ放送電波は、チュー
ナ2に入力される。このチューナ2は、受信電波の中か
ら指定チャンネルの電波を選択し、中間周波信号に変換
してテレビリニア回路3に出力する。このテレビリニア
回路3は、チューナ2からの中間周波信号よりビデオ信
号と垂直同期信号及び水平同期信号を取出し、ビデオ信
号をA/D変換回路4へ、同期信号を同期制御回路5へ
それぞれ出力する。この同期制御回路5は、上記垂直同
期信号及び水平同期信号から各種タイミング信号を作成
し、A/D変換回路4、セグメント駆動回路6、コモン
電極駆動回路7へ出力する。
[Prior Art] A conventional liquid crystal television is generally configured as shown in FIG. In the figure, reference numeral 1 denotes a television antenna, and television broadcast waves received by this antenna 1 are input to a tuner 2. The tuner 2 selects a designated channel of radio waves from among the received radio waves, converts it into an intermediate frequency signal, and outputs it to the television linear circuit 3. The television linear circuit 3 extracts a video signal, a vertical synchronization signal, and a horizontal synchronization signal from the intermediate frequency signal from the tuner 2, and outputs the video signal to the A/D conversion circuit 4 and the synchronization signal to the synchronization control circuit 5, respectively. . This synchronization control circuit 5 creates various timing signals from the vertical synchronization signal and horizontal synchronization signal, and outputs them to the A/D conversion circuit 4, segment drive circuit 6, and common electrode drive circuit 7.

上記A/D変換回路4は、同期制御回路5からのサンプ
リングクロックに同期してビデオ信号を数ビットのデジ
タルデータに変換し、セグメント駆動回路6へ出力する
。このセグメント駆動回路6は、A/D変換回路4から
のデータに従って階調信号を作成すると共に、更にこの
階調信号に基づいてセグメント電極駆動信号を作成し、
マトリクス型の液晶パネル8のコモン電極を順次選択的
に駆動する。
The A/D conversion circuit 4 converts the video signal into several bits of digital data in synchronization with the sampling clock from the synchronization control circuit 5 and outputs it to the segment drive circuit 6. This segment drive circuit 6 creates a grayscale signal according to the data from the A/D conversion circuit 4, and further creates a segment electrode drive signal based on this grayscale signal,
The common electrodes of the matrix type liquid crystal panel 8 are sequentially and selectively driven.

上記のようにして受信したビデオ信号に基づいて液晶パ
ネル8が駆動されるが、この液晶パネル8は、第6図に
示すように累積応答効果によって作動するために応答速
度か遅いという性質がある。
The liquid crystal panel 8 is driven based on the video signal received as described above, but as shown in FIG. 6, the liquid crystal panel 8 has a characteristic of slow response speed because it operates due to the cumulative response effect. .

上記第6図は、階調が「7」及び「0」の場合の液晶駆
動電圧合成波形と液晶パネル8の光透過率との関係を示
したものである。これに対し、上記従来の液晶パネル駆
動方法では、第6図に示したように単にビデオ信号に対
応した階調信号を作成して液晶パネル8を駆動している
だけであるので、液晶パネル8の応答特性を改善できず
、速く動く画像に対応できないという問題があった。
FIG. 6 shows the relationship between the liquid crystal driving voltage composite waveform and the light transmittance of the liquid crystal panel 8 when the gradation is "7" and "0". On the other hand, in the conventional liquid crystal panel driving method described above, as shown in FIG. The problem was that the response characteristics of the camera could not be improved, and the system could not handle fast-moving images.

そこで、応答速度を向上させた液晶パネル駆動方式が考
えられる。即ち、第5図の構成に加えて、A/D変換回
路4の出力側に1フレームのデジタル画像データを記憶
する画像メモリを設けると共に、上記デジタル画像デー
タと画像メモリから1フレーム遅れて読み出される画像
データとを比較する比較回路を設け、A/D変換回路4
からそのまま入力された画像データと画像メモリからの
1フレーム前の画像データが同じ場合には、そのデータ
をそのまま出力し、A/D変換回路4からの画像データ
が画像メモリからの1フレーム前の画像データより大き
い場合は、画像データとして最大値を出力し、A/D変
換回路4からの画像データが画像メモリからの1フレー
ム前の画像データより小さい場合は、画像データとして
最小値を出力する。
Therefore, a liquid crystal panel driving method with improved response speed can be considered. That is, in addition to the configuration shown in FIG. 5, an image memory for storing one frame of digital image data is provided on the output side of the A/D conversion circuit 4, and the digital image data and the image memory are read out with a one frame delay. A comparison circuit for comparing with image data is provided, and the A/D conversion circuit 4
If the image data input as is is the same as the image data of the previous frame from the image memory, that data is output as is, and the image data from the A/D conversion circuit 4 is the same as the image data of the previous frame from the image memory. If it is larger than the image data, the maximum value is output as the image data, and if the image data from the A/D conversion circuit 4 is smaller than the image data of the previous frame from the image memory, the minimum value is output as the image data. .

上記の構成により、画像データが変化した時には、最大
階調値あるいは最小階調値で液晶パネル8が駆動され、
光透過率の立上りあるいは立下が急峻となり、液晶パネ
ル8の応答速度を高めることかできた。
With the above configuration, when the image data changes, the liquid crystal panel 8 is driven with the maximum gradation value or the minimum gradation value,
The rise or fall of the light transmittance became steeper, and the response speed of the liquid crystal panel 8 could be increased.

[発明が解決しようとする課題〕 しかしながら、上記液晶パネル駆動方式では画像メモリ
を液晶パネル1画素に1アドレスを使用しているため、
画像メモリの記憶容量が大きくなるという欠点があった
[Problems to be Solved by the Invention] However, in the above-mentioned liquid crystal panel driving method, one address is used for one pixel of the liquid crystal panel in the image memory.
The disadvantage is that the storage capacity of the image memory becomes large.

本発明は上記の実情に鑑みてなされたもので、液晶パネ
ルの階調変化の応答速度を向上し得、且つ画像メモリの
記憶容量を小さくし得る液晶駆動方式を提供することを
目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a liquid crystal driving method that can improve the response speed of gradation changes of a liquid crystal panel and reduce the storage capacity of an image memory.

[課題を解決するための手段] 本発明は上記課題を解決するために、累積応答する液晶
パネルを用いて画像を表示する液晶駆動方式において、
液晶パネルの複数画素に1アドレスを割り当てた表示用
デジタル画像データを1フレーム分記憶する画像メモリ
を設け、上記デジタル画像データと上記画像メモリから
1フレーム遅れて読出される複数画素に1アドレスを割
り当てた画像データとを比較回路により各画素毎にレベ
ル比較し、今回の画像データと1フレーム前の複数画素
に1アドレスを割り当てた画像データが同じ場合には今
回の画像データをそのまま出力し、今回の画像データが
1フレーム前の複数画素に1アドレスを割り当てた画像
データより大きい場合には画像データとして最大値を出
力し、今回の画像データが1フレーム前の複数画素に1
アドレスを割り当てた画像データより小さい場合には画
像データとして最小値を出力した画像データに基づいて
液晶パネルを表示駆動するものである。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides a liquid crystal drive system that displays images using a liquid crystal panel that responds cumulatively.
An image memory is provided to store one frame of display digital image data in which one address is assigned to a plurality of pixels of a liquid crystal panel, and one address is assigned to a plurality of pixels read out with a one frame delay from the digital image data and the image memory. The comparison circuit compares the levels of the image data for each pixel with the current image data, and if the current image data is the same as the image data of the previous frame in which one address is assigned to multiple pixels, the current image data is output as is, and the current image data is output as is. If the image data is larger than the image data in which one address is assigned to multiple pixels in the previous frame, the maximum value is output as the image data, and the current image data is assigned one address to multiple pixels in the previous frame.
If the address is smaller than the image data to which the address has been assigned, the liquid crystal panel is driven to display based on the image data that outputs the minimum value as the image data.

[作 用] 上記手段により、画像メモリを液晶パネルの複数画素に
1アドレスを使用することにより、画像メモリの記憶容
量を小さくすることができると共に、画像データが変化
した際には、最大階調値あるいは最小階調値で液晶パネ
ルを駆動することにより、光透過率の立上りあるいは立
下りを急峻として、液晶パネルの応答速度を高め、急激
に変化する画像に対しても迅速に追随させることを可能
としたものである。
[Function] By using the above means, the storage capacity of the image memory can be reduced by using one address for multiple pixels of the liquid crystal panel, and when the image data changes, the maximum gradation level can be reduced. By driving the liquid crystal panel at a value or minimum gradation value, the rise or fall of the light transmittance becomes steeper, increasing the response speed of the liquid crystal panel and allowing it to quickly follow rapidly changing images. This made it possible.

[実施例] 以下図面を参照して本発明の一実施例を説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明を液晶テレビに実施した場合の例につい
て示したもので、第5図と同一部分は同一符号を付して
詳細な説明は省略する。本発明は、第1図に示すように
A/D変換回路4の出力側に画像メモリ11及び比較回
路12を設けている。
FIG. 1 shows an example in which the present invention is applied to a liquid crystal television, and the same parts as in FIG. 5 are given the same reference numerals and detailed explanations will be omitted. In the present invention, as shown in FIG. 1, an image memory 11 and a comparison circuit 12 are provided on the output side of the A/D conversion circuit 4.

上記画像メモリ11は液晶パネル8の4画素に1アドレ
スを割り当てた表示用デジタル画像データを1フレーム
分記憶できるメモリで、同期制御回路5から与えられる
メモリアドレス及び読出し/書込み命令に従って動作し
、A/D変換回路4から送られてくる例えば3ビツトの
画像データを液晶パネル8の4画素に1アドレスを割り
当てて順次記憶して1フレーム後に比較回路12の入力
端子Bに順次出力する。
The image memory 11 is a memory capable of storing one frame of display digital image data in which one address is assigned to four pixels of the liquid crystal panel 8, and operates according to the memory address and read/write command given from the synchronization control circuit 5. For example, 3-bit image data sent from the /D conversion circuit 4 is sequentially stored by assigning one address to four pixels of the liquid crystal panel 8, and sequentially outputted to the input terminal B of the comparison circuit 12 after one frame.

即ち、第2図に示すように、A/D変換回路4から出力
された画像データを液晶パネル8の画素Aa、Ba・・
・、Ab、Bb・・・の横縞とも1つおきに間引いて画
像メモリ11に記憶させる。例えば、液晶パネル8のA
aの画素は画像メモリ11のアドレスO,Caの画素は
画像メモリ11のアドレス]、ACの画素は画像メモリ
11のアドレスNというように記憶させる。そして、画
像メモリ11から読み出す時は、間引いた画素も、画像
データを記憶させた画素と同じ画像データを比較回路1
2に出力する。つまり、Aaの画素の画像データはアド
レスOに記憶させた画像データと比較し、Ba、Ab、
Bbの画素の画像データもアドレス0に記憶させた画像
データと比較する。
That is, as shown in FIG. 2, the image data output from the A/D conversion circuit 4 is transferred to pixels Aa, Ba, . . .
, Ab, Bb, . . . are thinned out every other horizontal stripe and stored in the image memory 11. For example, A of the liquid crystal panel 8
The pixel a is stored at address O in the image memory 11, the pixel Ca is stored at address N in the image memory 11, and the pixel AC is stored at address N in the image memory 11. When reading out from the image memory 11, the same image data as the pixel in which the thinned out pixels are stored is stored in the comparison circuit 11.
Output to 2. In other words, the image data of pixel Aa is compared with the image data stored at address O, and Ba, Ab,
The image data of the Bb pixel is also compared with the image data stored at address 0.

また、前記比較回路12の入力端子Aには、A/D変換
回路4から出力される画像データが入力される。この比
較回路12は、入力端子A、  Bに与えられるA/D
変換回路4からの画像データと画像メモリ11から読出
される1フレーム遅れた4画素に1アドレスを割り当て
た画像データとをレベル比較し、次のような規則に従っ
て出力端子Pより画像データD1〜D3を出力する。
Furthermore, image data output from the A/D conversion circuit 4 is input to the input terminal A of the comparison circuit 12. This comparison circuit 12 has an A/D signal applied to input terminals A and B.
The image data from the conversion circuit 4 is compared in level with the image data read out from the image memory 11 in which one address is assigned to four pixels delayed by one frame, and the image data D1 to D3 are output from the output terminal P according to the following rules. Output.

A>B  −+ P−7(最大階調) A−B   →  P−A A<B  −+ P−0(最小階調) そして、上記比較回路12の出力端子Pがら出力される
画像データD1〜D3は、セグメント駆動回路6へ送ら
れる。
A>B −+ P-7 (maximum gradation) A-B → P-A A<B −+ P-0 (minimum gradation) And image data D1 output from the output terminal P of the comparison circuit 12 ~D3 is sent to the segment drive circuit 6.

次に上記実施例の動作を第3図、第4図のタイミングチ
ャートを参照して説明する。A/D変換回路4から出力
される3ビツトの画像データは、比較回路12の入力端
子A及び画像メモリ11に入力される。この画像メモリ
11は、A/D変換回路4から送られて(る画像データ
を同期制御回路5の制御に従って液晶パネル8の縦横に
それぞれ1つおきになるように4画素に1アドレスを割
り当てて順次記憶し、1フレーム後に比較回路12の入
力端子Bに出力する。この比較回路12は、A/D変換
回路4から出力される画像データと画像メモリ11から
1フレーム遅れて読出される4画素に1アドレスを割り
当てた画像データをレベル比較し、1フレーム前の4画
素に1アドレスを割り当てた画像データより今回の画像
データの方がレベルが高い場合には、画像データD1〜
D3として最大値r7J 、つまりrl 11Jを出力
し、1フレーム前の4画素に1アドレスを割り当てた画
像データと今回の画像データのレベルが同じ場合には、
A/D変換回路4から送られてくる画像データをそのま
ま画像データD1〜D3として出力し、更に]フレーム
前の4画素にコアドレスを割り当てた画像データより今
回の画像データの方がレベルが低い場合には、画像デー
タD1〜D3として最小値「0」、つまりro 00J
を出力する。
Next, the operation of the above embodiment will be explained with reference to the timing charts of FIGS. 3 and 4. The 3-bit image data output from the A/D conversion circuit 4 is input to the input terminal A of the comparison circuit 12 and the image memory 11. This image memory 11 allocates one address to every other four pixels in the vertical and horizontal directions of the liquid crystal panel 8 according to the control of the synchronization control circuit 5 for the image data sent from the A/D conversion circuit 4. The comparison circuit 12 stores image data output from the A/D conversion circuit 4 and 4 pixels read out from the image memory 11 with a delay of one frame. Compare the levels of the image data in which 1 address is assigned to 4 pixels, and if the level of the current image data is higher than the image data in which 1 address is assigned to 4 pixels in the previous frame, the image data D1 to
If the maximum value r7J, that is, rl 11J, is output as D3, and the level of the current image data is the same as the image data in which 1 address was assigned to 4 pixels in the previous frame,
The image data sent from the A/D conversion circuit 4 is output as is as image data D1 to D3, and furthermore, the current image data has a lower level than the image data in which core addresses are assigned to the four pixels before the previous frame. In this case, the minimum value "0" is set as image data D1 to D3, that is, ro 00J
Output.

上記比較回路12から出力される画像データD1〜D3
は、セグメント駆動回路6へ送られる。
Image data D1 to D3 output from the comparison circuit 12
is sent to the segment drive circuit 6.

このセグメント駆動回路6は、上記比較回路12からの
画像データD1〜D3に基づいてセグメント駆動信号を
発生し、液晶パネル8のセグメント電極を駆動する。第
3図及び第4図は、液晶パネル8に対するコモン駆動信
号及びセグメント駆動信号の合成波形、並びにこの合成
波形に対する液晶パネル8の光透過率の関係を、階調が
「○」−「4」及びr7J −r4Jに変化した場合に
ついて示したものである。
The segment drive circuit 6 generates segment drive signals based on the image data D1 to D3 from the comparison circuit 12, and drives the segment electrodes of the liquid crystal panel 8. 3 and 4 show the composite waveform of the common drive signal and the segment drive signal for the liquid crystal panel 8, and the relationship between the light transmittance of the liquid crystal panel 8 and this composite waveform, and the gradation ranges from "○" to "4". and r7J −r4J.

而して、A/D変換回路4から出力される画像データが
変化すると、その画像データに応じて液晶パネル8に対
する駆動電圧合成波形が変化する。
Thus, when the image data output from the A/D conversion circuit 4 changes, the drive voltage composite waveform for the liquid crystal panel 8 changes in accordance with the image data.

今、A/D変換回路4から出力される画像データの階調
が例えば「0」から「4」に変化したとすると、第5図
に示した従来回路では液晶パネル8の駆動電圧合成波形
が第3図(a)に示すように階調「4」に対応したもの
となり、液晶パネル8の光透過率は液晶の累積応答効果
によって第3図(b)に実線A1で示すように階段状に
変化し、数フレーム経過後に階調「4」に対応する値に
達する。なお、第3図(b)における破線A2は、[4
1(rOJ −r7Jに変化した場合の液晶パネル8の
光透過率の変化を参考のために示したちのである。一方
、本実施例においては、A/D変換回路4から出力され
る画像データの階調が「0」から「4」に変化した場合
、比較回路12からは画像データD1〜D3として最大
値「7」が出力される。この結果、画像データの階調が
変化した最初のフレームでは、液晶パネル8の駆動電圧
合成波形は第3図(C)に示すように階調「7」に対応
したものとなり、液晶パネル8の光透過率は第3図(d
)に実線A3で示すように1ステツプ目の立上り幅が大
きくなる。そして、次のフレームでは画像メモリ]]か
ら読出される4画素に1アドレスを割り当てて代表され
た1画素の画像データの階調が「4」となり、比較回路
12の入力端子A、Bに入力されるデータのレベルが同
じになるので、比較回路]2の出力端子Pからは入力 
Now, if the gradation of the image data output from the A/D conversion circuit 4 changes from, for example, "0" to "4", in the conventional circuit shown in FIG. As shown in FIG. 3(a), the light transmittance of the liquid crystal panel 8 corresponds to gradation "4" as shown by the solid line A1 in FIG. 3(b) due to the cumulative response effect of the liquid crystal. and reaches a value corresponding to gradation "4" after several frames have passed. Note that the broken line A2 in FIG. 3(b) is [4
For reference, the change in the light transmittance of the liquid crystal panel 8 when changing to 1 (rOJ - r7J) is shown for reference.On the other hand, in this embodiment, the image data output from the A/D conversion circuit 4 When the gradation changes from "0" to "4", the maximum value "7" is output from the comparison circuit 12 as the image data D1 to D3.As a result, the first frame in which the gradation of the image data changes In this case, the driving voltage composite waveform of the liquid crystal panel 8 corresponds to gradation "7" as shown in FIG. 3(C), and the light transmittance of the liquid crystal panel 8 is as shown in FIG. 3(d).
), the rising width of the first step becomes larger as shown by the solid line A3. Then, in the next frame, one address is assigned to four pixels read from the image memory], and the tone of the image data of one representative pixel becomes "4", which is input to input terminals A and B of the comparison circuit 12. Since the level of the data to be input is the same, the input from output terminal P of comparator circuit 2 is
.

端子Aに与えられるデータ、つまり、階調「4」のデー
タが出力される。従って、それ以後は液晶パネル8の駆
動電圧合成波形は、第3図(c)に示すように本来の階
調「4」に対応したものとなり、液晶パネル8の光透過
率もそれに応じて変化し、階調「4」に対応する値で一
定となる。
The data applied to terminal A, that is, the data of gradation "4" is output. Therefore, from then on, the drive voltage composite waveform of the liquid crystal panel 8 corresponds to the original gradation "4" as shown in FIG. 3(c), and the light transmittance of the liquid crystal panel 8 changes accordingly. However, the value becomes constant at the value corresponding to gradation "4".

上記のようにA/D変換回路4から出力される画像デー
タの階調が上がるときは、最初のフレームのみ液晶パネ
ル8が階調「7」で駆動されるので、光透過率の立上り
幅が大きくなり、画像データに対応する光透過率に達す
るまでの時間が短縮される。
As mentioned above, when the gradation of the image data output from the A/D conversion circuit 4 increases, the liquid crystal panel 8 is driven at gradation "7" only in the first frame, so the rise width of the light transmittance increases. The time required to reach the light transmittance corresponding to the image data is shortened.

また一方、A/D変換回路4から出力される画像データ
の階調が下がった場合、例えば階調が「7」から「4」
に変化したとすると、第5図に示した従来回路では液晶
パネル8の駆動電圧合成波形が第4図(a)に示すよう
に階調変化に対応したものとなり、液晶パネル8の光透
過率は液晶の累積応答効果によって第4図(b)に実線
B1で示すように階段状に低下し、数フレーム経過後に
階調「4」に対応する値に達する。なお、第4図(b)
における破線B2は、階調が「7」−「○」に変化した
場&の液晶パネル8の光透過率の変化を参考のために示
したものである。一方、本実施例においては、A/D変
換回路4から出力される画像データの階調が「7」から
「4」に変化した場合、比較回路12からは画像データ
D1〜D3として最小値rOJが出力される。この結果
、画像データの階調が変化した最初のフレームでは、液
晶パネル8の駆動電圧合成波形は第4図(C)に示すよ
うに階調「0」に対応したものとなり、液晶パネル8の
光透過率は第4図(d)に実線B3で示すように1ステ
ツプ目の立下り幅が大きくなる。そして、次のフレーム
では画像メモリ11から読出される4画素に1アドレス
を割り当てた画像データのlv調がr4Jとなり、比較
回路12の入力端子A、Bに入力されるデータのレベル
が同じになるので、比較回路12の出力端子Pからは入
力端子Aに与えられるデータ、つまり、階調「4」のデ
ータが出力される。従って、それ以後は液晶パネル8の
駆動電圧合成波形は、第4図(C)に示すように本来の
階調「4」に対応したものとなり、液晶パネル8の光透
過率もそれに応じて順次低下し、階調「4」に対応する
値で一定となる。
On the other hand, if the gradation of the image data output from the A/D conversion circuit 4 decreases, for example, the gradation changes from "7" to "4".
In the conventional circuit shown in FIG. 5, the drive voltage composite waveform of the liquid crystal panel 8 corresponds to the gradation change as shown in FIG. 4(a), and the light transmittance of the liquid crystal panel 8 changes. due to the cumulative response effect of the liquid crystal, decreases stepwise as shown by the solid line B1 in FIG. 4(b), and reaches a value corresponding to gradation "4" after several frames have passed. In addition, Fig. 4(b)
For reference, a broken line B2 in FIG. On the other hand, in this embodiment, when the gradation of the image data output from the A/D conversion circuit 4 changes from "7" to "4", the comparison circuit 12 outputs the minimum value rOJ as the image data D1 to D3. is output. As a result, in the first frame in which the gradation of the image data changes, the driving voltage composite waveform of the liquid crystal panel 8 corresponds to gradation "0" as shown in FIG. The light transmittance has a large falling width at the first step, as shown by the solid line B3 in FIG. 4(d). Then, in the next frame, the lv tone of the image data read out from the image memory 11, in which one address is assigned to four pixels, becomes r4J, and the levels of the data input to the input terminals A and B of the comparison circuit 12 become the same. Therefore, the data applied to the input terminal A, that is, the data of gradation "4" is output from the output terminal P of the comparator circuit 12. Therefore, from then on, the driving voltage composite waveform of the liquid crystal panel 8 corresponds to the original gradation "4" as shown in FIG. 4(C), and the light transmittance of the liquid crystal panel 8 also changes accordingly. The value decreases and becomes constant at the value corresponding to gradation "4".

上記のようにA/D変換回路4から出力される画像デー
タの階調が下がるときは、最初のフレームのみ液晶パネ
ル8か階調「0」で駆動されるので、光透過率の立下り
幅が大きくなり、画像データに対応する光透過率に達す
るまでの時間が短縮される。
As mentioned above, when the gradation of the image data output from the A/D conversion circuit 4 decreases, only the first frame is driven at the gradation level "0" of the liquid crystal panel 8, so the fall width of the light transmittance becomes larger, and the time required to reach the light transmittance corresponding to the image data is shortened.

尚、上記実施例では4画素分を1画素で代表させたが、
4画素の平均値をとって新しい画素と比較をしてもよい
In addition, in the above embodiment, four pixels were represented by one pixel, but
The average value of the four pixels may be taken and compared with the new pixel.

又、上記実施例では4画素を1アドレスに割り当てた場
合について説明したが、4画素に限らず複数画素を1ア
ドレスに割り当てたり、複数画素の平均値をとるように
してもよい。
Further, in the above embodiment, a case has been described in which four pixels are assigned to one address, but the number of pixels is not limited to four, and a plurality of pixels may be assigned to one address, or an average value of a plurality of pixels may be taken.

[発明の効果] 以上述べたように本発明によれば、累積応答する液晶パ
ネルを用いて画像を表示する液晶駆動方式において、画
像メモリを液晶パネルの複数画素に1アドレスを使用す
ることにより、画像メモリの記憶容量を小さくすること
ができると共に、画像データの階調が変化した時、その
階調が中間調であっても、階調が上がる場合は最大階調
値で、また、階調が下がる場合は最小階調値で液晶表示
パネルを駆動し、更に階調変化のない場合はその階調で
液晶表示パネルを駆動するようにしたので、これにより
累積応答する液晶パネルの立上り及び立下がりを急峻に
して応答速度を高めることができ、速く動く画像に対し
ても迅速に追随させることかできる。
[Effects of the Invention] As described above, according to the present invention, in a liquid crystal drive system that displays an image using a liquid crystal panel that responds cumulatively, by using one address for the image memory for multiple pixels of the liquid crystal panel, In addition to reducing the storage capacity of the image memory, when the gradation of image data changes, even if the gradation is an intermediate tone, if the gradation increases, the maximum gradation value is used, and the gradation When the gradation value decreases, the LCD panel is driven at the minimum gradation value, and when there is no gradation change, the LCD panel is driven at that gradation value. The response speed can be increased by making the fall steeper, and even fast-moving images can be quickly followed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は本発明の一実施例を示すもので、第1
図は液晶パネル駆動装置の回路構成を示すブロック図、
第2図は液晶パネルの4画素に画像メモリの1アドレス
を割り当てる場合を示す説明図、第3図は階調が「0」
から「4」に変化した場合の液晶パネルの駆動電圧合成
波形及び光透過率を示す図、第4図は階調が「7」から
「4」に変化した場合の液晶パネルの駆動電圧合成波形
及び光透過率を示す図、第5図は従来における液晶テレ
ビの構成を示すブロック図、第6図は第5図の動作を説
明するための液晶パネルの駆動電圧合成波形と光透過率
との関係を示す図である。 2・・・チューナ、3・・・テレビリニア回路、4・・
A/D変換回路、5・・・同期制御回路、6・・・セグ
メント駆動回路、7・・コモン電極駆動回路、8・・液
晶パネル、11・画像メモリ、12・・・比較回路。 出願人代理人 弁理士 鈴江武彦
Figures 1 to 4 show one embodiment of the present invention.
The figure is a block diagram showing the circuit configuration of the liquid crystal panel drive device.
Figure 2 is an explanatory diagram showing the case where one address of the image memory is assigned to four pixels of the liquid crystal panel, and Figure 3 is an explanatory diagram showing the case where the gradation is "0".
Figure 4 shows the driving voltage composite waveform and light transmittance of the liquid crystal panel when the gradation changes from "7" to "4". Figure 4 shows the driving voltage composite waveform of the liquid crystal panel when the gradation changes from "7" to "4". 5 is a block diagram showing the configuration of a conventional LCD television, and FIG. 6 is a diagram showing the combination of the drive voltage composite waveform of the liquid crystal panel and the light transmittance to explain the operation of FIG. 5. It is a figure showing a relationship. 2...Tuner, 3...TV linear circuit, 4...
A/D conversion circuit, 5... synchronous control circuit, 6... segment drive circuit, 7... common electrode drive circuit, 8... liquid crystal panel, 11... image memory, 12... comparison circuit. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】 累積応答する液晶パネルを用いて画像を表示する液晶駆
動方式において、 液晶パネルの複数画素に1アドレスを割り当てた表示用
デジタル画像データを1フレーム分記憶する画像メモリ
と、 上記デジタル画像データと上記画像メモリから1フレー
ム遅れて読出される複数画素に1アドレスを割り当てた
画像データとを各画素毎にレベル比較し、今回の画像デ
ータと1フレーム前の複数画素に1アドレスを割り当て
た画像データが同じ場合には今回の画像データをそのま
ま出力し、今回の画像データが1フレーム前の複数画素
に1アドレスを割り当てた画像データより大きい場合に
は画像データとして最大値を出力し、今回の画像データ
が1フレーム前の複数画素に1アドレスを割り当てた画
像データより小さい場合には画像データとして最小値を
出力する比較回路と、 この比較回路より出力される画像データに基づいて液晶
パネルを表示駆動する駆動手段と を具備したことを特徴とする液晶駆動方式。
[Scope of Claims] In a liquid crystal drive system that displays an image using a liquid crystal panel that responds cumulatively, an image memory that stores one frame of digital image data for display in which one address is assigned to a plurality of pixels of the liquid crystal panel; The levels of the digital image data are compared for each pixel with the image data that is read out from the image memory with one frame delay and one address is assigned to multiple pixels, and one address is assigned to the current image data and multiple pixels one frame before. If the assigned image data is the same, the current image data is output as is, and if the current image data is larger than the image data of the previous frame in which one address was assigned to multiple pixels, the maximum value is output as the image data. , a comparison circuit that outputs the minimum value as image data when the current image data is smaller than the image data of the previous frame in which one address is assigned to multiple pixels; A liquid crystal driving system characterized by comprising a driving means for driving a display panel.
JP2330678A 1990-11-30 1990-11-30 LCD drive system Expired - Lifetime JP3041951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2330678A JP3041951B2 (en) 1990-11-30 1990-11-30 LCD drive system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2330678A JP3041951B2 (en) 1990-11-30 1990-11-30 LCD drive system

Publications (2)

Publication Number Publication Date
JPH04204593A true JPH04204593A (en) 1992-07-24
JP3041951B2 JP3041951B2 (en) 2000-05-15

Family

ID=18235360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2330678A Expired - Lifetime JP3041951B2 (en) 1990-11-30 1990-11-30 LCD drive system

Country Status (1)

Country Link
JP (1) JP3041951B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756955B2 (en) 2001-10-31 2004-06-29 Mitsubishi Denki Kabushiki Kaisha Liquid-crystal driving circuit and method
WO2005122125A1 (en) * 2004-06-10 2005-12-22 Mitsubishi Denki Kabushiki Kaisha Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus
KR100595087B1 (en) * 2003-02-13 2006-06-30 미쓰비시덴키 가부시키가이샤 Image data processing apparatus, image data processing method and image display apparatus
US7164415B2 (en) 2001-11-29 2007-01-16 Hitachi, Ltd. Display controller and display device provided therewith
JP2007233120A (en) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd Liquid crystal display device
US7289161B2 (en) 2003-01-24 2007-10-30 Mitsubishi Denki Kabushiki Kaisha Frame data compensation amount output device, frame data compensation device, frame data display device, and frame data compensation amount output method, frame data compensation method
KR100783697B1 (en) * 2000-12-06 2007-12-07 삼성전자주식회사 Liquid Crystal Display device with a function of compensating a moving picture and driving apparatus and method thereof
JP2008129208A (en) * 2006-11-17 2008-06-05 Sharp Corp Image processor, liquid crystal display device, and image processing method
JP2016507780A (en) * 2013-01-28 2016-03-10 深▲セン▼市華星光電技術有限公司 Image processing apparatus and method, and liquid crystal display

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3673257B2 (en) * 2002-06-14 2005-07-20 三菱電機株式会社 Image data processing device, image data processing method, and liquid crystal display device
JP3594589B2 (en) 2003-03-27 2004-12-02 三菱電機株式会社 Liquid crystal driving image processing circuit, liquid crystal display device, and liquid crystal driving image processing method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783697B1 (en) * 2000-12-06 2007-12-07 삼성전자주식회사 Liquid Crystal Display device with a function of compensating a moving picture and driving apparatus and method thereof
US7327340B2 (en) 2001-10-31 2008-02-05 Mitsubishi Denki Kabushiki Kaisha Liquid-crystal driving circuit and method
KR100541140B1 (en) * 2001-10-31 2006-01-11 미쓰비시덴키 가부시키가이샤 Liquid-crystal driving circuit, liquid-crystal display device and image processing circuit
US6756955B2 (en) 2001-10-31 2004-06-29 Mitsubishi Denki Kabushiki Kaisha Liquid-crystal driving circuit and method
US7164415B2 (en) 2001-11-29 2007-01-16 Hitachi, Ltd. Display controller and display device provided therewith
US7289161B2 (en) 2003-01-24 2007-10-30 Mitsubishi Denki Kabushiki Kaisha Frame data compensation amount output device, frame data compensation device, frame data display device, and frame data compensation amount output method, frame data compensation method
KR100595087B1 (en) * 2003-02-13 2006-06-30 미쓰비시덴키 가부시키가이샤 Image data processing apparatus, image data processing method and image display apparatus
WO2005122125A1 (en) * 2004-06-10 2005-12-22 Mitsubishi Denki Kabushiki Kaisha Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus
KR100869881B1 (en) * 2004-06-10 2008-11-24 미쓰비시덴키 가부시키가이샤 Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus
US7961974B2 (en) 2004-06-10 2011-06-14 Mitsubishi Electric Corporation Liquid-crystal-driving image processing circuit, liquid-crystal-driving image processing method, and liquid crystal display apparatus
US8150203B2 (en) 2004-06-10 2012-04-03 Mitsubishi Electric Corporation Liquid-crystal-driving image processing circuit, liquid-crystal-driving image processing method, and liquid crystal display apparatus
JP2007233120A (en) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP2008129208A (en) * 2006-11-17 2008-06-05 Sharp Corp Image processor, liquid crystal display device, and image processing method
JP2016507780A (en) * 2013-01-28 2016-03-10 深▲セン▼市華星光電技術有限公司 Image processing apparatus and method, and liquid crystal display

Also Published As

Publication number Publication date
JP3041951B2 (en) 2000-05-15

Similar Documents

Publication Publication Date Title
US7696988B2 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
US6977636B2 (en) Liquid crystal display device driving method
JP4564222B2 (en) Control circuit for liquid crystal matrix display
JP2616652B2 (en) Liquid crystal driving method and liquid crystal display device
JPH0756532A (en) Liquid crystal panel driving device
US7649575B2 (en) Liquid crystal display device with improved response speed
US7969793B2 (en) Register configuration control device, register configuration control method, and program for implementing the method
US20050280641A1 (en) Pixel overdrive for an LCD panel with a very slow response (sticky) pixel
JPH04365094A (en) Liquid crystal panel driving device
JP3052418B2 (en) LCD panel drive
WO2015040971A1 (en) Image display device
US20050225525A1 (en) LCD overdrive with data compression for reducing memory bandwidth
JPH04204593A (en) Liquid crystal driving system
US20070195040A1 (en) Display device and driving apparatus thereof
US7508395B2 (en) Apparatus and method of processing signals
JP2000206492A (en) Liquid crystal display
US20080278423A1 (en) Driving method to improve response time of twistred nematic and super twisted nematic LCDs without increasing GRAM
US20120268431A1 (en) Drive circuit for display, display, and method of driving display
JP2601125B2 (en) LCD panel drive
JPH02107073A (en) Method and apparatus for inserting picture
JP2000267638A (en) Shading correction circuit
JP2000069432A (en) Scanning line converter
JP2014142448A (en) Image display device
JPS62103621A (en) Liquid crystal driving device
JP7246138B2 (en) Video processing device, video processing method, television receiver, control program, and recording medium

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11