JP7246138B2 - Video processing device, video processing method, television receiver, control program, and recording medium - Google Patents

Video processing device, video processing method, television receiver, control program, and recording medium Download PDF

Info

Publication number
JP7246138B2
JP7246138B2 JP2018073382A JP2018073382A JP7246138B2 JP 7246138 B2 JP7246138 B2 JP 7246138B2 JP 2018073382 A JP2018073382 A JP 2018073382A JP 2018073382 A JP2018073382 A JP 2018073382A JP 7246138 B2 JP7246138 B2 JP 7246138B2
Authority
JP
Japan
Prior art keywords
video signal
correction
frame
unit
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018073382A
Other languages
Japanese (ja)
Other versions
JP2019184743A (en
Inventor
智彦 森
誠 長谷川
慎吾 市川
慎司 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018073382A priority Critical patent/JP7246138B2/en
Publication of JP2019184743A publication Critical patent/JP2019184743A/en
Application granted granted Critical
Publication of JP7246138B2 publication Critical patent/JP7246138B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明の一様態は、映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体に関する。 One aspect of the present invention relates to a video processing device, a video processing method, a television receiver, a control program, and a recording medium.

近年、可変的なタイミングにより走査が可能な、G-SYNC(登録商標)対応の液晶表示装置が知られている。また、可変フレームレートの映像を伝送可能な通信インターフェース規格として、HDMI2.1(登録商標)が知られている。 In recent years, there has been known a G-SYNC (registered trademark) compatible liquid crystal display device capable of scanning with variable timing. Also, HDMI 2.1 (registered trademark) is known as a communication interface standard capable of transmitting video with a variable frame rate.

以下の特許文献1では、入力された可変フレームレートの映像信号に対して適切な電圧設定を行うディスプレイ装置が開示されている。また、以下の特許文献2では、転写の発生を抑制可能な表示制御装置が開示されている。 Japanese Unexamined Patent Application Publication No. 2002-200001 discloses a display device that performs appropriate voltage setting for an input video signal having a variable frame rate. Further, Patent Document 2 below discloses a display control device capable of suppressing the occurrence of transfer.

特願2015-552882号公報(2013年1月14日公開)Japanese Patent Application No. 2015-552882 (published on January 14, 2013) 国際公開第2016/171069号(2016年10月27日公開)International Publication No. 2016/171069 (published on October 27, 2016)

しかしながら、上述のような従来技術は、オーバードライブ、ディザリング、又はシャドー補正等、従来からの固定フレームレートにおける映像技術を、従来通りに可変フレームレートの映像に対して適用した場合、一時的に画面の一部が明るくなり過ぎる等の不具合が生じ、映像品位が低下することがあるという問題がある。 However, the prior art as described above, when conventional fixed frame rate video techniques such as overdrive, dithering, or shadow correction are applied to variable frame rate video as before, temporarily There is a problem that a part of the screen becomes too bright, and the quality of the image may be degraded.

本発明の一態様は、上記の問題に鑑みてなされたものであり、従来の固定フレームレートにおける映像技術を、可変フレームレートの映像に対して使用した場合の映像品位の低下を抑制することを目的とする。 One aspect of the present invention has been made in view of the above problems, and aims to suppress degradation in video quality when using conventional fixed frame rate video technology for variable frame rate video. aim.

上記の課題を解決するために、本発明の一態様に係る映像処理装置は、取得部と、補正部とを備えた映像処理装置であって、上記取得部は映像信号を取得し、上記補正部は、上記取得部が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断し、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、上記取得部が取得した映像信号に対する補正の度合いを弱めるか、又は、上記取得部が取得した映像信号に対する補正をオフにする。 In order to solve the above problems, a video processing device according to an aspect of the present invention is a video processing device including an acquisition unit and a correction unit, wherein the acquisition unit acquires a video signal, and corrects the video signal. The unit determines whether or not the video signal acquired by the acquisition unit includes a video signal whose frame interval can vary, and if it is determined that the video signal whose frame interval can vary is included. or weakens the degree of correction of the video signal acquired by the acquisition unit, or turns off the correction of the video signal acquired by the acquisition unit.

本発明の一態様によれば、従来の固定フレームレートにおける映像技術を、可変フレームレートの映像に対して使用した場合の映像品位の低下を抑制できる。 ADVANTAGE OF THE INVENTION According to one aspect of the present invention, it is possible to suppress degradation in video quality when a conventional fixed frame rate video technology is used for a variable frame rate video.

本実施形態に係るテレビジョン受像機の機能ブロック図である。1 is a functional block diagram of a television receiver according to this embodiment; FIG. オーバードライブ補正の動作を示す図である。FIG. 10 is a diagram showing the operation of overdrive correction; 実施形態1の処理の流れを示すフローチャートである。4 is a flowchart showing the flow of processing according to the first embodiment; 液晶表示装置の表示画面の各部分領域の明度を示す図である。FIG. 4 is a diagram showing the brightness of each partial area of the display screen of the liquid crystal display device; 実施形態2の処理の流れを示すフローチャートである。9 is a flowchart showing the flow of processing according to the second embodiment; 実施形態3に係る補正部における画像信号処理回路を模式的に示すブロック図である。FIG. 11 is a block diagram schematically showing an image signal processing circuit in a correction unit according to Embodiment 3; 液晶表示装置における一列目および二列目の画素と、一列目の画素の両側に配置される二本のソースラインとを模式的に示す図である。1 is a diagram schematically showing first and second columns of pixels in a liquid crystal display device and two source lines arranged on both sides of the first column of pixels; FIG. 液晶表示装置の対象の画素のソース電位の1フレーム間における変動を模式的に示す図である。FIG. 4 is a diagram schematically showing variations in source potential of a target pixel of a liquid crystal display device during one frame; (a)は、本発明の実施形態1の液晶表示装置において補正部による補正がなされていない場合の画素のソース電位の一例を示す図であり、(b)は、上記実施形態1の液晶表示装置において補正部が算出する補正値の一例を示す図であり、(c)は、上記実施形態1の液晶表示装置において補正部によってソース電圧が補正された場合の画素のソース電位の一例を示す図である。(a) is a diagram showing an example of the source potential of a pixel when correction is not performed by a correction unit in the liquid crystal display device of Embodiment 1 of the present invention, and (b) is a liquid crystal display of Embodiment 1. FIG. FIG. 10C is a diagram showing an example of a correction value calculated by a correction unit in the device, and (c) shows an example of the source potential of a pixel when the source voltage is corrected by the correction unit in the liquid crystal display device of Embodiment 1; It is a diagram. (a)は、1フレーム反転でソース電圧を印加する液晶表示装置におけるソース電位の、前のフレーム分から次のフレーム分までの期間での変動を模式的に示す図であり、(b)は、(a)のうちの、現時点からその次の1フレーム分までの期間でのソース電位の変動を模式的に示す図である。(a) is a diagram schematically showing a change in the source potential in a liquid crystal display device in which a source voltage is applied by one-frame inversion from the previous frame to the next frame; FIG. 12A is a diagram schematically showing fluctuations in the source potential during the period from the current point to the next one frame in (a). ソース電位の変動において、ブランキング期間が生じた場合の例を示す図である。FIG. 10 is a diagram showing an example of a case where a blanking period occurs in fluctuation of the source potential; フレームレートが変動する映像信号の入出力を示す図である。FIG. 3 is a diagram showing input and output of video signals with varying frame rates;

本発明の実施形態について図1~図12を参照して説明すれば以下の通りである。 An embodiment of the present invention will be described below with reference to FIGS. 1 to 12. FIG.

〔実施形態1〕
以下、本発明の一実施形態について、図1~図3を参照して説明する。本実施形態においては、映像信号のフレームレートに応じて、オーバードライブ処理の度合いを制御する構成について説明する。
[Embodiment 1]
An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. FIG. In this embodiment, a configuration for controlling the degree of overdrive processing according to the frame rate of the video signal will be described.

(テレビジョン受像機1の構成)
図1は、本実施形態に係るテレビジョン受像機1の機能ブロック図である。図1に示す通り、テレビジョン受像機1は、映像処理装置10、テレビ制御部14、及び表示部16を備える。テレビジョン受像機1は、映像出力装置100等の外部の装置から入力された映像を、又図1には図示しないチューナーを介してテレビ放送を、表示する装置である。
(Configuration of television receiver 1)
FIG. 1 is a functional block diagram of a television receiver 1 according to this embodiment. As shown in FIG. 1 , the television receiver 1 includes a video processing device 10 , a television control section 14 and a display section 16 . The television receiver 1 is a device that displays video input from an external device such as the video output device 100 or television broadcasting via a tuner (not shown in FIG. 1).

映像処理装置10は、取得した映像信号に対して、映像品位を高める補正を行う装置であって、装置制御部11を備える。装置制御部11は、映像処理装置10全体を統括する制御装置であって、取得部12及び補正部13としても機能する。取得部12は、映像出力装置100等の外部の装置から映像信号を取得する。補正部13は、取得部12が取得した映像信号に対するオーバードライブ補正処理を行う。なお、当該オーバードライブ補正処理は、補正部13が、表示部16による画面表示処理に干渉することにより実現される。オーバードライブ補正の詳細については後述する。 The video processing device 10 is a device that corrects an acquired video signal to improve video quality, and includes a device control unit 11 . The device control unit 11 is a control device that controls the entire video processing device 10 and also functions as an acquisition unit 12 and a correction unit 13 . Acquisition unit 12 acquires a video signal from an external device such as video output device 100 . The correction unit 13 performs overdrive correction processing on the video signal acquired by the acquisition unit 12 . Note that the overdrive correction processing is realized by the correction unit 13 interfering with the screen display processing by the display unit 16 . Details of the overdrive correction will be described later.

テレビ制御部14は、テレビジョン受像機1全体を統括する制御装置であって、表示制御部15としても機能する。表示制御部15は、表示部16の画面表示処理に係る処理を行う。表示部16は、動画像を表示する表示パネルである。 The television control unit 14 is a control device that controls the entire television receiver 1 and also functions as a display control unit 15 . The display control unit 15 performs processing related to screen display processing of the display unit 16 . The display unit 16 is a display panel that displays moving images.

映像出力装置100は、映像信号を供給する装置である。当該映像信号は、映像出力装置100が生成する構成でもよい。映像出力装置100の例としては、ゲーム機等が挙げられる。 The video output device 100 is a device that supplies a video signal. The video signal may be generated by the video output device 100 . An example of the video output device 100 is a game machine.

なお、テレビジョン受像機1が備える各部材は単数であることに限定されず、複数の当該部材を備える構成でもよい。 It should be noted that each member included in the television receiver 1 is not limited to a single member, and may be configured to include a plurality of such members.

(オーバードライブ補正処理)
以下、図2を参照して、本実施形態の前提となるオーバードライブ補正(オーバードライブ駆動)の処理の一例について、オーバードライブ補正機能を有する液晶表示装置を例に挙げて説明する。
(Overdrive correction processing)
An example of the overdrive correction (overdrive driving) process, which is the premise of the present embodiment, will be described below with reference to FIG. 2, taking a liquid crystal display device having an overdrive correction function as an example.

図2の各図は、オーバードライブ補正の動作を示す図である。オーバードライブ補正とは、液晶素子に対する印加電圧を一時的に高め、液晶素子が所望の画素電圧に達するまでの時間、つまり所望の明度の色を発色するまでの時間を短縮する技術である。 Each diagram in FIG. 2 is a diagram showing the operation of overdrive correction. Overdrive correction is a technique for temporarily increasing the voltage applied to a liquid crystal element to shorten the time required for the liquid crystal element to reach a desired pixel voltage, that is, the time required for the color to develop a desired lightness.

ここで、図2の各図において、グラフの横軸は時間(秒)を表す。また、液晶表示装置は、1/60秒ごとに画面のリフレッシュを行う。換言すると、液晶表示装置のリフレッシュレートは、60Hzである。また、直線により構成された波形は、液晶素子に印加する電圧である出力階調を表し、曲線を含む波形は、時間の経過に伴う液晶応答、つまり当該液晶素子の発色度合いあるいは輝度を表す。 Here, in each diagram of FIG. 2, the horizontal axis of the graph represents time (seconds). Further, the liquid crystal display device refreshes the screen every 1/60th of a second. In other words, the refresh rate of the liquid crystal display device is 60 Hz. A waveform composed of straight lines represents the output gradation, which is the voltage applied to the liquid crystal element, and a waveform including curved lines represents the liquid crystal response over time, that is, the degree of color development or luminance of the liquid crystal element.

図2(a)は、液晶表示装置に入力される映像信号のフレームレートが変動しない場合におけるオーバードライブ補正の動作を示す図である。 FIG. 2A is a diagram showing the operation of overdrive correction when the frame rate of the video signal input to the liquid crystal display device does not fluctuate.

図2(a)に示す例において、液晶素子には、電圧を印加し始めてから1フレーム後、つまり1/60秒後に所望の明度に達する印加電圧、換言すると、縦軸のBの値に対応する所望の画素電圧に達するように設定された印加電圧であって、図中のBよりも高いCの値に対応する印加電圧が最初に加えられている。なお、点線の曲線を含む波形は、オーバードライブ補正を用いない場合における液晶応答を表す。オーバードライブ補正を行わない場合、液晶素子には、最初からBの値に対応する電圧が印加される。 In the example shown in FIG. 2(a), the voltage applied to the liquid crystal element reaches the desired brightness after one frame, that is, 1/60 second after the start of voltage application. Applied voltages set to reach the desired pixel voltage of 100000000000000000000000000000000000000000. Note that the waveform including the dotted curve represents the liquid crystal response when no overdrive correction is used. When overdrive correction is not performed, a voltage corresponding to the value of B is applied to the liquid crystal element from the beginning.

図2(b)は、液晶表示装置に入力される映像信号フレーム間隔が変動した場合における、オーバードライブ補正の動作を示す図である。図2(b)に示す例においては、Cの値に対応する電圧を液晶素子に印加する時間が図2(a)の場合よりも長い。従って、一時的に液晶素子の画素電圧が、Bの値に対応する所望の画素電圧よりも高くなる。つまり、一時的に当該液晶素子の明度が所望の値よりも高くなり、映像品位が低下する虞がある。 FIG. 2B is a diagram showing the operation of overdrive correction when the video signal frame interval input to the liquid crystal display device is changed. In the example shown in FIG. 2(b), the time for applying the voltage corresponding to the value of C to the liquid crystal element is longer than in the case of FIG. 2(a). Therefore, the pixel voltage of the liquid crystal element temporarily becomes higher than the desired pixel voltage corresponding to the B value. That is, there is a possibility that the brightness of the liquid crystal element temporarily becomes higher than the desired value, and the image quality deteriorates.

図2(c)は、図2(b)のオーバードライブの補正処理の度合いを弱めた場合における、液晶表示装置の動作を示す図である。液晶表示装置は、入力される映像信号に、フレーム間隔が変動し得る映像信号が含まれていると判断した場合、図2(c)に示すように、液晶素子に加える印加電圧を、Bの値に対応する電圧以上の範囲において、予め設定された分、低くするように制御する。換言すると、液晶表示装置は、上記映像信号に対するオーバードライブ補正の度合いを弱める。あるいは、上述した場合に、液晶表示装置は、上記映像信号に対するオーバードライブ補正をオフにしてもよい。 FIG. 2(c) is a diagram showing the operation of the liquid crystal display device when the degree of overdrive correction processing in FIG. 2(b) is weakened. When the liquid crystal display device judges that the input video signal includes a video signal whose frame interval can fluctuate, the voltage applied to the liquid crystal element is changed to B, as shown in FIG. 2(c). In the range above the voltage corresponding to the value, it is controlled to be lowered by a preset amount. In other words, the liquid crystal display device weakens the degree of overdrive correction for the video signal. Alternatively, in the case described above, the liquid crystal display device may turn off the overdrive correction for the video signal.

図2(c)に示す構成によれば、一部の液晶が明るくなりすぎることに由来する映像品位の低下を抑制することができる。 According to the configuration shown in FIG. 2C, it is possible to suppress deterioration in image quality due to excessive brightness of some liquid crystals.

(処理の流れ)
図1の構成を用いた本実施形態における処理の流れについて、図1~図3を参照してステップごとに説明する。図3は、本実施形態の処理の流れを示すフローチャートである。
(Processing flow)
The flow of processing in this embodiment using the configuration of FIG. 1 will be described step by step with reference to FIGS. 1 to 3. FIG. FIG. 3 is a flow chart showing the flow of processing in this embodiment.

(S101)
ステップS101において、取得部12は、映像出力装置100から映像信号を取得する。
(S101)
In step S<b>101 , the acquisition unit 12 acquires a video signal from the video output device 100 .

(S102)
続いて、ステップS102において、補正部13は、ステップS101において取得部12が取得した映像信号のフレームレートが前回のステップS102における判定から変動したか否かを判定する。フレームレートが変動した場合、続いてステップS103の処理が実行され、フレームレートが変動していない場合、続いてS104の処理が実行される。なお、最初に本ステップに遷移した場合、続いてステップS104の処理が実行される。
(S102)
Subsequently, in step S102, the correction unit 13 determines whether the frame rate of the video signal acquired by the acquisition unit 12 in step S101 has changed from the previous determination in step S102. If the frame rate has changed, then the process of step S103 is executed, and if the frame rate has not changed, then the process of S104 is executed. It should be noted that when the process first transitions to this step, the process of step S104 is subsequently executed.

(S103)
ステップS103において、補正部13は、図2(c)を参照して上述したように、映像信号に対するオーバードライブ補正の度合いを弱めることを決定する。あるいは、本ステップにおいては、補正部13が、上記映像信号に対するオーバードライブ補正をオフにすることを決定する構成でもよい。
(S103)
In step S103, the correction unit 13 determines to weaken the degree of overdrive correction for the video signal, as described above with reference to FIG. 2(c). Alternatively, in this step, the correction unit 13 may determine to turn off the overdrive correction for the video signal.

(S104)
ステップS104において、補正部13は、映像信号に対して通常のオーバードライブ補正処理を行うことを決定する。
(S104)
In step S104, the correction unit 13 determines to perform normal overdrive correction processing on the video signal.

(S105)
ステップS105において、表示制御部15は、ステップS101において取得部12が取得した映像信号が示す映像を表示させる。なお、当該映像の表示においては、補正部13が、ステップS103又はステップS104において決定した度合いによるオーバードライブ補正を施す。
(S105)
In step S105, the display control unit 15 displays an image indicated by the video signal acquired by the acquisition unit 12 in step S101. In displaying the image, the correction unit 13 performs overdrive correction according to the degree determined in step S103 or step S104.

テレビジョン受像機1は、上述したステップS101からステップS105までの処理を、ユーザが所定の終了操作を行うまで繰り返し実行する。以上が図3のフローチャートに基づく処理の流れである。 The television receiver 1 repeats the processing from step S101 to step S105 described above until the user performs a predetermined end operation. The above is the flow of processing based on the flowchart of FIG.

〔実施形態2〕
本発明の第2の実施形態について、以下に説明する。本実施形態においては、映像信号のフレームレートに応じて、ディザリング処理のオン/オフを制御する構成について説明する。なお便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
[Embodiment 2]
A second embodiment of the present invention will be described below. In this embodiment, a configuration for controlling on/off of the dithering process according to the frame rate of the video signal will be described. For the sake of convenience, members having the same functions as those of the members described in the above embodiments are denoted by the same reference numerals, and descriptions thereof are omitted.

(テレビジョン受像機1の構成)
本実施形態においても、図1に示す構成を用いる。ただし、本実施形態に係る補正部13は、ディザリング補正処理を行う機能を有する。
(Configuration of television receiver 1)
The configuration shown in FIG. 1 is also used in this embodiment. However, the correction unit 13 according to the present embodiment has a function of performing dithering correction processing.

(ディザリング補正処理)
以下、図4を参照して、本実施形態の前提となるディザリング補正の処理と、表示画面に生じ得る明度の偏りとについて、ディザリング補正機能を有する液晶表示装置を例に挙げて説明する。
(Dithering correction processing)
Hereinafter, with reference to FIG. 4, a liquid crystal display device having a dithering correction function will be described as an example of dithering correction processing, which is a premise of the present embodiment, and uneven brightness that may occur on the display screen. .

ディザリングとは、異なる色の画素をバラバラに混ぜて配置することで、中間色を表現する技術である。ディザリングを行うことにより、例えば2色の画素だけを用いてグラデーションを表現することができる。 Dithering is a technique for expressing intermediate colors by randomly mixing and arranging pixels of different colors. By performing dithering, for example, gradation can be expressed using only pixels of two colors.

しかしながら、ディザリング処理が施された領域には、少ない色数の画素が特定のパターンにより配置されており、拡大した場合は勿論、当該領域が必要以上に明るくなった場合にもディザリングのパターンが目立つ場合がある。 However, in the dithered area, pixels with a small number of colors are arranged in a specific pattern. may stand out.

一方、表示装置に入力される映像信号のフレームレートが変動した場合、画面の一部が一時的に明るく見える場合がある。以下、上述した場合の一例を簡略化したモデルにより説明する。 On the other hand, when the frame rate of the video signal input to the display device fluctuates, part of the screen may appear bright temporarily. An example of the above case will be described below using a simplified model.

図4は、液晶表示装置の表示画面の各部分領域の明度を示す図である。図4(a)及び図4(b)の各グラフは、上から順に表示領域I~IVに対応し、グラフの横軸は時間(秒)を表す。また、当該液晶表示装置のリフレッシュレートは通常60Hzであるが、入力される映像信号のフレームレートに応じたタイミングにより、走査を行うことが可能である。また、表示画面の部分領域IからIVまでに対して、所定の補正が順番に施される。ここで、当該補正が施されている間、当該部分領域の輝度値が512から513に上昇するものとする。 FIG. 4 is a diagram showing the brightness of each partial area of the display screen of the liquid crystal display device. Each graph in FIGS. 4A and 4B corresponds to display areas I to IV in order from the top, and the horizontal axis of the graph represents time (seconds). Further, although the refresh rate of the liquid crystal display device is usually 60 Hz, scanning can be performed at timing according to the frame rate of the input video signal. Further, predetermined corrections are sequentially applied to the partial areas I to IV of the display screen. Here, it is assumed that the luminance value of the partial area increases from 512 to 513 while the correction is being performed.

図4(a)は、フレームレートが変動しない場合における、表示画面の各部分領域の明度を示す図である。例えば表示領域Iは、1フレーム目において輝度値が513、他の3フレームにおいては輝度値が512である。結果、4フレーム分における輝度値の累算値は、2049となる。他の部分領域II~IVにおいても何れかの1フレーム分の間、輝度値が513であり、他の3フレームにおいては輝度値が512であるので、同様に輝度値の累算値は、2049となる。 FIG. 4A is a diagram showing the brightness of each partial area of the display screen when the frame rate does not fluctuate. For example, the display area I has a luminance value of 513 in the first frame and a luminance value of 512 in the other three frames. As a result, the cumulative value of luminance values for four frames is 2,049. In the other partial regions II to IV, the luminance value is 513 for any one frame, and the luminance value is 512 for the other three frames. becomes.

また、1フレーム目においては、部分領域Iの輝度値が513、他の部分領域II~IVの輝度値が512であるので、画面全体での輝度値の累算値は、2049となる。2~4フレーム目においても、何れかの部分領域の輝度値が513、他の部分領域の輝度値が512であるので、画面全体での輝度値の累算値は、2049となる。各フレームの画面切り替えは高速で行われる為、上述した4フレーム間において、通常、各部分領域間に明度の偏りは無いように見える。 Further, in the first frame, the luminance value of the partial area I is 513, and the luminance values of the other partial areas II to IV are 512, so the total luminance value of the entire screen is 2,049. In the 2nd to 4th frames, the luminance value of one of the partial areas is 513 and the luminance value of the other partial area is 512, so the cumulative luminance value of the entire screen is 2,049. Since the screen switching of each frame is performed at high speed, it seems that there is usually no bias in brightness between the partial regions in the four frames described above.

図4(b)は、フレームレートが変動した場合における表示画面の各部分領域の明度を示す図である。図4(b)に示す例においても、各フレームにおいて、何れかの部分領域の輝度値が513、他の部分領域の輝度値が512であるので、画面全体での輝度値の累算値は、2049となる。 FIG. 4B is a diagram showing the brightness of each partial area of the display screen when the frame rate fluctuates. In the example shown in FIG. 4B as well, in each frame, the luminance value of one of the partial regions is 513 and the luminance value of the other partial region is 512, so the cumulative luminance value of the entire screen is , 2049.

一方で、表示領域Iは、図4(a)に示した場合よりも輝度値が513である時間が長い。従って、4フレーム間における表示領域Iの輝度値の累算値は、2049を上回り、他の表示領域II~IVの輝度値の累算値よりも高くなる。また、表示領域IIは、図4(a)に示した場合よりも輝度値が513である時間が短い。従って、4フレーム間における表示領域IIの輝度値の累算値は、2049を下回り、他の表示領域I、III、IVの輝度値の累算値よりも低くなる。 On the other hand, the display area I has a luminance value of 513 for a longer period of time than in the case shown in FIG. 4(a). Therefore, the accumulated luminance value of the display area I in the four frames exceeds 2049, which is higher than the accumulated luminance values of the other display areas II to IV. In the display area II, the time during which the luminance value is 513 is shorter than in the case shown in FIG. 4(a). Therefore, the accumulated luminance value of the display area II in the four frames is less than 2049, which is lower than the accumulated luminance values of the other display areas I, III, and IV.

結果、上述した4フレーム間において、表示領域Iだけが他の表示領域II~IVよりも明度が高く見え、ディザリングのパターンが目立つ虞がある。 As a result, in the four frames described above, only the display area I appears to have a higher brightness than the other display areas II to IV, and the dithering pattern may stand out.

液晶表示装置は、入力される映像信号に、フレーム間隔が変動し得る映像信号が含まれていると判断した場合、映像信号に対するディザリング補正をオフにすることにより、映像品位の低下を抑制することができる。 When the liquid crystal display device determines that an input video signal includes a video signal whose frame interval may fluctuate, the liquid crystal display device suppresses deterioration in video quality by turning off dithering correction for the video signal. be able to.

(処理の流れ)
図1の構成を用いた本実施形態における処理の流れについて、図1及び図5を参照してステップごとに説明する。図5は、本実施形態の処理の流れを示すフローチャートである。
(Processing flow)
The flow of processing in this embodiment using the configuration of FIG. 1 will be described step by step with reference to FIGS. 1 and 5. FIG. FIG. 5 is a flow chart showing the flow of processing in this embodiment.

(S101、S102)
ステップS101及びステップS102においては、実施形態1と同様の処理を行う。ステップS101において取得部12が取得した映像信号のフレームレートが、前回のステップS102における判定から変動した場合、続いてステップS203の処理が実行され、フレームレートが変動していない場合、続いてS204の処理が実行される。なお、最初に本ステップに遷移した場合、続いてステップS204の処理が実行される。
(S101, S102)
In steps S101 and S102, the same processing as in the first embodiment is performed. If the frame rate of the video signal acquired by the acquisition unit 12 in step S101 has changed from the previous determination in step S102, then the process of step S203 is executed. Processing is performed. It should be noted that when the process first transitions to this step, the process of step S204 is subsequently executed.

(S203)
続いて、ステップS203において、補正部13は、入力された映像信号に対するディザリング補正をオフにする。
(S203)
Subsequently, in step S203, the correction unit 13 turns off the dithering correction for the input video signal.

(S204)
ステップS204において、補正部13は、映像信号に対してディザリング補正を施す。
(S204)
In step S204, the correction unit 13 applies dithering correction to the video signal.

(S205)
ステップS205において、表示制御部15は、ステップS101において取得部12が取得した映像信号が示す映像を表示させる。
(S205)
In step S205, the display control unit 15 displays an image indicated by the video signal acquired by the acquisition unit 12 in step S101.

テレビジョン受像機1は、上述したステップS101からステップS205までの処理を、ユーザが所定の終了操作を行うまで繰り返し実行する。以上が図3のフローチャートに基づく処理の流れである。 The television receiver 1 repeats the processing from step S101 to step S205 described above until the user performs a predetermined end operation. The above is the flow of processing based on the flowchart of FIG.

〔実施形態3〕
本発明の第3の実施形態について、以下に説明する。本実施形態においては、映像信号のフレームレートに応じて、シャドー補正のオン/オフを制御する構成について説明する。なお便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
[Embodiment 3]
A third embodiment of the present invention will be described below. In this embodiment, a configuration for controlling ON/OFF of shadow correction according to the frame rate of the video signal will be described. For the sake of convenience, members having the same functions as those of the members described in the above embodiments are denoted by the same reference numerals, and descriptions thereof are omitted.

(テレビジョン受像機1の構成)
本実施形態においても、図1に示す構成を用いる。ただし、本実施形態に係る補正部13は、図6に示す構成、及びシャドー補正処理を行う機能を有する。
(Configuration of television receiver 1)
The configuration shown in FIG. 1 is also used in this embodiment. However, the correction unit 13 according to the present embodiment has the configuration shown in FIG. 6 and the function of performing shadow correction processing.

図6は、本実施形態に係る補正部13における画像信号処理回路を模式的に示すブロック図である。補正部13は、入力部31、階調電圧変換部32、垂直電圧積算部33、基準電圧積算部34、加減算部35、係数乗算部36、補正値算出部37、補正値加算部38および出力部39を含む。 FIG. 6 is a block diagram schematically showing an image signal processing circuit in the correction section 13 according to this embodiment. The correction unit 13 includes an input unit 31, a gradation voltage conversion unit 32, a vertical voltage integration unit 33, a reference voltage integration unit 34, an addition/subtraction unit 35, a coefficient multiplication unit 36, a correction value calculation unit 37, a correction value addition unit 38, and an output Including part 39 .

また、本実施形態に係るテレビジョン受像機1は、1フレームごとに液晶素子への印加電圧の極性を反転させるフレーム反転駆動方式により画面表示を行う。 Further, the television receiver 1 according to the present embodiment performs screen display by a frame inversion driving method in which the polarity of the voltage applied to the liquid crystal element is inverted for each frame.

(表示制御の概要)
以下、図6~図10を参照して、本実施形態の前提となるシャドー補正の処理と、シャドー補正に用いるパラメータの算出方法について、シャドー補正機能を有する液晶表示装置を例に挙げて項目ごとに説明する。当該液晶装置は、本実施形態に係るテレビジョン受像機1と同様に、補正部13を備える。
(Outline of display control)
Hereinafter, with reference to FIGS. 6 to 10, the processing of shadow correction that is the premise of the present embodiment and the method of calculating parameters used for shadow correction will be described for each item, taking a liquid crystal display device having a shadow correction function as an example. to explain. The liquid crystal device includes a correction section 13, like the television receiver 1 according to the present embodiment.

補正部13は、対象の画素20のソース電位の次の1フレームにおける変位量(次の1フレーム分の変位量)を用いて対象の画素20のソース電位の補正値を算出する。上記対象画素のソース電圧の上記変位量の算出以外は、補正部13による上記対象画素へ印加されるソース電圧の補正値の算出は、例えば、特許文献2に記載されているような公知の方法によって行うことが可能である。 The correction unit 13 calculates the correction value of the source potential of the target pixel 20 using the amount of displacement of the source potential of the target pixel 20 in the next one frame (the amount of displacement for the next one frame). Except for the calculation of the displacement amount of the source voltage of the target pixel, calculation of the correction value of the source voltage applied to the target pixel by the correction unit 13 is performed by a known method such as that described in Patent Document 2, for example. can be done by

まず、入力部31には、液晶表示装置において表示する画像の画像データが入力される。入力部31は、当該画像データを後段の階調電圧変換部32に出力する。 First, image data of an image to be displayed on the liquid crystal display device is input to the input unit 31 . The input unit 31 outputs the image data to the subsequent gradation voltage conversion unit 32 .

階調電圧変換部32は、入力部31から入力された画像データ(入力階調)をソース電圧に変換する。たとえば、階調電圧変換部32は、共通電極の電位(Vcom)を基準とし、それより低い電圧をマイナス、それより高い電圧をプラスとするLUT(ルックアップテーブル)を用いて上記入力階調をソース電圧に変換する。階調電圧変換部32は、当該ソース電圧を後段の垂直電圧積算部33および基準電圧積算部34に出力する。 The gradation voltage conversion section 32 converts image data (input gradation) input from the input section 31 into a source voltage. For example, the gradation voltage conversion unit 32 converts the input gradation by using a LUT (lookup table) in which voltages lower than the common electrode potential (Vcom) are used as a reference and voltages higher than the Vcom are set as negative values and positive voltages higher than the common electrode potential. Convert to source voltage. The gradation voltage conversion section 32 outputs the source voltage to the vertical voltage integration section 33 and the reference voltage integration section 34 in the latter stage.

垂直電圧積算部33および基準電圧積算部34、それらの後段の加減算部35における作業については、後述する。これらにより、対象の画素20のソース電位の次の1フレームにおける変位量が求められる。加減算部35は、上記変位量を後段の係数乗算部36に出力する。 Operations of the vertical voltage integrator 33, the reference voltage integrator 34, and the addition/subtraction unit 35 subsequent thereto will be described later. From these, the amount of displacement of the source potential of the target pixel 20 in the next one frame is obtained. The addition/subtraction unit 35 outputs the displacement amount to the subsequent coefficient multiplication unit 36 .

係数乗算部36は、上記変位量に係数を乗算し、当該係数を乗じた上記変位量を後段の補正値算出部37に出力する。上記係数は、例えば、画素20の全体の容量(ΣC)に対する、画素20におけるソースラインS1による寄生容量(Csou1)の比(Csou1/ΣC)である。 The coefficient multiplication unit 36 multiplies the displacement amount by a coefficient, and outputs the displacement amount multiplied by the coefficient to the correction value calculation unit 37 in the subsequent stage. The coefficient is, for example, the ratio (Csou1/ΣC) of the parasitic capacitance (Csou1) due to the source line S1 in the pixel 20 to the total capacitance (ΣC) of the pixel 20 .

補正値算出部37は、係数乗算部36で求められた上記変位量と画素20の階調とから補正値(補正階調)を算出し、後段の補正値加算部38に出力する。 The correction value calculation unit 37 calculates a correction value (correction gradation) from the displacement amount obtained by the coefficient multiplication unit 36 and the gradation of the pixel 20, and outputs the correction value to the correction value addition unit 38 in the subsequent stage.

補正値加算部38は、表示画像の階調に、補正値算出部37による補正値(補正階調)を加算する。こうして、補正値加算部38は、補正後の出力階調を算出し、出力部39に出力する。 The correction value addition unit 38 adds the correction value (correction gradation) from the correction value calculation unit 37 to the gradation of the display image. In this way, the correction value adding section 38 calculates the corrected output gradation and outputs it to the output section 39 .

なお、補正値算出部37によって算出される補正値は、正、負のいずれの数であり得る。たとえば、画素20のソース電位が、画素20を明るくする方向にずれている場合には、上記補正値は負の数になり、暗くなる方向にずれている画素20では、上記補正値が正の数になる。 The correction value calculated by the correction value calculator 37 can be either a positive number or a negative number. For example, when the source potential of the pixel 20 deviates in the direction of making the pixel 20 brighter, the correction value becomes a negative number. be a number.

出力部39は、補正値加算部38からの補正された出力階調をソースドライバに送る。 The output unit 39 sends the corrected output gradation from the correction value adding unit 38 to the source driver.

(変位量の算出法)
次いで、補正部13が行う上記対象画素のソース電位の変位量の算出方法について説明する。当該変位量の算出は、垂直電圧積算部33および基準電圧積算部34、それらの後段の加減算部35より行われる。
(Calculation method of displacement amount)
Next, a method of calculating the displacement amount of the source potential of the target pixel, which is performed by the correction unit 13, will be described. The displacement amount is calculated by the vertical voltage integrating section 33, the reference voltage integrating section 34, and the addition/subtraction section 35 in the latter stage thereof.

補正部13は、対象の画素20のソース電位の次の1フレームにおける変位量(次の1フレーム分の変位量)を、対象の画素20の書き込みタイミングを起点としたときの、対象の画素20のソース電位の過去1フレーム分の積算値を参照して算出する。 The correction unit 13 calculates the amount of displacement of the source potential of the target pixel 20 in the next one frame (the amount of displacement for the next one frame) in the target pixel 20 when the write timing of the target pixel 20 is set as the starting point. is calculated by referring to the integrated value of the source potential of the previous frame.

1フレーム分の垂直走査に要する時間は、例えば、毎秒60フレームのフレームレートとした場合、1/60秒間という非常に短い時間である。よって、動画、静止画のいずれにおいても、あるフレームにおけるソース電位は、その前のフレームのソース電位のよい近似になっている。よって、上記変位量を求めるにあたって、例えば、現時点に対して次の1フレーム分の積算値を、その前の1フレーム分の積算値に置き換えることが実質的には可能である。このように、直近の実際の1フレーム分のソース電位の積算量を参照することにより、次の1フレーム分の積算値を、それを実際に算出するための多大な処理をせずに、より簡易な処理によって得ることができる。 The time required for vertical scanning for one frame is, for example, a very short time of 1/60 second when the frame rate is 60 frames per second. Therefore, in both moving images and still images, the source potential in a certain frame is a good approximation of the source potential in the previous frame. Therefore, in obtaining the displacement amount, for example, it is practically possible to replace the integrated value for the next one frame with respect to the current time with the integrated value for the previous one frame. In this way, by referring to the most recent actual integrated amount of the source potential for one frame, the integrated value for the next one frame can be obtained without a large amount of processing for actually calculating it. It can be obtained by simple processing.

上記変位量を求めるための上記積分値の用い方は、当該変位量を求めることが可能な範囲において適宜に決めることが可能である。たとえば、補正部13は、対象の画素20のソース電位の次の1フレーム分の変位量を、二つの積分値の差により算出する。第一の積分値は、対象の画素20の書き込みタイミングを起点としたときの過去1フレーム分の期間における対象の画素20の実際のソース電位の積算値である。第二の積分値は、対象の画素20の書き込みタイミングを起点としたときのソース電位を1フレーム分の期間、積算した値である。 The method of using the integral value for obtaining the displacement amount can be appropriately determined within the range in which the displacement amount can be obtained. For example, the correction unit 13 calculates the amount of displacement of the source potential of the target pixel 20 for the next one frame from the difference between the two integrated values. The first integrated value is the integrated value of the actual source potential of the target pixel 20 in the past one-frame period starting from the writing timing of the target pixel 20 . The second integrated value is a value obtained by integrating the source potential for a period of one frame when the writing timing of the target pixel 20 is set as a starting point.

次に、上記第一および第二の積算値の求め方を説明する。図7は、液晶表示装置における一列目および二列目の画素と、一列目の画素の両側に配置される二本のソースラインとを模式的に示す図である。図7は、一例として、4320行の画素を有する液晶表示装置における一列目の画素20と、画素20においてゲートラインに接続されるべき二本のソースラインS1、S2とを示している。また、図8は、液晶表示装置の対象の画素のソース電位の1フレーム間における変動を模式的に示す図である。図8において、Vsはソース電位を表し、Vcomは共通電極の電位を表す。また、図8において、Vcomよりも上側のソース電位Vsの極性(符号)を+(プラス)、Vcomよりも下側のソース電位Vsの極性(符号)を-(マイナス)とする。 Next, how to obtain the first and second integrated values will be described. FIG. 7 is a diagram schematically showing first and second columns of pixels in a liquid crystal display device and two source lines arranged on both sides of the first column of pixels. FIG. 7 shows, as an example, pixels 20 on the first column in a liquid crystal display device having 4320 rows of pixels, and two source lines S1 and S2 to be connected to gate lines in the pixels 20 . Also, FIG. 8 is a diagram schematically showing fluctuations of the source potential of the target pixel of the liquid crystal display device during one frame. In FIG. 8, Vs represents the source potential and Vcom represents the potential of the common electrode. In FIG. 8, the polarity (sign) of the source potential Vs above Vcom is + (plus), and the polarity (sign) of the source potential Vs below Vcom is − (minus).

画素20の列では、最初の行である1行目の画素20から最後の行である4320行目の画素20に対し、一垂直走査期間内に、ソースドライバからソース電圧が順次印加される。ある列に属する全ての画素20に対してソース電圧が一回印加されるために要する期間を1フレーム、または一垂直走査期間と言う。そして、現在、fフレームのn行目(1≦n≦4320)の画素20にソース電位が書き込まれている、とする。 In the column of pixels 20, the source voltage is sequentially applied from the source driver to the pixels 20 on the first row, which is the first row, to the pixels 20 on the last row, which is the 4320th row, within one vertical scanning period. A period required for applying the source voltage once to all the pixels 20 belonging to a certain column is called one frame or one vertical scanning period. Assume that the source potential is currently written to the pixel 20 in the n-th row (1≦n≦4320) of the f frame.

上記第一の積分値は、前述したように、実際にソース電圧が印加された画素20における過去1フレーム分の期間のソース電位の積算値である。当該第一の積算値は、画素20におけるソース電位Vs1の、f-1フレームのn行目から4320行目までの積算値、および、fフレームにおける1行目からn行目までの積算値、の和である。 The first integrated value is, as described above, the integrated value of the source potential in the pixel 20 to which the source voltage was actually applied during the past one frame period. The first integrated value is the integrated value of the source potential Vs1 in the pixel 20 from the n-th row to the 4320th row in the f−1 frame, and the integrated value from the 1st row to the n-th row in the f frame. is the sum of

上記第二の積分値は、前述したように、対象の画素20の書き込みタイミングを起点としたときのソース電位を、1フレーム分の期間積算した値である。当該第二の積算値は、fフレームのn行目の画素20におけるソース電位Vs1(f,n)の、fフレームのn行目から4320行目までの積算値、および、f+1フレームにおける1行目からn行目までの積算値、の和である。 The second integrated value is, as described above, a value obtained by integrating the source potential with the writing timing of the target pixel 20 as a starting point for a period of one frame. The second integrated value is the integrated value of the source potential Vs1(f, n) in the n-th row pixel 20 in the f-frame from the n-th row to the 4320th row in the f-frame, and the one row in the f+1 frame. It is the sum of the integrated values from the th row to the nth row.

そして、対象の画素20のソース電位の変位量、すなわちf+1フレームにおけるn行目の画素20のソース電位の変位量、は、前述したように、上記第一の積分値および前記第二の積分値の差により算出される。n行目の画素20における、fフレームでの変位量は、下記式(1)で表され、図8では斜線部Δcの面積で表される。n行目の画素20における、f+1フレームでの変位量は、下記式(2)で表され、図8では斜線部Δdの面積で表される。よって、上記対象の画素20の電位の変位量(ΔVs1(f+1,n))は、式(3)によって求められる。 Then, the amount of displacement of the source potential of the target pixel 20, that is, the amount of displacement of the source potential of the pixel 20 in the n-th row in the f+1 frame is, as described above, the first integral value and the second integral value calculated by the difference between The amount of displacement in the n-th pixel 20 in the f frame is represented by the following formula (1), and is represented by the area of the hatched portion Δc in FIG. The amount of displacement in the n-th row pixel 20 in the f+1 frame is represented by the following formula (2), and is represented by the area of the hatched portion Δd in FIG. Therefore, the displacement amount (ΔVs1(f+1, n)) of the potential of the target pixel 20 is obtained by Equation (3).

Figure 0007246138000001
Figure 0007246138000001

Figure 0007246138000002
Figure 0007246138000002

Figure 0007246138000003
Figure 0007246138000003

典型的には、垂直電圧積算部33が、実際にソース電圧が印加された画素における所期の1フレーム分の期間のソース電位の積算値を求める。また、基準電圧積算部34が、基準となるソース電位の上記期間の積算値を求める。そして、加減算部35が、これらの積算値を必要に応じて計算処理し、当該積分値の差分を求める。 Typically, the vertical voltage integrator 33 obtains the integrated value of the source potential in the pixels to which the source voltage is actually applied for the desired period of one frame. Further, the reference voltage accumulator 34 obtains the integrated value of the reference source potential for the above period. Then, the addition/subtraction unit 35 performs calculation processing on these integrated values as necessary, and obtains the difference between the integrated values.

対象となる画素20のソース電位の変位量は、上記式(1)~(3)に示されるように、フレームごとに分けて上記積分値の差を求め、次いで各フレームにおける当該差を足すことによって算出されてもよい。あるいは、上記変位量は、1フレーム分の期間におけるそれぞれの積算値を求めたのちにそれらを加減することによって算出されてもよい。 The amount of displacement of the source potential of the target pixel 20 is obtained by obtaining the difference in the integral value for each frame and then adding the difference in each frame, as shown in the above formulas (1) to (3). may be calculated by Alternatively, the amount of displacement may be calculated by calculating respective integrated values in a period of one frame and then adjusting them.

また、上記対象の画素20のソース電位の変位量は、実際のソース電位(上記式のVs1(k))から基準となるソース電位(上記式のVs1(f,n))を引いた差分を画素20ごとに算出し、当該差分を1フレーム分積算することによって算出されてもよい。この場合、補正部13は、垂直電圧積算部33、基準電圧積算部34および加減算部35に代えて、上記差分の積算値を求める適当な構成を有していてもよい。たとえば、上記の場合、補正部13は、画素20ごとの上記差分を求める減算部と、求められた差分を1フレーム分積算する積算部と、を有していてよい。 Further, the displacement amount of the source potential of the target pixel 20 is the difference obtained by subtracting the reference source potential (Vs1(f, n) in the above formula) from the actual source potential (Vs1(k) in the above formula). It may be calculated by calculating for each pixel 20 and integrating the difference for one frame. In this case, the correction unit 13 may have an appropriate configuration for calculating the integrated value of the difference instead of the vertical voltage integration unit 33, the reference voltage integration unit 34, and the addition/subtraction unit 35. FIG. For example, in the above case, the correction unit 13 may have a subtraction unit that obtains the difference for each pixel 20 and an integration unit that integrates the obtained difference for one frame.

(補正の効果)
図9の(a)は、液晶表示装置において補正部13による補正がなされていない場合の画素のソース電位の一例を示す図である。図9の(b)は、液晶表示装置において補正部13が算出する補正値の一例を示す図である。図9の(c)は、液晶表示装置において補正部13によってソース電圧が補正された場合の画素のソース電位の一例を示す図である。
(Effect of correction)
(a) of FIG. 9 is a diagram showing an example of the source potential of a pixel when correction is not performed by the correction unit 13 in the liquid crystal display device. (b) of FIG. 9 is a diagram showing an example of correction values calculated by the correction unit 13 in the liquid crystal display device. (c) of FIG. 9 is a diagram showing an example of the source potential of a pixel when the source voltage is corrected by the correction unit 13 in the liquid crystal display device.

補正部13によるソース電圧の印加値の補正を行わない場合では、画素20に印加されるソース電圧の、極性反転による変動量が大きくなることがある。このため、図9の(a)に示されるように、補正を行わない場合の画素20のソース電位は、1フレームの終わりに向けて漸次減少することがある。 In the case where the correcting unit 13 does not correct the applied value of the source voltage, the amount of change in the source voltage applied to the pixel 20 due to polarity reversal may increase. Therefore, as shown in FIG. 9(a), the source potential of the pixel 20 without correction may gradually decrease toward the end of one frame.

前述したように、補正部13は、対象の画素20のソース電位の過去1フレーム分の積算値と、対象の画素20のソース電位の1フレーム分の積算値との差を用いて対象の画素のソース電位の変位量を算出することができる。より詳しくは、補正部13は、過去1フレーム分にわたり、画素20のソース電位の基準電位(Vs(f,n))に対する実際のソース電位の変位量を積算値の差によって算出し、この変位量に基づいて上記補正値を算出する。たとえば、前述のように1フレーム間においてソース電位が漸減する場合では、補正部13は、図9の(b)に示されるような、1フレーム間で漸次増加するソース電圧の印加値を上記補正値として算出する。 As described above, the correction unit 13 uses the difference between the integrated value of the source potential of the target pixel 20 for the past one frame and the integrated value of the source potential of the target pixel 20 for one frame to can be calculated. More specifically, the correcting unit 13 calculates the actual amount of displacement of the source potential of the pixel 20 from the reference potential (Vs(f, n)) over the past one frame from the difference between the integrated values, and calculates the amount of displacement. The correction value is calculated based on the amount. For example, when the source potential gradually decreases during one frame as described above, the correction unit 13 corrects the applied value of the source voltage that gradually increases during one frame as shown in FIG. Calculate as a value.

このように補正されたソース電圧がソースラインS1から画素20に印加されることにより、1フレーム間における極性反転によるソース電位の漸減が打ち消される。その結果、図9の(c)に示されるような、基準電位と実質的に同じの所期のソース電位が実現される。 By applying the source voltage corrected in this way to the pixels 20 from the source line S1, the gradual decrease in the source potential due to polarity reversal during one frame is canceled. As a result, the desired source potential substantially the same as the reference potential is achieved, as shown in FIG. 9(c).

前述したように、補正部13は、対象の画素20に対して印加されるソース電圧の補正値を算出するための対象の画素20のソース電位の変位量を、積算値の差により算出する。この積算値の差とは、対象の画素20の書き込みタイミングを起点としたときの、対象の画素20のソース電位の過去1フレーム分の積算値と、対象の画素20のソース電位の1フレーム分の積算値との差である。よって、1フレーム間において当該ソース電位が低下する場合のように、1フレーム間において意図せずに変動するソース電位を所期の電位に維持することができる。 As described above, the correction unit 13 calculates the displacement amount of the source potential of the target pixel 20 for calculating the correction value of the source voltage applied to the target pixel 20 from the difference of the integrated values. The difference between the integrated values is the integrated value of the source potential of the target pixel 20 for the past one frame and the source potential of the target pixel 20 for one frame when the writing timing of the target pixel 20 is taken as a starting point. is the difference from the integrated value of Therefore, the source potential, which unintentionally fluctuates between frames, can be maintained at a desired potential, as in the case where the source potential drops during one frame.

(ソース電位に関する補足事項)
以下、所定の列(例えば一列目)の画素20における上記変位量を、この変位量と、隣接するソースラインに接続されている(例えば二列目の)画素20における上記変位量との和によって求める場合について説明する。
(Supplementary information on source potential)
Hereinafter, the displacement amount of the pixels 20 in a predetermined column (eg, the first column) is calculated by summing this displacement amount and the displacement amount of the pixels 20 connected to the adjacent source line (eg, the second column). I will explain the case where it is requested.

たとえば、図7に示されるソースラインS1のソース電位の次の1フレームにおける上記変位量は、前述した方法により求められる。ソースラインS2のソース電位の上記変位量は、例えば、n行目の画素20における、一列目の画素20の隣の画素、すなわち二列目の画素20におけるソース電位の次の1フレームにおける変位量である。この変位量は、対象となる画素20およびソースラインが異なる以外は、ソースラインS1のそれと同様に求められる。すなわち、ソースラインS2におけるソース電圧の変位量は、上記式(1)~(3)における「s1」を「s2」に代えた式によって表される。 For example, the amount of displacement of the source potential of the source line S1 shown in FIG. 7 in the next frame is obtained by the method described above. The amount of displacement of the source potential of the source line S2 is, for example, the amount of displacement of the source potential of the pixels 20 on the n-th row next to the pixels 20 on the first column, that is, the pixels 20 on the second column in the next frame. is. This displacement amount is obtained in the same manner as for the source line S1 except that the target pixel 20 and the source line are different. That is, the displacement amount of the source voltage in the source line S2 is expressed by an equation obtained by replacing "s1" in the above equations (1) to (3) with "s2".

このように、対象(n行、m列)の画素20のソース電位の次の1フレームにおける変位量は、n行、m列の画素20のソースラインSmによるソース電位の変位量と、n行、m+1列の画素20のソースラインSm+1によるソース電位の変位量との和で求められる。ここで、m、nは、いずれも正の整数である。よって、求めるべき変位量を「ΔV1(n)」とすると、当該変位量は、下記式(4)によって求めることができる。 In this way, the amount of displacement of the source potential of the target pixel 20 (row n, column m) in the next one frame is the amount of displacement of the source potential of the pixel 20 of row n, column m due to the source line Sm, , and the amount of displacement of the source potential due to the source line Sm+1 of the pixel 20 of the m+1 column. Here, both m and n are positive integers. Therefore, assuming that the amount of displacement to be obtained is "ΔV1(n)", the amount of displacement can be obtained by the following equation (4).

Figure 0007246138000004
Figure 0007246138000004

典型的には、垂直電圧積算部33が、隣り合う二つの画素20のそれぞれにおける所期の1フレーム分の期間のソース電位の積算値を求める。また、基準電圧積算部34が、隣り合う二つの画素20のそれぞれにおける基準となるソース電位の上記期間の積算値を求める。そして、加減算部35が、上記の積算値の差分を求める。加減算部35は、必要に応じて、計算による処理を上記積算値に適宜に施す。 Typically, the vertical voltage integrator 33 obtains the integrated value of the source potential for each of the two adjacent pixels 20 during the desired period of one frame. Further, the reference voltage integrating section 34 obtains an integrated value of the reference source potential in each of the two adjacent pixels 20 during the above period. Then, the addition/subtraction unit 35 obtains the difference between the integrated values. The addition/subtraction unit 35 appropriately applies calculation processing to the integrated value as necessary.

このように、対象の画素20の電位の変位量は、第一の変位量と第二の変位量との和である。第一の変位量は、画素20の一方側に配置されたソースラインS1を対象の画素20(例えばm列目)のソースラインとしたときの積算値の差である。第二の変位量は、対象の画素20の他方側に配置されたソースラインS2を対象の画素20(例えばm+1列)のソースラインとしたときの積算値の差である。 Thus, the potential displacement amount of the target pixel 20 is the sum of the first displacement amount and the second displacement amount. The first displacement amount is the difference between the integrated values when the source line S1 arranged on one side of the pixel 20 is used as the source line of the target pixel 20 (for example, m-th column). The second amount of displacement is the difference between integrated values when the source line S2 arranged on the other side of the target pixel 20 is used as the source line for the target pixel 20 (for example, column m+1).

上記の構成によれば、前述のシングルソースのライン構造における画素に隣接するものの電気的には接続されていないソースラインによる影響、例えば寄生容量、による対象の画素のソース電位の変位量が、より精密に求められる。このため、補正部13は、より精密な補正値を算出することが可能となる。よって、1フレームの後半(画面の下方)においても所期の高精細な画像を表示する観点からより一層効果的である。 According to the above configuration, the amount of displacement of the source potential of the target pixel due to the influence of the source line that is adjacent to the pixel in the single source line structure but is not electrically connected, such as parasitic capacitance, is further reduced. precision is required. Therefore, the correction unit 13 can calculate a more precise correction value. Therefore, it is more effective from the viewpoint of displaying the desired high-definition image even in the latter half of one frame (lower part of the screen).

(フレーム反転駆動)
以下、液晶表示装置が、フレーム反転駆動方式により動作するものとして上記方式について説明する。
(Frame inversion drive)
Hereinafter, the above system will be described assuming that the liquid crystal display device operates according to the frame inversion driving system.

図10の(a)は、1フレーム反転でソース電圧を印加する液晶表示装置におけるソース電位の、前のフレーム分から次のフレーム分までの期間での変動を模式的に示す図である。図10の(b)は、図10の(a)のうちの、現時点からその次の1フレーム分までの期間でのソース電位の変動を模式的に示す図である。現在書き込まれている画素20は、fフレームにおけるn列目の画素である。ここで、1フレーム分の垂直走査に要する時間は、例えば、毎秒60フレームのフレームレートとした場合、1/60秒間という非常に短い時間である。よって、動画、静止画のいずれにおいても、1フレーム前のフレーム(f)におけるソース電位は、その前のフレーム(f-1)のソース電位のよい近似になっている。 (a) of FIG. 10 is a diagram schematically showing the fluctuation of the source potential in the liquid crystal display device in which the source voltage is applied by one-frame inversion during the period from the previous frame to the next frame. (b) of FIG. 10 is a diagram schematically showing fluctuations in the source potential during the period from the current point to the next one frame in (a) of FIG. 10 . The currently written pixel 20 is the n-th pixel in the f frame. Here, the time required for vertical scanning for one frame is, for example, a very short time of 1/60 seconds when the frame rate is 60 frames per second. Therefore, in both a moving image and a still image, the source potential in the frame (f) one frame before is a good approximation of the source potential in the previous frame (f-1).

前のフレーム(f-1フレーム)のソース電位の積算値σaは、式(5)で表される。また、現フレーム(fフレーム)における現画素までのソース電位の積算値σbは、式(6)で表される。そして、n列目の画素20における現時点でのソース電位Vnの1フレーム分の積算値σ0は、式(7)で表される。 The integrated value σa of the source potential in the previous frame (f−1 frame) is expressed by Equation (5). Further, the integrated value σb of the source potential up to the current pixel in the current frame (f frame) is expressed by Equation (6). Then, the integrated value σ0 for one frame of the current source potential Vn in the pixel 20 of the n-th column is expressed by Equation (7).

Figure 0007246138000005
Figure 0007246138000005

Figure 0007246138000006
Figure 0007246138000006

Figure 0007246138000007
Figure 0007246138000007

図10の(b)に示されるΔcは、現フレームにおける現時点以降のソース電位における、現時点のn列目の画素のソース電位Vnに対する変位量の積算値である。Δcは、σcからn列以降の画素のVnの積算値を引くことによって求められる。前のフレーム(f-1フレーム)のソース電位が現フレーム(fフレーム)のソース電位のよい近似となっていることから、図10の(a)より、絶対値では、σcは、σaからσbを引いた数値になる。よって、Δcは、式(8)で表される。 Δc shown in (b) of FIG. 10 is an integrated value of the amount of displacement with respect to the current source potential Vn of the n-th pixel in the source potential after the current time in the current frame. .DELTA.c is obtained by subtracting the integrated value of Vn of the pixels in the n and subsequent columns from .sigma.c. Since the source potential of the previous frame (f-1 frame) is a good approximation of the source potential of the current frame (f frame), from (a) of FIG. is subtracted. Therefore, Δc is represented by Equation (8).

Figure 0007246138000008
Figure 0007246138000008

Δdは、図10の(b)より、絶対値では、f+1フレームにおけるn列目の画素のソース電位Vnの積算値から、実際に印加されたソース電位の積算値σbを引くことにより求められる。 The absolute value of Δd can be obtained from (b) of FIG. 10 by subtracting the integrated value σb of the actually applied source potential from the integrated value of the source potential Vn of the n-th pixel in the f+1 frame.

ここで、フレーム間におけるソース電位の極性の違いに応じて、積算値の符号が適宜に調整される。たとえば、σaは、f-1フレームの値であり、そのソース電位の極性は、fフレームにおけるソース電位の極性とは逆である。よって、式(8)では、σaの符号を反転させる。また、Δdについては、fフレームに対してf+1フレームでは極性が反転している。よって、Δdについては、実際のソース電位の積算値の符号を逆転させる。よって、Δdは、式(9)で表される。 Here, the sign of the integrated value is appropriately adjusted according to the difference in the polarity of the source potential between frames. For example, σa is the value of f−1 frames and the polarity of the source potential is opposite to the polarity of the source potential in f frames. Therefore, in Equation (8), the sign of σa is inverted. As for Δd, the polarity is reversed in the f+1 frame with respect to the f frame. Therefore, for Δd, the sign of the integrated value of the actual source potential is reversed. Therefore, Δd is represented by Equation (9).

Figure 0007246138000009
Figure 0007246138000009

現フレーム(f+1フレーム)のn行目の画素20におけるソース電位の変位量は、ΔcとΔdの和から求められる。よって、現フレームのn行目の画素20におけるソース電位の変位量は、式(10)より求められる。 The displacement amount of the source potential in the n-th row pixel 20 in the current frame (f+1 frame) is obtained from the sum of Δc and Δd. Therefore, the displacement amount of the source potential in the pixel 20 of the n-th row in the current frame can be obtained from equation (10).

Figure 0007246138000010
Figure 0007246138000010

ソース電位の積算値の変位量の算出は、前述した垂直電圧積算部33、基準電圧積算部34および加減算部35によって行うことが可能である。たとえば、垂直電圧積算部33は、過去の実際のソース電位の積算値に基づいてσa、σbおよびそれらの差分を算出する。基準電圧積算部34は、fフレームのn列目の画素におけるソース電位Vnのfフレームにおける積算値((4320-n)×Vn)を算出する。そして加減算部35が、上記の両積算部による算出値へ、必要に応じて極性の反転による符号の逆転処理を施し、式(8)および式(9)のΔcおよびΔdを算出し、それらの和を算出する。 The amount of displacement of the integrated value of the source potential can be calculated by the vertical voltage integrating section 33, the reference voltage integrating section 34, and the addition/subtraction section 35 described above. For example, the vertical voltage integrator 33 calculates σa, σb and their difference based on the past actual integrated value of the source potential. The reference voltage integrator 34 calculates an integrated value ((4320−n)×Vn) in the f frame of the source potential Vn in the n-th pixel of the f frame. Then, the addition/subtraction unit 35 performs sign reversal processing by inverting the polarity of the values calculated by the two integrating units as necessary, calculates Δc and Δd of the equations (8) and (9), and calculates their values. Calculate the sum.

あるいは、上記変位量の算出は、必要に応じて他の構成要素を含む補正部13によって行うことができる。たとえば、上記変位量の算出は、ソース電位の前述の極性の反転によるソース電位の正負の符号を変更する符号反転部をさらに含む補正部13によって実施することも可能である。上記符号反転部は、例えば、垂直電圧積算部33および基準電圧積算部34と加減算部35との間にあって、両積算部の算出値のそれぞれの正負の符号を、必要に応じて変更する。 Alternatively, the calculation of the displacement amount can be performed by the correction unit 13 including other components as necessary. For example, the calculation of the displacement amount can be performed by the correction section 13 further including a sign inverting section that changes the sign of the source potential by reversing the polarity of the source potential. The sign inverting section is provided, for example, between the vertical voltage accumulating section 33 and the reference voltage accumulating section 34 and the addition/subtraction section 35, and changes the positive and negative signs of the calculated values of both accumulating sections as necessary.

このように、補正部13は、連続するフレーム間でソース電位の極性が反転する場合に、極性の反転に応じて上記の積算値の正負の符号を逆転させて用いる。よって、液晶表示装置は、1フレームごとに極性を反転させたソース電圧をソースラインに印加するように構成されている。そして、補正部13は、前の1フレームのソース電位の積算値を現フレームのソース電位の積算値に置き換えて対象の画素20のソース電位の変位量を算出している。より簡易に上記変位量を求める観点からより一層効果的である。 In this manner, when the polarity of the source potential is reversed between consecutive frames, the correction unit 13 reverses the sign of the integrated value according to the polarity reversal. Therefore, the liquid crystal display device is configured to apply a source voltage whose polarity is reversed for each frame to the source line. Then, the correction unit 13 calculates the amount of displacement of the source potential of the target pixel 20 by replacing the integrated value of the source potential of the previous frame with the integrated value of the source potential of the current frame. This is much more effective from the viewpoint of obtaining the displacement amount more easily.

(ブランキング期間)
液晶表示装置に入力される映像信号のフレームレートが変動した場合に、上述したパラメータΔに誤差が生じることを、図11を参照して説明する。
(Blanking period)
With reference to FIG. 11, it will be described that an error occurs in the parameter Δ described above when the frame rate of the video signal input to the liquid crystal display device fluctuates.

図11は、図10の(b)に示すソース電位の変動において、ブランキング期間が生じた場合の例を示す図である。 FIG. 11 is a diagram showing an example in which a blanking period occurs in the variation of the source potential shown in FIG. 10(b).

図11に示す例においては、液晶表示装置のリフレッシュレートと、入力された映像信号のフレームレートとのずれにより、液晶素子に表示画面の更新の為の電圧を印加しないブランキング期間が生じている。ブランキング期間における電圧Vcomが、Δcの計算に計上されることにより、パラメータΔの値に誤差が生じる。故に、誤差を含んだ当該パラメータΔを用いて行われたシャドー補正は、表示画面の映像品位をより悪化させる虞がある。 In the example shown in FIG. 11, there is a blanking period during which no voltage is applied to the liquid crystal element for updating the display screen due to the difference between the refresh rate of the liquid crystal display device and the frame rate of the input video signal. . An error occurs in the value of the parameter Δ due to the voltage Vcom during the blanking period being included in the calculation of Δc. Therefore, the shadow correction performed using the parameter Δ containing the error may further deteriorate the image quality of the display screen.

液晶表示装置は、入力される映像信号に、フレーム間隔が変動し得る映像信号が含まれていると判断した場合、映像信号に対するシャドー補正をオフにすることにより、映像品位の低下を抑制することができる。 When the liquid crystal display device determines that an input video signal includes a video signal whose frame interval may fluctuate, the liquid crystal display device suppresses degradation in video quality by turning off shadow correction for the video signal. can be done.

(処理の流れ)
実施形態2において図5を参照して説明した処理の流れを、ディザリング処理をシャドー補正と読みかえることにより、本実施形態に対しても適用できる。
(Processing flow)
The process flow described with reference to FIG. 5 in the second embodiment can also be applied to this embodiment by replacing the dithering process with shadow correction.

実施形態1~3において上述したように、映像処理装置10は、取得部12と、補正部13とを備えた映像処理装置10であって、取得部12は映像信号を取得し、補正部13は、取得部12が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断し、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、取得部12が取得した映像信号に対する補正の度合いを弱めるか、又は、取得部12が取得した映像信号に対する補正をオフにする。 As described above in Embodiments 1 to 3, the video processing device 10 includes the acquiring unit 12 and the correcting unit 13. The acquiring unit 12 acquires a video signal, and the correcting unit 13 determines whether or not the video signal acquired by the acquisition unit 12 includes a video signal whose frame interval can vary, and if it is determined that the video signal whose frame interval can vary is included, The degree of correction for the video signal acquired by the acquisition unit 12 is weakened, or the correction for the video signal acquired by the acquisition unit 12 is turned off.

上記の構成によれば、従来の固定フレームレートにおける映像技術を、可変フレームレートの映像に対して使用した場合の映像品位の低下を抑制できる。 According to the above configuration, it is possible to suppress deterioration in image quality when a conventional image technique for a fixed frame rate is used for an image of a variable frame rate.

また、補正部13が適用する補正処理には、オーバードライブ、ディザリング、及び、シャドー補正の少なくとも何れかが含まれてもよい。 Further, the correction processing applied by the correction unit 13 may include at least one of overdrive, dithering, and shadow correction.

上記の構成によれば、入力される映像信号に上述した各補正処理を適用している場合において、当該映像信号のフレームレートが変動した場合の映像品位の低下を抑制できる。 According to the above configuration, in the case where each of the correction processes described above is applied to the input video signal, deterioration in video quality when the frame rate of the video signal fluctuates can be suppressed.

〔実施形態4〕
本発明の第4の実施形態について、以下に説明する。本実施形態においては、上述した実施形態1~3に適用可能な構成であって、映像処理装置10が、入力される映像信号のフレームレートの変動を検知する構成について説明する。なお便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
[Embodiment 4]
A fourth embodiment of the present invention will be described below. In this embodiment, a configuration that can be applied to the above-described first to third embodiments and in which the video processing apparatus 10 detects variations in the frame rate of an input video signal will be described. For the sake of convenience, members having the same functions as those of the members described in the above embodiments are denoted by the same reference numerals, and descriptions thereof are omitted.

(テレビジョン受像機1の構成)
本実施形態においても、図1に示す構成を用いる。ただし、後述する第1の出力方法を用いる場合は、映像処理装置10が、動画像を格納するフレームメモリを更に備える。
(Configuration of television receiver 1)
The configuration shown in FIG. 1 is also used in this embodiment. However, when using the first output method described later, the video processing device 10 further includes a frame memory for storing moving images.

(処理の流れ)
本実施形態における処理の流れについて、図12を参照して説明する。図12は、フレームレートが変動する映像信号の入出力を示す図である。また、図12(a)は、映像処理装置10に対して入力される映像信号を示す図である。図12(a)に示す通り、当該映像信号は、60Hzから30Hzに変動し、3フレーム後に更に60Hzに変動している。図12(b)は、入力された当該映像信号の第1の出力方法を示す図である。また、図12(c)は、入力された当該映像信号の第2の出力方法を示す図である。図12(b)及び図12(c)に示す例において、当初出力する60Hzのフレームレートの映像信号には、補正部13による何れかの補正処理が随時施されているものとする。
(Processing flow)
The flow of processing in this embodiment will be described with reference to FIG. FIG. 12 is a diagram showing input and output of a video signal whose frame rate fluctuates. 12(a) is a diagram showing a video signal input to the video processing device 10. FIG. As shown in FIG. 12(a), the video signal fluctuates from 60 Hz to 30 Hz, and further fluctuates to 60 Hz after three frames. FIG. 12(b) is a diagram showing a first output method of the input video signal. FIG. 12(c) is a diagram showing a second output method of the input video signal. In the examples shown in FIGS. 12(b) and 12(c), it is assumed that the initially output video signal with a frame rate of 60 Hz is subjected to any correction process by the correction unit 13 as needed.

まず、上述した第1の出力方法について図12(b)を参照して説明する。第1の出力方法においては、映像処理装置10から出力する映像信号を、動画像を格納するフレームメモリを用いて1フレーム遅延させる。具体的には、取得部12は、取得した映像信号をフレームメモリに格納し、次いで補正部13は、当該映像信号のフレームごとにフレームレートが変動したか否かを判定する。補正部13は、当該映像信号のフレームレートが30Hzに変動したことを検知した場合、実施形態1~3において上述した補正処理の度合いをオフにするか、可能であれば弱める。 First, the above-described first output method will be described with reference to FIG. 12(b). In the first output method, the video signal output from the video processing device 10 is delayed by one frame using a frame memory that stores moving images. Specifically, the acquisition unit 12 stores the acquired video signal in a frame memory, and then the correction unit 13 determines whether the frame rate has changed for each frame of the video signal. When detecting that the frame rate of the video signal has changed to 30 Hz, the correction unit 13 turns off the degree of correction processing described above in the first to third embodiments, or weakens it if possible.

なお、補正部13は、例えば60Hzの映像信号のフレームが入力される周期において、入力される映像信号内に、表示画面のリフレッシュレートと同期をとる為の信号が検出できない場合に、フレームレートが変動したと判定してもよい。また、補正部13は、当該映像信号のフレームレートが再度60Hzに変動したことを検知した場合、再度元の補正処理を行ってもよい。 Note that the correcting unit 13 detects a signal for synchronizing with the refresh rate of the display screen in the input video signal, for example, in the cycle in which the frame of the video signal of 60 Hz is input. It may be determined that there has been a change. Further, when detecting that the frame rate of the video signal has changed again to 60 Hz, the correction unit 13 may perform the original correction processing again.

第1の出力方法によれば、図12(b)の矢印に示すように、映像処理装置10のリフレッシュレートとは異なるフレームレートのフレームに対して正確に補正処理の変更を適用できる。 According to the first output method, as indicated by the arrow in FIG. 12(b), it is possible to accurately apply changes in correction processing to frames having a frame rate different from the refresh rate of the video processing device 10. FIG.

次に、上述した第2の出力方法について図12(c)を参照して説明する。第2の出力方法においては、フレームを出力する場合に、フレームレートが前フレームから変動したか否かを判定する。補正部13は、フレームレートの変動を検知した場合、次以降のフレームに対して、実施形態1~3において上述した補正処理の度合いをオフにするか、可能であれば弱める。また、補正部13は、当該映像信号のフレームレートが再度60Hzに変動したことを検知した場合、再度元の補正処理を行ってもよい。 Next, the above-described second output method will be described with reference to FIG. 12(c). In the second output method, when outputting a frame, it is determined whether or not the frame rate has changed from the previous frame. When detecting a change in the frame rate, the correction unit 13 turns off the degree of correction processing described above in the first to third embodiments, or weakens it if possible, for the next and subsequent frames. Further, when detecting that the frame rate of the video signal has changed again to 60 Hz, the correction unit 13 may perform the original correction processing again.

第2の出力方法は、フレームメモリを用いないため、図12(c)に示すように、フレームレートの変動を検知するタイミングが第1の出力方法に比べて、半フレーム分ほど遅れるという側面があるが、フレームメモリが不要であり、出力する映像信号の遅延が少なくとも第1の出力方法よりも少ないという利点がある。 Since the second output method does not use a frame memory, as shown in FIG. 12(c), the timing of detecting a change in frame rate is delayed by half a frame compared to the first output method. However, there is an advantage that no frame memory is required and the delay of the output video signal is less than at least the first output method.

上述したように、補正部13は、取得部12が取得した映像信号を参照して、取得部12が取得した映像信号におけるフレーム間隔の変動を検知してもよい。上記の構成によれば、当該映像信号を参照してフレーム間隔の変動を検知可能な映像処理装置10を実現できる。 As described above, the correction unit 13 may refer to the video signal acquired by the acquisition unit 12 and detect a change in frame interval in the video signal acquired by the acquisition unit 12 . According to the above configuration, it is possible to realize the video processing device 10 that can detect variations in the frame interval by referring to the video signal.

〔変形例1〕
補正部13は、取得部12が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判定する場合に、当該映像信号に含まれるメタデータ、又は、当該映像信号に付随して取得する映像信号を参照する構成でもよい。
[Modification 1]
When determining whether or not the video signal acquired by the acquisition unit 12 includes a video signal whose frame interval may vary, the correction unit 13 corrects the metadata included in the video signal, or the video signal may be configured to refer to a video signal acquired along with .

例えば、上記映像信号をHDMI規格に準拠して伝送する場合、メタデータ中にInfoFrameに、フレーム間隔が変動し得るか否かを示す識別子を含める構成とし、補正部13は当該識別子を参照して、フレーム間隔が変動し得る映像信号が含まれているか否かを判定する構成とすることができる。 For example, when the video signal is transmitted in compliance with the HDMI standard, an identifier indicating whether or not the frame interval can vary is included in InfoFrame in the metadata, and the correction unit 13 refers to the identifier. , it is possible to determine whether or not a video signal whose frame interval can fluctuate is included.

このように、補正部13は、取得部12が取得した映像信号に含まれるメタデータ、又は、当該映像信号に付随して取得する制御信号を参照して、取得部12が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断する構成でもよい。 In this way, the correction unit 13 refers to the metadata included in the video signal acquired by the acquisition unit 12 or the control signal acquired accompanying the video signal, and corrects the video signal acquired by the acquisition unit 12. Alternatively, it may be determined whether or not a video signal whose frame interval may vary is included.

本変形例は、実施形態4に記載の判定処理と組み合わせて用いてもよいし、そうでなくてもよい。実施形態4に記載の判定処理と組み合わせた場合、例えば、上記メタデータ又は制御信号を参照することによって、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、補正処理の度合いを弱め、更に、実施形態4に記載の判定処理によってフレーム間隔の変動を検知した場合に、補正処理の度合いを更に弱めるか、または0にするといった多段階的な制御を行うこともできる。 This modification may or may not be used in combination with the determination processing described in the fourth embodiment. When combined with the determination processing described in Embodiment 4, for example, by referring to the metadata or control signal, when it is determined that a video signal whose frame interval may vary is included, the degree of correction processing is weakened, and furthermore, when a change in the frame interval is detected by the determination processing described in the fourth embodiment, the degree of correction processing can be further weakened or set to 0.

上記の構成によれば、当該メタデータ又は当該制御信号を参照してフレーム間隔の変動を検知可能な映像処理装置10を実現できる。 According to the above configuration, it is possible to realize the video processing device 10 that can detect variations in the frame interval by referring to the metadata or the control signal.

〔変形例2〕
変形例2に係る映像処理装置10は、補正部13による補正処理の度合いを設定するユーザ操作を受け付けるユーザ操作受付部を別途備える。上記の構成においては、補正部13による補正処理の度合いは、ユーザが、上記ユーザ操作受付部を介して、例えば強、中、弱、あるいはオフ等に切り替えることにより、任意に設定可能な構成でもよい。
[Modification 2]
The video processing device 10 according to Modification 2 additionally includes a user operation reception unit that receives a user operation for setting the degree of correction processing by the correction unit 13 . In the above configuration, the degree of correction processing by the correction unit 13 can be arbitrarily set by the user, for example, by switching to strong, medium, weak, or off via the user operation reception unit. good.

このように映像処理装置10は、取得部12と、補正部13と、ユーザ操作受付部とを備えた映像処理装置10であって、取得部12は映像信号を取得し、上記ユーザ操作受付部は、補正部13による補正の度合いに関するユーザ操作を受け付け、補正部13は、取得部12が取得した映像信号に対して、上記ユーザ操作が示す補正の度合いで、補正処理を行い、補正部13による補正処理には、オーバードライブ、ディザリング、及びシャドー補正の少なくとも何れかが含まれる。 As described above, the image processing apparatus 10 includes the acquisition unit 12, the correction unit 13, and the user operation reception unit. receives a user operation regarding the degree of correction by the correcting unit 13, the correcting unit 13 performs correction processing on the video signal acquired by the acquiring unit 12 with the degree of correction indicated by the user operation, and the correcting unit 13 correction processing includes at least one of overdrive, dithering, and shadow correction.

上記の構成によれば、ユーザ操作が示す補正の度合いに応じた、上述した各補正処理を行う映像処理装置10を実現できる。 According to the above configuration, it is possible to realize the video processing device 10 that performs each of the correction processes described above in accordance with the degree of correction indicated by the user's operation.

〔変形例3〕
映像処理装置10は、入力される映像信号が示すコンテンツの種別によって、補正処理の度合いを制御してもよい。例えばアクションゲームやシューティングゲーム等、表示画面内の動きが多いコンテンツである場合には、映像出力装置100におけるGPU演算等の映像処理負担が大きく、フレームレートが落ちるものと判断し、補正部13による補正処理をオフにするか、可能であれば弱めてもよい。つまり映像処理装置10は、コンテンツの種別に応じて、映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断してもよい。
[Modification 3]
The video processing device 10 may control the degree of correction processing according to the type of content indicated by the input video signal. For example, in the case of content with a lot of movement on the display screen, such as an action game or a shooting game, it is determined that the image processing load such as GPU calculation in the image output device 100 is large, and the frame rate drops. Correction processing may be turned off or attenuated if possible. In other words, the video processing device 10 may determine whether or not the video signal includes a video signal whose frame interval may vary depending on the type of content.

なお、コンテンツの種別の判定方法は、特定の方法に限定されない。例えば、映像処理装置10が、映像出力装置100からコンテンツの種別を示す情報を別途取得してもよいし、入力される映像信号が示す映像内における色の変化量からコンテンツの種別を推定してもよい。 Note that the content type determination method is not limited to a specific method. For example, the video processing device 10 may separately acquire information indicating the type of content from the video output device 100, or may estimate the type of content from the amount of color change in the video indicated by the input video signal. good too.

上述したように、補正部13は、上記映像信号が示すコンテンツの種別に応じて、取得部12が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断してもよい。上記の構成によれば、コンテンツの種別に応じて、フレーム間隔の変動を判断する映像処理装置10を実現できる。 As described above, the correction unit 13 determines whether or not the video signal acquired by the acquisition unit 12 includes a video signal whose frame interval may vary, depending on the type of content indicated by the video signal. may According to the above configuration, it is possible to realize the video processing device 10 that determines a change in the frame interval according to the type of content.

本変形例は、実施形態4に記載の判定処理と組み合わせて用いてもよいし、そうでなくてもよい。実施形態4に記載の判定処理と組み合わせた場合、例えば、入力される映像信号が示すコンテンツが、表示画面内の動きが多いコンテンツであって、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、補正処理の度合いを弱め、更に、実施形態4に記載の判定処理によってフレーム間隔の変動を検知した場合に、補正処理の度合いを更に弱めるか、または0にするといった多段階的な制御を行うこともできる。 This modification may or may not be used in combination with the determination processing described in the fourth embodiment. When combined with the determination processing described in Embodiment 4, for example, the content indicated by the input video signal is content with a lot of movement on the display screen, and the video signal includes a video signal whose frame interval may vary. When it is determined, the degree of correction processing is weakened, and further, when a change in the frame interval is detected by the determination processing described in Embodiment 4, the degree of correction processing is further weakened or set to 0. control can also be performed.

なお、上述した実施形態及び変形例は、他の実施形態又は変形例と組み合わせて実施されてもよい。 Note that the above-described embodiments and modifications may be implemented in combination with other embodiments or modifications.

〔ソフトウェアによる実現例〕
映像処理装置10の制御ブロック(特に取得部12および補正部13)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
[Example of realization by software]
The control blocks (especially the acquisition unit 12 and the correction unit 13) of the video processing device 10 may be implemented by a logic circuit (hardware) formed in an integrated circuit (IC chip) or the like, or may be implemented by software. good.

後者の場合、映像処理装置は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも1つのプロセッサ(制御装置)を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも1つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばCPU(Central Processing Unit)を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ROM(Read Only Memory)等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するRAM(Random Access Memory)などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体(通信ネットワークや放送波等)を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。 In the latter case, the video processing device has a computer that executes instructions of a program, which is software that implements each function. This computer includes, for example, at least one processor (control device) and at least one computer-readable recording medium storing the program. In the computer, the processor reads the program from the recording medium and executes it, thereby achieving the object of the present invention. As the processor, for example, a CPU (Central Processing Unit) can be used. As the recording medium, a "non-temporary tangible medium" such as a ROM (Read Only Memory), a tape, a disk, a card, a semiconductor memory, a programmable logic circuit, or the like can be used. In addition, a RAM (Random Access Memory) for developing the above program may be further provided. Also, the program may be supplied to the computer via any transmission medium (communication network, broadcast wave, etc.) capable of transmitting the program. Note that one aspect of the present invention can also be implemented in the form of a data signal embedded in a carrier wave in which the program is embodied by electronic transmission.

〔まとめ〕
本発明の態様1に係る映像処理装置は、取得部と、補正部とを備えた映像処理装置であって、上記取得部は映像信号を取得し、上記補正部は、上記取得部が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断し、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、上記取得部が取得した映像信号に対する補正の度合いを弱めるか、又は、上記取得部が取得した映像信号に対する補正をオフにする構成である。上記の構成によれば、従来の固定フレームレートにおける映像技術を、可変フレームレートの映像に対して使用した場合の映像品位の低下を抑制できる。
〔summary〕
A video processing device according to aspect 1 of the present invention is a video processing device comprising an acquiring unit and a correcting unit, wherein the acquiring unit acquires the video signal, and the correcting unit acquires the video signal obtained by the acquiring unit. Determining whether the video signal includes a video signal whose frame interval can vary, and determining that the video signal includes a video signal whose frame interval can vary, the video signal obtained by the obtaining unit is weakened, or the correction for the video signal acquired by the acquisition unit is turned off. According to the above configuration, it is possible to suppress deterioration in image quality when a conventional image technique for a fixed frame rate is used for an image of a variable frame rate.

本発明の態様2に係る映像処理装置は、上記の態様1において、上記補正部は、上記取得部が取得した映像信号を参照して、上記取得部が取得した映像信号におけるフレーム間隔の変動を検知する構成としてもよい。上記の構成によれば、当該映像信号を参照してフレーム間隔の変動を検知可能な映像処理装置10を実現できる。 In the video processing device according to aspect 2 of the present invention, in aspect 1 above, the correcting unit refers to the video signal acquired by the acquiring unit, and adjusts the frame interval fluctuation in the video signal acquired by the acquiring unit. It is good also as a structure which detects. According to the above configuration, it is possible to realize the video processing device 10 that can detect variations in the frame interval by referring to the video signal.

本発明の態様3に係る映像処理装置は、上記の態様1又は2において、上記補正部は、上記取得部が取得した映像信号に含まれるメタデータ、又は、当該映像信号に付随して取得する制御信号を参照して、上記取得部が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断する構成としてもよい。上記の構成によれば、当該メタデータ又は当該制御信号を参照してフレーム間隔の変動を検知可能な映像処理装置10を実現できる。 In the video processing device according to aspect 3 of the present invention, in aspect 1 or 2 above, the correcting unit acquires metadata included in the video signal acquired by the acquiring unit or accompanying the video signal. The control signal may be referenced to determine whether or not the video signal acquired by the acquisition unit includes a video signal whose frame interval may vary. According to the above configuration, it is possible to realize the video processing device 10 that can detect variations in the frame interval by referring to the metadata or the control signal.

本発明の態様4に係る映像処理装置は、上記の態様1から3の何れかにおいて、上記補正部は、上記映像信号が示すコンテンツの種別に応じて、上記取得部が取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断する構成としてもよい。上記の構成によれば、コンテンツの種別に応じて、フレーム間隔の変動を判断する映像処理装置10を実現できる。 In the video processing device according to aspect 4 of the present invention, in any one of aspects 1 to 3, the correcting unit, in accordance with the type of content indicated by the video signal, adds to the video signal acquired by the acquiring unit: A configuration may be adopted in which it is determined whether or not a video signal whose frame interval is variable is included. According to the above configuration, it is possible to realize the video processing device 10 that determines a change in the frame interval according to the type of content.

本発明の態様5に係る映像処理装置は、上記の態様1から4の何れかにおいて、上記補正部が適用する補正処理には、オーバードライブ、ディザリング、及び、シャドー補正の少なくとも何れかが含まれる構成としてもよい。上記の構成によれば、入力される映像信号に上述した各補正処理を適用している場合において、当該映像信号のフレームレートが変動した場合の映像品位の低下を抑制できる。 In the video processing device according to aspect 5 of the present invention, in any one of aspects 1 to 4, the correction processing applied by the correction unit includes at least one of overdrive, dithering, and shadow correction. It may be configured to be According to the above configuration, in the case where each of the correction processes described above is applied to the input video signal, deterioration in video quality when the frame rate of the video signal fluctuates can be suppressed.

本発明の態様6に係る映像処理装置は、取得部と、補正部と、ユーザ操作受付部とを備えた映像処理装置であって、上記取得部は映像信号を取得し、上記ユーザ操作受付部は、補正部による補正の度合いに関するユーザ操作を受け付け、上記補正部は、上記取得部が取得した映像信号に対して、上記ユーザ操作が示す補正の度合いで、補正処理を行い、上記補正部による補正処理には、オーバードライブ、ディザリング、及びシャドー補正の少なくとも何れかが含まれる構成である。上記の構成によれば、ユーザ操作が示す補正の度合いに応じた、上述した各補正処理を行う映像処理装置10を実現できる。 A video processing device according to aspect 6 of the present invention is a video processing device comprising an acquisition unit, a correction unit, and a user operation reception unit, wherein the acquisition unit acquires a video signal, and the user operation reception unit receives a user operation regarding the degree of correction by the correction unit, the correction unit performs correction processing on the video signal acquired by the acquisition unit, with the degree of correction indicated by the user operation, and the correction unit performs The correction processing includes at least one of overdrive, dithering, and shadow correction. According to the above configuration, it is possible to realize the video processing device 10 that performs each of the correction processes described above in accordance with the degree of correction indicated by the user's operation.

本発明の態様7に係る映像処理方法は、装置による映像処理方法であって、映像信号を取得する取得ステップと、上記取得ステップにおいて取得した映像信号に、フレーム間隔が変動し得る映像信号が含まれているか否かを判断し、フレーム間隔が変動し得る映像信号が含まれていると判断した場合に、上記取得ステップにおいて取得した映像信号に対する補正の度合いを弱めるか、又は、上記取得ステップにおいて取得した映像信号に対する補正をオフにする補正ステップとを含む方法である。上記の方法によれば、従来の固定フレームレートにおける映像技術を、可変フレームレートの映像に対して使用した場合の映像品位の低下を抑制できる。 A video processing method according to aspect 7 of the present invention is a video processing method by an apparatus, comprising: an acquiring step of acquiring a video signal; If it is determined that a video signal whose frame interval can fluctuate is included, weaken the degree of correction for the video signal acquired in the acquisition step, or in the acquisition step and a correction step of turning off the correction to the acquired video signal. According to the above method, it is possible to suppress deterioration in image quality when a conventional image technology for a fixed frame rate is used for an image of a variable frame rate.

本発明の態様8に係る映像処理装置を備えていることを特徴とするテレビジョン受像機は、上記の態様1から6までの何れかに記載の映像処理装置を備えている構成としてもよい。上記の構成によれば、映像処理装置10と同様な効果を奏するテレビジョン受像機1を実現できる。 A television receiver characterized by comprising the video processing device according to aspect 8 of the present invention may be configured to comprise the video processing device according to any one of aspects 1 to 6 above. According to the above configuration, the television receiver 1 having the same effect as the video processing device 10 can be realized.

本発明の態様9に係る制御プログラムは、上記の態様1から6までの何れかに記載の映像処理装置10としてコンピュータを機能させるための制御プログラムであって、上記コンピュータを取得部12及び補正部13として機能させる構成としてもよい。 A control program according to aspect 9 of the present invention is a control program for causing a computer to function as the video processing device 10 according to any one of aspects 1 to 6 above, wherein the computer includes an acquisition unit 12 and a correction unit. 13 may be used.

本発明の態様10に係る記録媒体は、態様9に係る制御プログラムを記録したコンピュータ読み取り可能な記録媒体であってもよい。 A recording medium according to the tenth aspect of the present invention may be a computer-readable recording medium recording the control program according to the ninth aspect.

本発明の各態様に係る映像処理装置は、コンピュータによって実現してもよく、この場合には、コンピュータを上記映像処理装置が備える各部(ソフトウェア要素)として動作させることにより上記映像処理装置をコンピュータにて実現させる映像処理装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。 The video processing device according to each aspect of the present invention may be realized by a computer. In this case, the computer is operated as each part (software element) included in the video processing device, thereby converting the video processing device to the computer. A control program for a video processing device realized by a computer and a computer-readable recording medium recording it are also included in the scope of the present invention.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 The present invention is not limited to the above-described embodiments, but can be modified in various ways within the scope of the claims, and can be obtained by appropriately combining technical means disclosed in different embodiments. is also included in the technical scope of the present invention. Furthermore, new technical features can be formed by combining the technical means disclosed in each embodiment.

1 テレビジョン受像機
10 映像処理装置
11 装置制御部
12 取得部
13 補正部
14 テレビ制御部
15 表示制御部
16 表示部
20 画素
31 入力部
32 階調電圧変換部
33 垂直電圧積算部
34 基準電圧積算部
35 加減算部
36 係数乗算部
37 補正値算出部
38 補正値加算部
39 出力部
100 映像出力装置
1 TV receiver 10 Video processing device 11 Device control unit 12 Acquisition unit 13 Correction unit 14 TV control unit 15 Display control unit 16 Display unit 20 Pixel 31 Input unit 32 Gradation voltage conversion unit 33 Vertical voltage integration unit 34 Reference voltage integration Unit 35 Adder/subtracter 36 Coefficient multiplier 37 Correction value calculator 38 Correction value adder 39 Output unit 100 Video output device

Claims (9)

取得部と、補正部とを備えた映像処理装置であって、
上記取得部は映像信号を取得し、
上記補正部は、
上記取得部が取得した映像信号が、可変フレームレートの映像信号であるかを判断し、
上記可変フレームレートの映像信号を取得したと判断した場合に、
電圧を印加し始めるときの印加電圧を一時的に高め、所望の画素電圧に達するまでの時間を短縮するオーバードライブ補正に対し、
上記可変フレームレートのフレーム間隔が固定フレームのフレーム間隔より長い場合、上記固定フレームレートの映像信号を取得したときに印加する印加電圧より低い印加電圧にするように制御する
ことを特徴とする映像処理装置。
A video processing device comprising an acquisition unit and a correction unit,
The acquisition unit acquires a video signal,
The corrector is
determining whether the video signal obtained by the obtaining unit is a video signal with a variable frame rate;
When it is determined that the above variable frame rate video signal has been acquired,
For overdrive correction, which temporarily increases the applied voltage when starting to apply the voltage and shortens the time until the desired pixel voltage is reached,
When the frame interval of the variable frame rate is longer than the frame interval of the fixed frame, the video processing is characterized in that the applied voltage is controlled to be lower than the applied voltage applied when the video signal of the fixed frame rate is acquired. Device.
上記補正部は、
電圧を印加し始めるときの印加電圧を、固定フレームレートの映像信号を取得したときに、電圧を印加し始めてから1フレーム後に所望の明度に達するように設定された印加電圧より低い印加電圧を印加するように制御する
ことを特徴とする請求項1に記載の映像処理装置。
The corrector is
The applied voltage at the start of voltage application is set to be lower than the applied voltage set so that the desired brightness is reached one frame after the start of voltage application when a video signal at a fixed frame rate is acquired. 2. The video processing apparatus according to claim 1, wherein the control is performed so as to
上記補正部は、
上記取得部から入力される映像信号内に、表示画面のリフレッシュレートと同期をとる為の信号が検出できない場合に、上記可変フレームレートの映像信号を受信したと判断する
ことを特徴とする請求項1に記載の映像処理装置。
The corrector is
2. The method according to claim 1, wherein, when a signal for synchronizing with a refresh rate of a display screen cannot be detected in the video signal input from the acquisition unit, it is determined that the video signal of the variable frame rate has been received. 1. The video processing device according to 1.
上記補正部は、
異なる色の画素を混ぜて配置することで中間色を表現するディザリング補正をオフにする
ことを特徴とする請求項1から3の何れか1項に記載の映像処理装置。
The corrector is
4. The video processing apparatus according to claim 1, wherein dithering correction for expressing intermediate colors by mixing and arranging pixels of different colors is turned off.
上記補正部は、
対象の画素の過去1フレーム分のソース電位の積算値を参照して算出した補正値で、ソース電圧を補正し、1フレーム間において意図せずに変動するソース電位を所期の電位に維持するシャード―補正をオフにする
ことを特徴とする請求項1から3の何れか1項に記載の映像処理装置。
The corrector is
The source voltage is corrected with a correction value calculated by referring to the integrated value of the source potential of the target pixel for the past one frame, and the source potential that fluctuates unintentionally between one frame is maintained at the desired potential. 4. The video processing apparatus according to claim 1, wherein shard correction is turned off.
装置による映像処理方法であって、
映像信号を取得する取得ステップと、
上記取得ステップにおいて取得した映像信号が、可変フレームレートの映像信号であるかを判断し、
上記可変フレームレートの映像信号を取得したと判断した場合に、
電圧を印加し始めるときの印加電圧を一時的に高め、所望の画素電圧に達するまでの時間を短縮するオーバードライブ補正に対し、
上記可変フレームレートのフレーム間隔が固定フレームのフレーム間隔より長い場合、上記固定フレームレートの映像信号を取得したときに印加する印加電圧より低い印加電圧にするように制御する補正ステップとを含むことを特徴とする映像処理方法。
A video processing method by a device,
an acquisition step of acquiring a video signal;
determining whether the video signal obtained in the obtaining step is a variable frame rate video signal;
When it is determined that the above variable frame rate video signal has been acquired,
For overdrive correction, which temporarily increases the applied voltage when starting to apply the voltage and shortens the time until the desired pixel voltage is reached,
and a correction step of controlling the applied voltage to be lower than the applied voltage applied when the fixed frame rate video signal is acquired when the frame interval of the variable frame rate is longer than the frame interval of the fixed frame. An image processing method characterized by:
請求項1からまでの何れか1項に記載の映像処理装置を備えていることを特徴とするテレビジョン受像機。 A television receiver comprising the video processing device according to any one of claims 1 to 5 . 請求項1からまでの何れか1項に記載の映像処理装置としてコンピュータを機能させるための制御プログラムであって、上記取得部及び上記補正部としてコンピュータを機能させるための制御プログラム。 A control program for causing a computer to function as the image processing apparatus according to any one of claims 1 to 5 , the control program for causing the computer to function as the acquisition section and the correction section. 請求項に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体。 A computer-readable recording medium recording the control program according to claim 8 .
JP2018073382A 2018-04-05 2018-04-05 Video processing device, video processing method, television receiver, control program, and recording medium Active JP7246138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018073382A JP7246138B2 (en) 2018-04-05 2018-04-05 Video processing device, video processing method, television receiver, control program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018073382A JP7246138B2 (en) 2018-04-05 2018-04-05 Video processing device, video processing method, television receiver, control program, and recording medium

Publications (2)

Publication Number Publication Date
JP2019184743A JP2019184743A (en) 2019-10-24
JP7246138B2 true JP7246138B2 (en) 2023-03-27

Family

ID=68340920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018073382A Active JP7246138B2 (en) 2018-04-05 2018-04-05 Video processing device, video processing method, television receiver, control program, and recording medium

Country Status (1)

Country Link
JP (1) JP7246138B2 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241721A (en) 2002-02-20 2003-08-29 Fujitsu Display Technologies Corp Display controller for liquid crystal panel and liquid crystal display device
JP2005202322A (en) 2004-01-19 2005-07-28 ▲ぎょく▼瀚科技股▲ふん▼有限公司 Device and method for overdrive driving
JP2005250457A (en) 2004-01-27 2005-09-15 Genesis Microchip Inc Dynamically selecting either frame rate conversion (frc) or pixel over drive in lcd panel based display
JP2005322143A (en) 2004-05-11 2005-11-17 Namco Ltd Program, information storage medium and image generation system
JP2006010714A (en) 2003-03-26 2006-01-12 Sharp Corp Liquid crystal television receiver, liquid crystal display control method, program thereof, and recording medium
JP2006352303A (en) 2005-06-14 2006-12-28 Sharp Corp Image display device
JP2008284128A (en) 2007-05-17 2008-11-27 Mitsubishi Electric Corp Video display device
JP2010511900A (en) 2006-12-01 2010-04-15 ストア、エレクトロニック、システムズ Low power active matrix display
US20150379970A1 (en) 2014-06-30 2015-12-31 Apple Inc. Refresh rate dependent dithering
WO2016024307A1 (en) 2014-08-11 2016-02-18 日立マクセル株式会社 Video output device, display device, and video display system
JP2017049443A (en) 2015-09-02 2017-03-09 三菱電機株式会社 Liquid crystal panel drive control device and liquid crystal display device
US20170124934A1 (en) 2015-10-29 2017-05-04 Nvidia Corporation Variable refresh rate gamma correction
CN107610665A (en) 2017-09-28 2018-01-19 深圳市华星光电技术有限公司 The driving method and device of liquid crystal display
US20180054594A1 (en) 2016-08-16 2018-02-22 Mstar Semiconductor, Inc. Device applied to display and associated image display method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773460B2 (en) * 2013-10-18 2017-09-26 Nvidia Corporation System, method, and computer program product for combining low motion blur and variable refresh rate in a display

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241721A (en) 2002-02-20 2003-08-29 Fujitsu Display Technologies Corp Display controller for liquid crystal panel and liquid crystal display device
JP2006010714A (en) 2003-03-26 2006-01-12 Sharp Corp Liquid crystal television receiver, liquid crystal display control method, program thereof, and recording medium
JP2005202322A (en) 2004-01-19 2005-07-28 ▲ぎょく▼瀚科技股▲ふん▼有限公司 Device and method for overdrive driving
JP2005250457A (en) 2004-01-27 2005-09-15 Genesis Microchip Inc Dynamically selecting either frame rate conversion (frc) or pixel over drive in lcd panel based display
JP2005322143A (en) 2004-05-11 2005-11-17 Namco Ltd Program, information storage medium and image generation system
JP2006352303A (en) 2005-06-14 2006-12-28 Sharp Corp Image display device
JP2010511900A (en) 2006-12-01 2010-04-15 ストア、エレクトロニック、システムズ Low power active matrix display
JP2008284128A (en) 2007-05-17 2008-11-27 Mitsubishi Electric Corp Video display device
US20150379970A1 (en) 2014-06-30 2015-12-31 Apple Inc. Refresh rate dependent dithering
WO2016024307A1 (en) 2014-08-11 2016-02-18 日立マクセル株式会社 Video output device, display device, and video display system
JP2017049443A (en) 2015-09-02 2017-03-09 三菱電機株式会社 Liquid crystal panel drive control device and liquid crystal display device
US20170124934A1 (en) 2015-10-29 2017-05-04 Nvidia Corporation Variable refresh rate gamma correction
US20180054594A1 (en) 2016-08-16 2018-02-22 Mstar Semiconductor, Inc. Device applied to display and associated image display method
CN107610665A (en) 2017-09-28 2018-01-19 深圳市华星光电技术有限公司 The driving method and device of liquid crystal display

Also Published As

Publication number Publication date
JP2019184743A (en) 2019-10-24

Similar Documents

Publication Publication Date Title
CN111279409B (en) Display control device, liquid crystal display device, and television receiver
US7667679B2 (en) Liquid crystal display, method for determining gray level in dynamic capacitance compensation on LCD, and method for correcting gamma of LCD
US8624936B2 (en) Display panel control device, liquid crystal display device, electronic appliance, display device driving method, and control program
JP5131509B2 (en) Image display device, drive circuit used in image display device, and drive method
JP4995077B2 (en) Pixel overdrive for LCD panels containing very slow responding pixels
KR100363350B1 (en) Liquid crystal display device having improved-response-characteristic drivability
US7696988B2 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
US8217875B2 (en) Signal processing device for liquid crystal display panel and liquid crystal display including the signal processing device
JP4658057B2 (en) Display control method, display device drive device, display device, program, and recording medium
US7468716B2 (en) Modifying gray voltage signals in a display device
US8593382B2 (en) Liquid crystal display device
US20100302287A1 (en) Display driving device and display driving system
JPWO2006098148A1 (en) Display device, liquid crystal monitor, liquid crystal television receiver and display method
WO2006100906A1 (en) Image display apparatus, image display monitor, and television receiver
JP2007155840A5 (en)
CN110970000B (en) Driving method, driving device and liquid crystal display device
US20050225525A1 (en) LCD overdrive with data compression for reducing memory bandwidth
JP4523348B2 (en) Display device and driving method thereof
KR20200088546A (en) Afterimage compensator and display device having the same
JP2000338922A (en) Image processor
US10964278B2 (en) Display apparatus
JP7246138B2 (en) Video processing device, video processing method, television receiver, control program, and recording medium
JP4196580B2 (en) Display control device and image display device
WO2011033888A1 (en) Image display device and image display method
JP2002229521A (en) Driving circuit of liquid crystal display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230314

R150 Certificate of patent or registration of utility model

Ref document number: 7246138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150