JPH04200015A - Phase locked loop - Google Patents

Phase locked loop

Info

Publication number
JPH04200015A
JPH04200015A JP2332862A JP33286290A JPH04200015A JP H04200015 A JPH04200015 A JP H04200015A JP 2332862 A JP2332862 A JP 2332862A JP 33286290 A JP33286290 A JP 33286290A JP H04200015 A JPH04200015 A JP H04200015A
Authority
JP
Japan
Prior art keywords
converter
output
loop
locked loop
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2332862A
Other languages
Japanese (ja)
Inventor
Toshihiko Moro
茂呂 利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2332862A priority Critical patent/JPH04200015A/en
Publication of JPH04200015A publication Critical patent/JPH04200015A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an output with less spurious radiation and inexpensive circuit constitution by providing a DC/DC converter receiving a reference input signal of the phase locked loop as a switching signal to the phase locked loop and driving a charge pump with an output voltage of the DC/DC converter. CONSTITUTION:A characteristic of a low pass filter 4 is selected independently of a loop constant so as to reduce noise of a frequency component fref of a reference signal outputted from a comparator circuit 1. Since a DC/DC converter 7 uses a reference input signal of the loop as a switching signal, the switching frequency is fref and noise reduction effect by the low pass filter 4 is attained for an output voltage of the DC/DC converter 7 and an output with less spurious radiation is obtained. Thus, a filter to reduce the frequency component of a switching signal of the DC/DC converter is not required as separate provision and the output with less spurious radiation is obtained with inexpensive loop circuit constitution.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、位相同期ループ(P L L)に関し、更に
詳しくは、電圧制御発振器(VCO)の制御電源の改良
に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a phase-locked loop (PLL), and more particularly to an improvement in a control power supply for a voltage-controlled oscillator (VCO).

〈従来の技術〉 第3図は一般的な位相同期ループの回路図である。図に
おいて、1は位相比較器であり、一方の入力端子には周
波数f2..の基準入力信号が加えられている。2は位
相比較器1の出力を増幅するチャージポンプであって、
位相比較器1の出力信号か加えられるとともに、電源回
路3から駆動電圧か加えられている。4はローパスフィ
ルタであり、チャージポンプ2の出力端子に接続されて
いる。5は電圧制御発振器(VCO)であり、該フィル
タ4の出力端子に接続されている。6は分周器であり、
入力端子は電圧制御発振器5の出力端子に接続され、出
力端子は位相比較器1の他方の入力端子に接続されてい
る。
<Prior Art> FIG. 3 is a circuit diagram of a general phase-locked loop. In the figure, 1 is a phase comparator, and one input terminal has a frequency f2. .. A reference input signal is applied. 2 is a charge pump that amplifies the output of the phase comparator 1,
The output signal of the phase comparator 1 is applied, and the driving voltage from the power supply circuit 3 is also applied. 4 is a low-pass filter, which is connected to the output terminal of the charge pump 2. 5 is a voltage controlled oscillator (VCO), which is connected to the output terminal of the filter 4. 6 is a frequency divider;
The input terminal is connected to the output terminal of the voltage controlled oscillator 5, and the output terminal is connected to the other input terminal of the phase comparator 1.

このような構成の回路において、出力周波数範囲を広く
するためには電圧制御発振器5の■内周波数の可変範囲
を大きくしなければならず、電源回路3からチャージポ
ンプ2に加える電圧を30V程度と他の回路よりも高く
する必要かある。
In a circuit with such a configuration, in order to widen the output frequency range, it is necessary to widen the variable range of the frequency of the voltage controlled oscillator 5 (indicated by ``■''), and the voltage applied from the power supply circuit 3 to the charge pump 2 must be approximately 30V. Is it necessary to make it higher than other circuits?

〈発明か解決しようとする課題〉 しかし゛ながら、このような電源回路3をDC/DCコ
ンバータで実現しようとすると、そのスイッチングノイ
スか出力信号に影響を及はさないようにするために強力
なフィルタを設ける等の対策をしなければならず、コス
トか高くなるという問題かある。
<Problem to be solved by the invention> However, when trying to realize such a power supply circuit 3 with a DC/DC converter, a powerful converter is required to prevent the switching noise from affecting the output signal. Countermeasures such as installing a filter must be taken, which raises the problem of increased costs.

本発明の目的は、このような点に鑑みてなされたもので
、低廉な回路構成で出力周波数範囲が広くスプリアスの
少ない出力か得られる位相同期ループを実現しようとす
るものである。
SUMMARY OF THE INVENTION An object of the present invention has been made in view of the above points, and is to realize a phase-locked loop that can provide an output with a wide output frequency range and less spurious with an inexpensive circuit configuration.

く課題を解決するための手段〉 上記課題を解決する本発明は、 ループ内にチャージポンプを含む位相同期ループにおい
て、 該位相同期ループの基準入力信号をスイッチング信号と
するDC/DCコンバータを設け、前記チャージポンプ
を該D C/D Cコンバータの出力電圧で駆動するよ
うにしたことを特徴とするものである。
Means for Solving the Problems> The present invention to solve the above problems includes: In a phase-locked loop including a charge pump in the loop, a DC/DC converter whose switching signal is a reference input signal of the phase-locked loop is provided, The charge pump is characterized in that the charge pump is driven by the output voltage of the DC/DC converter.

く作用〉 一般に、位相同期ループでは、位相比較器の出力信号に
現れる基準信号周波数のノイズを低減するために、ルー
プ定数とは無関係のローパスフィルタが使われる。
Effect> Generally, in a phase-locked loop, a low-pass filter that is unrelated to the loop constant is used to reduce noise at the reference signal frequency that appears in the output signal of the phase comparator.

本発明では、DC/DCコンバータのスイッチング信号
としてループの基準入力信号を用いるようにしているの
で、該DC/DCコンバータの出力電圧についてもフィ
ルタにょるノイズ低減効果か得られる。
In the present invention, since the reference input signal of the loop is used as the switching signal of the DC/DC converter, the noise reduction effect of the filter can also be obtained for the output voltage of the DC/DC converter.

〈実施例〉 以下、図面を参照して本発明の実施例を詳細に説明する
<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係る位相同期ループの原理回路図であ
り、第3図と共通する部分には同一の番号を付けてそれ
らの説明は省略する。図において、7はスイッチング型
のDC/DCコンバータである。該DC/DCコンバー
タ7はスイッチング信号として周波数f71.のループ
の基準入力信号を用いている。該DC/DCコンバータ
7は他の回路と比較して高い30V程度の電圧を出方す
るものであって、その出力電圧はチャージポンプ2に加
えられている。
FIG. 1 is a principle circuit diagram of a phase-locked loop according to the present invention, and parts common to those in FIG. 3 are given the same numbers and their explanations will be omitted. In the figure, 7 is a switching type DC/DC converter. The DC/DC converter 7 receives frequency f71. as a switching signal. The reference input signal of the loop is used. The DC/DC converter 7 outputs a voltage of about 30 V, which is higher than other circuits, and the output voltage is applied to the charge pump 2.

このような構成において、ローパスフィルタ4の特性は
位相比較器1から出力される基準信号の周波数成分子 
telのノイズを低減するようにループ定数とは無関係
に選定されている。本発明で用いるDC/DCコンバー
タ7もスイッチング信号としてループの基準入力信号を
用いているのでスイッチンク周波数はf7.1になり、
該DC/DCコンバータ7の出力電圧についてもローパ
スフィルタ4によるノイズ低減効果か得られ、スプリア
スの少ない出力が得られる。
In such a configuration, the characteristics of the low-pass filter 4 are the frequency components of the reference signal output from the phase comparator 1.
It is chosen independently of the loop constant to reduce tel noise. Since the DC/DC converter 7 used in the present invention also uses the loop reference input signal as the switching signal, the switching frequency is f7.1.
The output voltage of the DC/DC converter 7 also has a noise reduction effect due to the low-pass filter 4, and an output with less spurious is obtained.

第2図は本発明に係る位相同期ループの一実施例の回路
図であり、第1図と共通する部分には同一の番号を付け
てそれらの説明は省略する。図において、基準入力信号
の周波数は1. M Hzに設定されている。チャージ
ポンプ2を構成する演算増幅器の駆動電圧としてDC/
DCコンバータ7から+30Vが印加されている。フィ
ルタ4としては、カットオフ周波数f、が300KHz
のローパスフィルタ(アディショナルフィルタ)41と
IMHzに対して急峻な減衰特性を持ったノツチフィル
タ42とが縦列接続されたものを用いる。
FIG. 2 is a circuit diagram of an embodiment of a phase-locked loop according to the present invention, and parts common to those in FIG. 1 are given the same numbers and their explanation will be omitted. In the figure, the frequency of the reference input signal is 1. It is set to MHz. DC/
+30V is applied from the DC converter 7. The filter 4 has a cutoff frequency f of 300 KHz.
A low-pass filter (additional filter) 41 and a notch filter 42 having a steep attenuation characteristic with respect to IMHz are connected in series.

分周器6として分周比が1/100〜1/200に設定
されたものを用いる。
A frequency divider 6 having a frequency division ratio set to 1/100 to 1/200 is used.

このような回路構成にすることより、電圧制御発振器5
の出力周波数をIMHzの周波数分解能で100MHz
から200MHzまで変化させることができる。
With such a circuit configuration, the voltage controlled oscillator 5
output frequency to 100MHz with IMHz frequency resolution
It can be varied from 200MHz to 200MHz.

なお、具体的な数値は実施例に限定されるものではなく
、用途に応して適切な値に設定すればよい。
Note that the specific numerical values are not limited to those in the embodiments, and may be set to appropriate values depending on the purpose.

〈発明の効果〉 以上詳細に説明したように、本発明によれば、次のよう
な効果かある。
<Effects of the Invention> As described above in detail, the present invention has the following effects.

DC/DCコンバータのスイッチング信号としてループ
の基準入力信号を用いているのでループの基準信号のノ
イズ成分を低減するために設けられているフィルタによ
るノイズ低減効果を利用でき、DC/DCコンバータの
スイッチング信号の周波数成分を低減するためのフィル
タを別途に設けることなく廉価なループ回路構成スプリ
アスの少ない出力が得られる。
Since the reference input signal of the loop is used as the switching signal of the DC/DC converter, it is possible to utilize the noise reduction effect of the filter provided to reduce the noise component of the reference signal of the loop, and the switching signal of the DC/DC converter can be used. It is possible to obtain an output with less spurious through an inexpensive loop circuit structure without separately providing a filter for reducing the frequency components of.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る位相同期ループの原理回路図、 第2図は本発明に係る位相同期ループの一実施例を示す
回路図、 第3図は従来の位相同期ループの一例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing the principle of a phase-locked loop according to the present invention, FIG. 2 is a circuit diagram showing an embodiment of a phase-locked loop according to the present invention, and FIG. 3 is a circuit diagram showing an example of a conventional phase-locked loop. It is a diagram.

Claims (1)

【特許請求の範囲】 ループ内にチャージポンプを含む位相同期ループにおい
て、 該位相同期ループの基準入力信号をスイッチング信号と
するDC/DCコンバータを設け、前記チャージポンプ
を該DC/DCコンバータの出力電圧で駆動するように
したことを特徴とする位相同期ループ。
[Claims] In a phase-locked loop including a charge pump in the loop, a DC/DC converter is provided that uses a reference input signal of the phase-locked loop as a switching signal, and the charge pump is connected to an output voltage of the DC/DC converter. A phase-locked loop characterized by being driven by.
JP2332862A 1990-11-29 1990-11-29 Phase locked loop Pending JPH04200015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2332862A JPH04200015A (en) 1990-11-29 1990-11-29 Phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2332862A JPH04200015A (en) 1990-11-29 1990-11-29 Phase locked loop

Publications (1)

Publication Number Publication Date
JPH04200015A true JPH04200015A (en) 1992-07-21

Family

ID=18259635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2332862A Pending JPH04200015A (en) 1990-11-29 1990-11-29 Phase locked loop

Country Status (1)

Country Link
JP (1) JPH04200015A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150879A (en) * 1997-09-22 2000-11-21 Nec Corporation Semiconductor apparatus for use in low voltage power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150879A (en) * 1997-09-22 2000-11-21 Nec Corporation Semiconductor apparatus for use in low voltage power supply

Similar Documents

Publication Publication Date Title
US5789947A (en) Phase comparator
JP2001512948A (en) Step-controlled frequency synthesizer
US4797637A (en) PLL frequency synthesizer
KR20060018896A (en) Phase locked loop filter
JPH04200015A (en) Phase locked loop
US4453138A (en) Broadband injection locked oscillator system
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
KR100233965B1 (en) Receiver
IL139305A (en) Wide band high resolution synthesizer
JPH05211451A (en) Radio noise reduction system
JPH104350A (en) Pll-ic and pll module using same
JP3797791B2 (en) PLL synthesizer oscillator
JP3792955B2 (en) Frequency synthesizer and device
JP3163808B2 (en) PLL circuit with double loop structure
JP3638124B2 (en) CLOCK SIGNAL CIRCUIT AND ELECTRONIC DEVICE-INSTALLED DEVICE MOUNTING THE CLOCK SIGNAL CIRCUIT
JPH0440104A (en) Phase locked loop circuit of ultra high frequency diode oscillator
JPH0797745B2 (en) Phase synchronization circuit
JP3248453B2 (en) Oscillator
JP2814876B2 (en) PLL circuit with triple loop structure
JPS5846586Y2 (en) Circuit with phase locked loop
JP3008938B1 (en) PLL circuit
JPH01282926A (en) Phase locked oscillator
JPH05327493A (en) Pll synthesizer
JPH0766630A (en) Pll synchronization detector
JPH03239013A (en) Phase locked loop circuit