JPH04199925A - Serial information transfer method - Google Patents

Serial information transfer method

Info

Publication number
JPH04199925A
JPH04199925A JP32598790A JP32598790A JPH04199925A JP H04199925 A JPH04199925 A JP H04199925A JP 32598790 A JP32598790 A JP 32598790A JP 32598790 A JP32598790 A JP 32598790A JP H04199925 A JPH04199925 A JP H04199925A
Authority
JP
Japan
Prior art keywords
data
information
transfer
information transfer
serial information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32598790A
Other languages
Japanese (ja)
Other versions
JP2951396B2 (en
Inventor
Hiroshi Takagi
洋 高木
Hidekazu Suda
秀和 須田
Takashi Kashiwai
柏井 隆
Yuichi Osaki
大崎 雄市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, NEC Corp, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP32598790A priority Critical patent/JP2951396B2/en
Publication of JPH04199925A publication Critical patent/JPH04199925A/en
Application granted granted Critical
Publication of JP2951396B2 publication Critical patent/JP2951396B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the hardware amount for an information transfer line and to improve information transfer efficiency by time-divisionally multiplexing plural bits of low speed data by means of a bit synchronous clock and a frame synchronous clock for continuous serial information transfer and making the frame synchronism of message-like data and continuous serial information independent. CONSTITUTION:Call data 10 and control information 12 between a central control unit 1 and line corresponding parts 5a-5n, and between a time division channel device 2 and the line corresponding parts 5a-5n are stored in an information synchronizing circuit 3 through a central control unit interface 1'. The transfer destination of control information 12 is decided and control information is bit-synchronized and it is connected to the line corresponding parts 5a-5n through composite information transfer lines 4a-4n. Call data 10 and control information 12 share a clock 8 on the composite information transfer lines 4a-4n and they are bit-synchronized. Then, an information generation position is transferred to transfer control information 12 by making it independent of the frame synchronism of call data 10 by using a strobe signal 11. Thus the hardware of the transfer line is reduced and the transfer efficiency of message-like data is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル交換機における1通話ハイウェイ
データや制御データなどのシリアル情報を、効率的に転
送するシリアル情報転送方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a serial information transfer method for efficiently transferring serial information such as single-call highway data and control data in a digital exchange.

〔従来の技術〕[Conventional technology]

従来技術では「研究実用化報告」Vol、31、No、
11、ρ、21に示される、通話ハイウェイと制御用バ
スであるSPババスように、連続したシリアル情報転送
と逐次的に発生するメツセージ状情報の転送は、それぞ
れ独立して行っていた。また、別の方法としては上記文
献のP、21の図2に示すように、連続したシリアル情
報転送用の1タイムスロツトを用いて別情報の転送を行
うなど、異種のシリアル情報を完全に同期させて転送を
行う方法があった。
In the conventional technology, "Research and Practical Application Report" Vol. 31, No.
As shown in 11, ρ, and 21, the continuous serial information transfer and the sequentially generated message-like information transfer were performed independently, as shown in the SP bus, which is a communication highway and a control bus. Another method is to completely synchronize different types of serial information, such as transferring different information using one time slot for continuous serial information transfer, as shown in Figure 2 of P. 21 of the above-mentioned document. There was a way to do the transfer.

これらの方法によると、前者の場合には必要とするハー
ドウェアに対する配慮がなされておらず、通話ハイウェ
イとSPババスさらにこれらとは別に、複数種の低速デ
ータの送受信が必要な場合は、それらの低速データを含
め、それぞれの情報転送用に独立した情報転送路を具備
する必要があった。
According to these methods, no consideration is given to the necessary hardware in the former case, and if multiple types of low-speed data transmission and reception are required in addition to the telephone highway and SP bus, It was necessary to provide independent information transfer paths for each type of information transfer, including low-speed data.

また、後者の場合には情報転送効率に対する配慮がなさ
れておらず、逐次的に発生するメツ2−ジ状データの転
送効率は、連続シリアル情報の転送周期に左右されるた
め、必要とされるメツセージ状データの転送効率が十分
低い場合にしか適用できなかった。
In addition, in the latter case, no consideration is given to information transfer efficiency, and the transfer efficiency of mesh-shaped data that occurs sequentially depends on the transfer cycle of continuous serial information, so This method could only be applied when the transmission efficiency of message-like data was sufficiently low.

従来技術によるディジタル交換機の概略構成例を第2図
に示す。時分割通話路装置2は、回線対応部5a〜5n
の間で、それぞれ通話ハイウェイ6a〜6nを用いて通
話データの送受を行う。この通話ハイウェイ6a〜6n
は1時分割多重された複数チャンネルの通話データ、ビ
ット同期用のクロック信号、時分割多重された通話デー
タのフレーム先頭位置を表わすフレーム同期信号よりな
っている。また、中央制御装置1は中央制御装置インタ
フェース装置1′を介して、時分割通話路袋W2や回線
対応部58〜5nを制御するもので、上記回線対応部5
a〜5nの制御を行うために、それぞれ制御情報転送路
78〜7nで接続されている。これらの制御情報転送路
7a〜7nは1回線対応部5a〜5nの制御に必要とな
るデータの他に1個別に制御信号として、上記データの
送受信のためのビット同期クロック、データ位置を示す
ストローブ信号などのデータ送受信制御信号類、回線対
応部58〜5nで検出した障害を中央制御装置1に知ら
せるための障害通信信号、2重化部分の運用系切替を行
う系切替制御信号、回線対応部5a〜5nの初期設定を
行う初期設定信号などの低速個別制御信号群により構成
されている。上記のように、従来技術では通話データの
送受と制御情報の転送のために、それぞれ通話ハイウェ
イ6a〜6n、制御情報転送路7a〜7nに多種の情報
転送路を必要としていた。回線対応部5a〜5nは、こ
の交換局に収容される加入者の数にしたがって複数台設
置され、すべてが交換機の基本部である通話路袋![2
,中央制御装置1と接続されるため、これら多種の情報
転送路はハードウェアの量だけでなく、局建設時や増減
設時のケーブル接続の作業性にも大きく影響を与える。
FIG. 2 shows an example of a schematic configuration of a digital exchange according to the prior art. The time division communication path device 2 includes line corresponding parts 5a to 5n.
Communication data is transmitted and received between them using communication highways 6a to 6n, respectively. This call highway 6a-6n
consists of time-division multiplexed call data of a plurality of channels, a clock signal for bit synchronization, and a frame synchronization signal representing the frame head position of the time-division multiplexed call data. The central controller 1 also controls the time division call path bag W2 and the line handling units 58 to 5n via the central controller interface unit 1'.
In order to control a to 5n, they are connected through control information transfer paths 78 to 7n, respectively. These control information transfer paths 7a to 7n contain data necessary for controlling the single-line corresponding parts 5a to 5n, as well as one individual control signal, a bit synchronized clock for transmitting and receiving the data, and a strobe indicating the data position. Data transmission/reception control signals such as signals, fault communication signals for notifying the central control unit 1 of faults detected by the line handling units 58 to 5n, system switching control signals for switching the operational system of the duplexed part, line handling units It is made up of a group of low-speed individual control signals such as initial setting signals for initializing 5a to 5n. As described above, in the prior art, various types of information transfer paths are required for the communication highways 6a to 6n and the control information transfer paths 7a to 7n, respectively, in order to send and receive call data and to transfer control information. A plurality of line handling units 5a to 5n are installed according to the number of subscribers accommodated in this exchange, and all of them are the basic parts of the exchange. [2
, and the central control unit 1, these various information transfer paths have a great influence not only on the amount of hardware but also on the workability of cable connections when constructing a station or adding or subtracting a station.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術では、情報転送路に要するハードウェア量
、あるいは情報転送効率に対する配慮がなされておらず
、連続シリアル情報と逐次的に発生するメツセージ状デ
ータと、これらとは別の複数の低速データとを、独立し
て転送しようとすると、情報転送路に要するハードウェ
ア量が増大し。
In the above conventional technology, no consideration is given to the amount of hardware required for the information transfer path or the information transfer efficiency, and continuous serial information, sequentially generated message-like data, and multiple low-speed data other than these are If you try to transfer the information independently, the amount of hardware required for the information transfer path will increase.

上記シリアル情報と上記メツセージ状データとを完全に
同期させて転送すると、逐次的に発生するメツセージ状
データの情報転送効率が低下してしまうという問題があ
った。
If the serial information and the message-like data are transferred in complete synchronization, there is a problem in that the information transfer efficiency of the message-like data that is generated sequentially decreases.

本発明の目的は2時分割多重された連続シリアル情報と
逐次的に発生するメツセージ状データ、およびこれらと
は別の複数の低速データの転送に関し、情報転送路のハ
ードウェア量を削減するとともに、メツセージ状データ
の情報転送効率の向上をはかるシリアル情報転送方法を
得ることにある。
An object of the present invention is to reduce the amount of hardware in an information transfer path with regard to the transfer of continuous serial information multiplexed in two time divisions, message-like data generated sequentially, and a plurality of low-speed data other than these, and to The object of the present invention is to obtain a serial information transfer method that improves the information transfer efficiency of message-like data.

〔課題を解決するための手段〕[Means to solve the problem]

上記ハードウェア量削減を達成するために1時分割多重
された連続シリアル情報転送用のビット同期クロックと
、逐次的に発生するメツセージ状データ転送用のビット
同期クロックとを共用化するとともに、これらとは別の
複数の低速データを、上記ビット同期クロックと連続シ
リアル情報転送用のフレーム同期クロックを用いて、時
分割多重したものである。また、メツセージ状データの
転送動率の向上を達成するために、メツセージ状データ
の転送を、データ位置を示すストローブ信号を用いて、
連続シリアル情報転送用のフレーム同期とは独立させた
ものである。
In order to achieve the above-mentioned reduction in the amount of hardware, the bit synchronization clock for continuous serial information transfer that is time-division multiplexed and the bit synchronization clock for message-like data transfer that is generated sequentially are shared, and these is obtained by time-division multiplexing a plurality of other low-speed data using the bit synchronization clock and the frame synchronization clock for continuous serial information transfer. In addition, in order to improve the transfer rate of message-like data, the message-like data is transferred using a strobe signal indicating the data position.
This is independent of frame synchronization for continuous serial information transfer.

〔作用〕[Effect]

シリアル情報転送用のビット同期クロックとメツセージ
状データ転送用のビット同期クロックと共用化すること
により、従来、両者を独立して転送しようとした場合に
それぞれ必要とした、ビット同期クロック転送のハード
ウェアを削減することができる。また、従来は個別に転
送路を準備して送受信を行っていた複数の低速データを
、シリアル情報転送用のビット同期クロックとフレーム
同期クロックを用いて時分割多重化することで、個別に
必要としていた低速データ転送路のハードウェア、およ
び時分割多重時に必要となるビット同期、フレーム同期
クロック転送ハードウェアの削減をはかることができる
By sharing the bit-synchronized clock for serial information transfer and the bit-synchronized clock for message-like data transfer, the bit-synchronized clock transfer hardware that was previously required when attempting to transfer both independently is eliminated. can be reduced. In addition, by time-division multiplexing using a bit synchronization clock and a frame synchronization clock for serial information transfer, multiple low-speed data, which had conventionally been sent and received by preparing separate transfer paths, can be transmitted and received individually. It is possible to reduce the hardware required for low-speed data transfer paths, as well as the bit synchronization and frame synchronization clock transfer hardware required for time division multiplexing.

さらに、メツセージ状データの転送は、データ位置を示
すストローブ信号を用いることで、連続シリアル情報転
送用のフレーム周期とは完全に独立させる。これにより
、シリアル情報転送用のフレーム周期と同期させてメツ
セージ状データを転送した場合に起る、メツセージ状デ
ータが発生してから実際に転送される次フレーム周期ま
での待時間や、1フレーム内に1メツセージしか送信で
きないなどの問題がなくなり、1フレーム内に複数メツ
セージを、メツセージ状データ発生と同時に送信できる
ようになり、メツセージ状データの転送効率向上をはか
ることができる。
Further, by using a strobe signal indicating the data position, the message-like data transfer is made completely independent of the frame period for continuous serial information transfer. This reduces the waiting time between the generation of message data and the next frame cycle when it is actually transferred, which occurs when message data is transferred in synchronization with the frame cycle for serial information transfer, and the wait time within one frame. This eliminates the problem of only being able to send one message per frame, and allows multiple messages to be sent in one frame simultaneously with the generation of message-like data, thereby improving the transfer efficiency of message-like data.

〔実施例〕〔Example〕

つぎに本発明の実施例を図面とともに説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明によるシリアル情報転送方法を実施する
ディジタル交換機の構成図、第3図は上記実施例中の複
合情報転送路4a〜4nの構成例を示した図である。第
1図に示すディジタル交換機の構成において、中央制御
装置1と回線対応部5a〜5nおよび時分割通話路装置
2と回線対応部5a〜5nの間には、従来技術と同様に
、制御情報および通話データの送受が必要である。通話
データおよび制御情報は、中央制御装置インタフェース
装置1′を介して情報同期化回路3に収容され、制御情
報についてはその転送先が決められ、ビット同期がとら
れた上で、複合情報転送路4a〜4nを介して回線対応
部5a〜5nに接続される。
FIG. 1 is a block diagram of a digital exchange that implements the serial information transfer method according to the present invention, and FIG. 3 is a diagram showing an example of the structure of the composite information transfer paths 4a to 4n in the above embodiment. In the configuration of the digital exchange shown in FIG. 1, control information and It is necessary to send and receive call data. The call data and control information are stored in the information synchronization circuit 3 via the central controller interface device 1', and the transfer destination of the control information is determined, bit synchronization is established, and then the composite information transfer path is transferred. It is connected to line corresponding parts 5a to 5n via 4a to 4n.

複合情報転送路4a〜4nの構成を第3図に示す。通話
データIOは時分割多重された連続シリアル情報で、ク
ロック8でビット同期がとられている。また、フレーム
同期信号9は通話データ10用のフレームパルスであり
1通話データ10用のフレーム先頭位置を表わしている
。制御データ12は。
FIG. 3 shows the configuration of the composite information transfer paths 4a to 4n. The call data IO is time-division multiplexed continuous serial information, and bit synchronization is achieved with a clock 8. Further, the frame synchronization signal 9 is a frame pulse for call data 10 and represents the beginning position of a frame for one call data 10. The control data 12 is.

中央制御装置1が命令を発行する場合に発生し、クロッ
ク8でビット同期がとられている。中央制御装置1の命
令発行は1通話データ10のフレーム周期とは無関係で
あり、したがって、制御データ12の発生位置を表わす
ために、ストローブ信号11が用いられる。
This occurs when the central control unit 1 issues a command, and bit synchronization is achieved with the clock 8. The issuing of commands by the central controller 1 is independent of the frame period of one call data 10, and therefore the strobe signal 11 is used to represent the position of occurrence of the control data 12.

また、上記低速の個別制御信号群は、制御信号ハイウェ
イ13上に時分割多重されて、中央制御装置1と回線対
応部5a〜5n間を送受信される。
Further, the low-speed individual control signal group is time-division multiplexed onto the control signal highway 13 and transmitted and received between the central control device 1 and the line corresponding parts 5a to 5n.

この時、時分割多重された個別制御信号群のビット同期
には、通話データ10や制御データ12のピッ1−同期
クロックであるクロック8が共用化されており、また、
制御信号ハイウェイ13のフレーム先頭位置については
1通話データ10のフレーム先頭位置を表わすフレーム
同期信号9を共用することで、制御信号ハイウェイ13
のフレーム先頭位置を表わすように、フレーム同期がと
られている。
At this time, the clock 8, which is the pin 1 synchronization clock of the call data 10 and the control data 12, is shared for bit synchronization of the time-division multiplexed individual control signal group.
Regarding the frame start position of the control signal highway 13, by sharing the frame synchronization signal 9 representing the frame start position of one call data 10, the control signal highway 13
Frame synchronization is performed so that the beginning of the frame is represented.

低速の個別制御信号群の制御信号ハイウェイ13への多
重側については、収容する個別制御信号群の信号数とそ
れらに要求される信号速度によって。
Regarding the multiplexing of low-speed individual control signal groups to the control signal highway 13, it depends on the number of individual control signal groups to be accommodated and the signal speed required for them.

いろいろな方式が考えられる。第3図に示すように5例
えば前記した系切替信号をA、初期設定信号をBなどと
して8種の個別制御信号を収容した場合に、フレームの
先頭位置に続き、8ビツト毎にA、Bと繰返して個別制
御信号が収容され、次フレームの先頭から再度A、Bと
収容されるように多重化したケースを示している。第3
図でクロック8を32.768M七、フレーム同期信号
9を8kHz、信号数を8とすると5通話データ10や
制御データ12のビットレートは32Mb/s、個別制
御信号群の信号速度は4Mb/sとなる。従来方法では
、これらの信号速度は4Mb/sに比べて十分低速であ
るにもかかわらず、それぞれ個別の転送路を必要として
いた。
Various methods are possible. As shown in FIG. 3, if eight types of individual control signals are accommodated, for example, the above-mentioned system switching signal is set to A, the initial setting signal is set to B, etc., following the beginning of the frame, A and B are input every 8 bits. This shows a case in which individual control signals are repeatedly accommodated, and multiplexed so that A and B are accommodated again from the beginning of the next frame. Third
In the figure, if clock 8 is 32.768M7, frame synchronization signal 9 is 8kHz, and the number of signals is 8, the bit rate of 5 call data 10 and control data 12 is 32Mb/s, and the signal rate of individual control signal group is 4Mb/s. becomes. In the conventional method, although these signal speeds are sufficiently lower than 4 Mb/s, separate transfer paths are required for each.

さらに、回線対応部5a〜5nの複数台に対し、1つの
複合情報転送路インタフェース回路を設け、通話データ
10の多重分離機能と、制御データ12および個別制御
信号群の各回線対応部への振分は機能とを持たせれば、
複数の回線対応部への個別制御信号群を1本の制御信号
ハイウェイ上に多重化でき、より一層の転送路ハードウ
ェア削減をはかることが可能である。
Furthermore, one composite information transfer path interface circuit is provided for a plurality of line correspondence units 5a to 5n, and has a demultiplexing function of call data 10 and a distribution of control data 12 and individual control signal groups to each line correspondence unit. If you add functions to the minutes,
Groups of individual control signals to a plurality of line corresponding units can be multiplexed onto one control signal highway, making it possible to further reduce transfer path hardware.

上記に説明したように、通話データ10と制御情報12
とは、複合情報転送路4a〜4n上でクロック8を共用
化してビット同期をとることで、情報転送路のハードウ
ェア量を削減するとともに、制御情報12に対して情報
発生位置をストローブ信号11を用いて、通話データ1
0のフレーム周期とは独立させ制御情報12の転送を可
能にすることにより、制御情報12の転送効率を向上さ
せている。さらに、個別制御信号群についても、これら
に要求される信号速度と、信号数とにしたがって適当な
多重側を用い、制御信号ハイウェイ13上に時分割多重
するとともに、本発明によるハイウェイデータの転送に
は、通話データ10や制御データ12に用いたクロック
8とフレーム同期信号9とを共用化することで、情報転
送路ハードウェアの削減をはかることができる。
As explained above, call data 10 and control information 12
This means that by sharing the clock 8 on the composite information transfer paths 4a to 4n and achieving bit synchronization, the amount of hardware on the information transfer path is reduced, and the information generation position is determined by the strobe signal 11 for the control information 12. Call data 1 using
By making it possible to transfer the control information 12 independently of the zero frame period, the transfer efficiency of the control information 12 is improved. Furthermore, the individual control signal groups are also time-division multiplexed onto the control signal highway 13 using an appropriate multiplexing side according to the signal speed and number of signals required for these, and the highway data transfer according to the present invention By sharing the clock 8 and frame synchronization signal 9 used for the call data 10 and control data 12, it is possible to reduce the amount of information transfer path hardware.

〔発明の効果〕〔Effect of the invention〕

上記のように本発明によるシリアル情報転送方法は、時
分割多重された連続シリアル情報を、ビット同期クロッ
クとフレーム同期クロックとを用いて転送する手段と、
上記連続シリアル情報のフレーム周期とは独立して逐次
的に生成されるメツセージ状データを別に転送する手段
と、さらにこれらとは別に、複数種の低速データを送受
信する手段とを有する、ディジタル交換システムのシリ
アル情報転送方法において、上記連続シリアル情報転送
用のビット同期クロックと、上記メツセージ状データ転
送用のビット同期クロックとを共用化するとともに、上
記メツセージ状データのデータ位置を示すストローブ信
号を用いることにより、上記シリアル情報転送用のフレ
ーム周期とは独立して、上記メツセージ状データの転送
を行い、上記複数種の低速データを、上記シリアルデー
タ転送用ビット同期クロックおよびフレーム同期クロッ
クに同期させ、時分割多重して送受信することにより、
連続シリアル情報とメツセージ状データのビット同期ク
ロックを共用化するとともに、個別に転送路を準備して
送受信を行っていた複数の低速データを、シリアル情報
転送用のビット同期クロックとフレーム同期クロックを
用いて1時分割多重化することで転送路ハードウェア削
減の効果がある。これと同時に、局建時や増減設などの
保守作業時に、情報転送ケーブル接続の作業性向上をは
かることができる。
As described above, the serial information transfer method according to the present invention includes means for transferring time-division multiplexed continuous serial information using a bit synchronization clock and a frame synchronization clock;
A digital switching system comprising means for separately transferring message-like data that is sequentially generated independently of the frame period of the continuous serial information, and further separately from these means for transmitting and receiving multiple types of low-speed data. In the serial information transfer method, the bit synchronization clock for the continuous serial information transfer and the bit synchronization clock for the message data transfer are shared, and a strobe signal indicating the data position of the message data is used. The message-like data is transferred independently of the frame period for serial information transfer, and the multiple types of low-speed data are synchronized with the bit synchronization clock and frame synchronization clock for serial data transfer. By dividing and multiplexing and transmitting and receiving,
In addition to sharing the bit-synchronized clock for continuous serial information and message-like data, the bit-synchronized clock and frame-synchronized clock for serial information transfer are now used instead of the multiple low-speed data that had been sent and received by preparing individual transfer paths. Time division multiplexing is effective in reducing transfer path hardware. At the same time, it is possible to improve the workability of connecting information transfer cables during maintenance work such as station construction and addition/removal.

また、連続シリアル情報とメツセージ状データのフレー
ム周期を完全に独立にしているので、メツセージ状デー
タの発生と同時に送信が可能であり、さらに1フレーム
内に複数のメツセージの送信が可能であるなど、メツセ
ージ状データの転送効率向上の効果もある。
In addition, since the frame cycles of continuous serial information and message-like data are completely independent, it is possible to transmit message-like data at the same time as it is generated, and furthermore, it is possible to transmit multiple messages within one frame. This also has the effect of improving the transmission efficiency of message-like data.

さらにまた、クロック共用化やデータの多重化により、
物理的な信号線数が減少するため、電子回路基板の接栓
ピン数が多くなり過ぎるというネックが解消され、デー
タ送受信回路部のLSI化と相俟って、装置の小形化、
経済化にも効果がある。
Furthermore, by sharing clocks and multiplexing data,
The reduction in the number of physical signal lines eliminates the bottleneck of having too many connector pins on electronic circuit boards, and together with the shift to LSI data transmission/reception circuits, devices become more compact.
It also has an effect on economicization.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるシリアル情報転送方法を実施する
ディジタル交換機の一実施例を示す構成図、第2図は従
来のディジタル交換機を示す構成図、第3図(a)〜(
g)は上記実施例中の複合情報転送路4a〜4nの構成
例を示した図である。 2・・時分割通話路装置  3・・・情報同期化回路4
8〜4n・・複合情報転送路 5a〜5n・・・回線対応部 8・クロック9 ・フレ
ーム同期信号  11  ストローブ信号第2図
FIG. 1 is a block diagram showing an embodiment of a digital exchange that implements the serial information transfer method according to the present invention, FIG. 2 is a block diagram showing a conventional digital switch, and FIGS.
g) is a diagram showing an example of the configuration of the composite information transfer paths 4a to 4n in the above embodiment. 2...Time division channel device 3...Information synchronization circuit 4
8 to 4n...Composite information transfer path 5a to 5n...Line corresponding section 8.Clock 9.Frame synchronization signal 11 Strobe signal Fig. 2

Claims (1)

【特許請求の範囲】 1、時分割多重された連続シリアル情報を、ビット同期
クロックとフレーム同期クロックとを用いて転送する手
段と、上記連続シリアル情報のフレーム周期とは独立し
て逐次的に生成されるメッセージ状データを別に転送す
る手段と、さらにこれらとは別に、複数種の低速データ
を送受信する手段とを有する、ディジタル交換システム
のシリアル情報転送方法において、上記連続シリアル情
報転送用のビット同期クロックと、上記メッセージ状デ
ータ転送用のビット同期クロックとを共用化するととも
に、上記メッセージ状データのデータ位置を示すストロ
ーブ信号を用いることにより、上記連続シリアル情報転
送用のフレーム周期とは独立して、上記メッセージ状デ
ータの転送を行い、上記複数種の低速データを、上記シ
リアルデータ転送用ビット同期クロックおよびフレーム
同期クロックに同期させ、時分割多重して送受信するこ
とを特徴とするシリアル情報転送方法。 2、上記ディジタル交換システムは、通話路系装置群と
制御系装置群とからなり、上記通話路系装置間で送受さ
れる時分割多重通話情報と、上記通話路系装置と制御系
装置間で送受される各種制御情報に対して、適用される
ことを特徴とする特許請求の範囲第1項に記載したシリ
アル情報転送方法。
[Claims] 1. Means for transferring time-division multiplexed continuous serial information using a bit synchronization clock and a frame synchronization clock, and generating the continuous serial information sequentially independently of the frame period. In a serial information transfer method for a digital switching system, the serial information transfer method for a digital switching system has a means for separately transferring message-like data to be transmitted, and a means for transmitting and receiving multiple types of low-speed data, in addition to the above, bit synchronization for continuous serial information transfer. By sharing the clock and the bit synchronization clock for the message data transfer, and by using a strobe signal that indicates the data position of the message data, the data can be transmitted independently of the frame period for the continuous serial information transfer. , a serial information transfer method characterized in that the message-like data is transferred, the plurality of types of low-speed data are synchronized with the bit synchronization clock for serial data transfer and the frame synchronization clock, time division multiplexed, and transmitted/received. . 2. The above-mentioned digital switching system consists of a communication path system device group and a control system device group, and the time division multiplex communication information transmitted and received between the communication path system devices and the communication path system device and the control system device. The serial information transfer method according to claim 1, wherein the method is applied to various types of control information to be sent and received.
JP32598790A 1990-11-29 1990-11-29 Serial information transfer method Expired - Fee Related JP2951396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32598790A JP2951396B2 (en) 1990-11-29 1990-11-29 Serial information transfer method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32598790A JP2951396B2 (en) 1990-11-29 1990-11-29 Serial information transfer method

Publications (2)

Publication Number Publication Date
JPH04199925A true JPH04199925A (en) 1992-07-21
JP2951396B2 JP2951396B2 (en) 1999-09-20

Family

ID=18182829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32598790A Expired - Fee Related JP2951396B2 (en) 1990-11-29 1990-11-29 Serial information transfer method

Country Status (1)

Country Link
JP (1) JP2951396B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020149493A (en) 2019-03-14 2020-09-17 キオクシア株式会社 Evaluation device, semiconductor device, and transmission control method

Also Published As

Publication number Publication date
JP2951396B2 (en) 1999-09-20

Similar Documents

Publication Publication Date Title
KR920010220B1 (en) Time division switching system control arrangement and method
US5410542A (en) Signal computing bus
JPS6365736A (en) Exchange system
JPS61144146A (en) Communication path setter
US4601029A (en) Communication switching system
CA1287930C (en) Method and apparatus for transmitting information via a bus system
US4720828A (en) I/o handler
JP3649877B2 (en) Hybrid time slot and sub time slot operation in time division multiplexing systems
JPH04199925A (en) Serial information transfer method
US4628502A (en) Data and signaling time slot transfer and processing system for a set of multiplex lines
JPH0342759B2 (en)
JPH04287494A (en) Time-division switch and connection module composing such switch
JPH1188332A (en) Device and method for multiplexing cell to synchronous digital interface
US5422886A (en) System which achieves efficient utilization of buses for selectively interconnecting communication lines
JP2588226B2 (en) Time division multiplexing device
JP2576387B2 (en) Data communication device
JPH06311574A (en) Network synchronization control method
KR960002676B1 (en) Switching control of network termination in the isdn
JPS63294155A (en) Composite exchanging system
JPH0695671B2 (en) ATM concentrator multiplex system
JPH01209837A (en) Transmission system in decentralized multiplex exchange system
JPH0736544B2 (en) Data multiplexing / separation method
JPS6145649A (en) Multi-drop communication system in line multiplex type loop network
JPH01161941A (en) Transmission system in general purpose modules
JPS62262535A (en) Time division multiplexer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees