JPH041912B2 - - Google Patents
Info
- Publication number
- JPH041912B2 JPH041912B2 JP14649982A JP14649982A JPH041912B2 JP H041912 B2 JPH041912 B2 JP H041912B2 JP 14649982 A JP14649982 A JP 14649982A JP 14649982 A JP14649982 A JP 14649982A JP H041912 B2 JPH041912 B2 JP H041912B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- time
- elements
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000002123 temporal effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009429 electrical wiring Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は複数のEL(エレクトロ ルミネツセン
ス)素子の発光輝度を異ならしめて表示を行なう
EL表示装置に関するものである。[Detailed Description of the Invention] The present invention performs display by varying the luminance of a plurality of EL (electroluminescent) elements.
This relates to EL display devices.
従来、複数のEL素子を備えた表示装置におい
て、その輝度コントロールは、EL素子に印加さ
れる電圧の大きさか、またはパルス幅を変えるこ
とにより行なつている。 Conventionally, in a display device equipped with a plurality of EL elements, the brightness is controlled by changing the magnitude or pulse width of the voltage applied to the EL elements.
また、EL素子においては、直流バイアスの印
加がEL素子の寿命を低減させることになるため、
印加した電圧と逆極性の電圧を、直流バイアスを
消去させるに必要な程度、印加する必要がある。 In addition, in EL elements, the application of DC bias reduces the life of the EL element, so
It is necessary to apply a voltage of opposite polarity to the applied voltage to the extent necessary to eliminate the DC bias.
しかしながら、前述した表示装置においては、
それぞれのEL素子の印加電圧の大きさ、または
電圧印加時間が異なつているため、全てのEL素
子にわたつて、それらの直流バイアスを一様に消
去することができないという問題がある。 However, in the display device described above,
Since the magnitude of the voltage applied to each EL element or the voltage application time is different, there is a problem in that the DC bias cannot be uniformly erased across all the EL elements.
本発明は上記問題に鑑みたもので、EL素子の
発光輝度が、印加する電圧の周波数によつても変
わることを利用し、所定の表示期間における印加
電圧の時間的積分値が各々のEL素子にて等しく
なるように、各々のEL素子にその発光輝度に対
応した周波数の電圧を印加し、所定時に、OVを
基準として前記表示用の印加電圧と逆極性になる
電圧を、その時間的積分値と前記表示用の印加電
圧による時間的積分値との和が零になる時間だけ
前記各々のEL素子に同時に印加するようにする
ことによつて、すべてのEL素子の直流バイアス
の消去を一様に、かつ同時に行なうことができる
EL表示装置を提供することを目的とするもので
ある。 The present invention has been developed in view of the above problem, and utilizes the fact that the luminance of an EL element changes depending on the frequency of the applied voltage. A voltage with a frequency corresponding to the luminance of each EL element is applied to each EL element so that the luminance is equal to By simultaneously applying voltage to each of the EL elements for the time period during which the sum of the value and the time integral value of the applied voltage for display becomes zero, the DC bias of all the EL elements can be erased at once. can be performed simultaneously and simultaneously
The purpose is to provide an EL display device.
以下、本発明を図に示す実施例について説明す
る。第1図は本発明の一実施例を示す要部電気結
線図で、第2図は第1図中のV1,X1,X2,X3,
Y1,Y2,Y3の駆動電圧波形を示す。V1は一定電
圧で、X1〜X3は輝度コントロール信号、Y1〜Y3
は走査信号である。また、1〜9はドツトマトリ
クス状に配列した複数のEL素子の1つ、すなわ
ち表示における1ドツトに相当する。時間t1にお
いては走査信号のうちY1のみの電圧が高く、ト
ランジスタ10はON状態となり、ドツト1,
4,7の片側はアースと接続される。この時、ト
ランジスタ11,12はOFF状態になるため、
ドツト2,3,5,6,8,9の片側はアースレ
ベルから浮いた状態となる。一方、X1〜X3では
それぞれ違つた周波数の電圧がトランジスタ1
3,14,15を経て、ドツト1,4,7に印加
される。EL素子は駆動波形の周波数によつて輝
度が変わるため、ドツト1,4,7は違つた輝度
で点灯する。また、この時、ドツト2,3,5,
6,8,9は片側がアースレベルから浮いている
ため、電圧は印加されず、点灯しない。時間t2に
おいては時間t1と同様な作動により、ドツト2,
5,8のみが点灯し、時間t3においては、ドツト
3,6,9のみが点灯する。次に時間t4において
は、V1によりダイオードを経て、すべてのドツ
トの片側に電圧が印加される。一方、X1〜X3は
すべて電圧が高いのでトランジスタ13,14,
15はON状態となり、すべてのドツトの片側は
アースレベルとなる。よつて、すべてのドツトに
は時間t1〜t3に印加された電圧と逆極性の電圧が
印加され、時間t1〜t3においてドツトに蓄積され
た電荷が消去される。すなわち、第2図のX1〜
X3の時間t1〜t3における信号のデユーテイはすべ
て1:1であり、駆動電圧V2は一定電圧である
ため、時間t1〜t3において、ドツト1〜9に印加
される電圧の印加時間と電圧値の積はすべてのド
ツトにおいて等しい。よつて時間t4において、前
記積と等しい積を持つ逆極性の電圧をすべてのド
ツトに印加すると、すべてのドツトにおいて直流
バイアス成分の印加を除去することができる。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention shown in the drawings will be described. FIG. 1 is a main electrical wiring diagram showing an embodiment of the present invention, and FIG. 2 shows V 1 , X 1 , X 2 , X 3 ,
The drive voltage waveforms of Y 1 , Y 2 , and Y 3 are shown. V 1 is a constant voltage, X 1 ~ X 3 are brightness control signals, Y 1 ~ Y 3
is the scanning signal. Further, 1 to 9 correspond to one of a plurality of EL elements arranged in a dot matrix, that is, one dot in a display. At time t1 , the voltage of only Y1 of the scanning signals is high, transistor 10 is in the ON state, and dots 1,
One side of 4 and 7 is connected to ground. At this time, transistors 11 and 12 are in the OFF state, so
One side of dots 2, 3, 5, 6, 8, and 9 is floating above the ground level. On the other hand, in X 1 to X 3 , voltages of different frequencies are applied to transistor 1.
It is applied to dots 1, 4, and 7 via dots 3, 14, and 15. Since the brightness of the EL element changes depending on the frequency of the driving waveform, dots 1, 4, and 7 light up at different brightnesses. Also, at this time, dots 2, 3, 5,
Since one side of lights 6, 8, and 9 is floating from the ground level, no voltage is applied to them and they do not light up. At time t 2 , the same operation as at time t 1 causes dots 2,
Only dots 5 and 8 are lit, and at time t3 , only dots 3, 6, and 9 are lit. Then, at time t4 , a voltage is applied to one side of all dots via the diodes by V1 . On the other hand, since all voltages of X 1 to X 3 are high, transistors 13, 14,
15 is in the ON state, and one side of all dots is at ground level. Therefore, a voltage of opposite polarity to the voltage applied during times t1 to t3 is applied to all dots, and the charges accumulated in the dots during times t1 to t3 are erased. That is, X 1 ~ in Figure 2
The signal duty of X 3 from time t 1 to t 3 is all 1:1, and the drive voltage V 2 is a constant voltage, so the voltage applied to dots 1 to 9 during time t 1 to t 3 is The product of application time and voltage value is equal for all dots. Therefore, at time t4 , if a voltage of opposite polarity with a product equal to the above product is applied to all dots, the application of the DC bias component can be removed from all dots.
以上、時間t1〜t4が1フレーム動作であり、時
間t4の次は時間t1に戻り、1フレーム動作を数
msecの周期で何度も繰り返す。また、X1〜X3の
時間t1〜t3における駆動波形の周波数を変えれば
各々独立にドツト1〜9の輝度をコントロールす
ることができる。 Above, time t 1 to t 4 is one frame operation, and after time t 4 , it returns to time t 1 and one frame operation is repeated several times.
Repeats many times with a period of msec. Furthermore, by changing the frequency of the drive waveform during times t1 to t3 of X1 to X3 , the brightness of dots 1 to 9 can be controlled independently.
次に、第2図に示すV1,X1〜X3,Y1〜Y3の電
圧を発生する回路について説明する。第3図にそ
の詳細を示す。この第3図において、発振回路2
0から第4図1に示すような矩形波信号が出力さ
れ、バイナリーカウンタ21に入力される。これ
により、バイナリーカウンタ21の出力Q1,Q2,
Q3はそれぞれ第4図2,3,4のようになる。
そして、第4図1に示す信号をインバータ25で
反転させた信号の立上りのタイミングで、第4図
4の信号をシフトレジスタ22,23,24によ
り3回シフトさせると、第4図5に示す信号にな
る。また、第4図2に示す信号をシンバータ26
で反転させた信号の立上りのタイミングで、第4
図4の信号をシフトレジスタ27で1回シフトさ
せると、第4図6に示す信号になる。第4図5お
よび6に示す信号をORゲート28に入力する
と、その出力は第4図7に示すハイレベルの信号
になる。このハイレベルの信号をバイナリーカウ
ンタ21のリセツト端子に入力すると、このバイ
ナリーカウンタ21の出力Q1,Q2,Q3は全て0
にリセツトされる。このリセツトはORゲート2
8の出力がハイレベルの間続く。また、ORゲー
ト28のハイレベルの信号をインバータ29を介
しトランジスタ30に印加すると、第2図1に示
す波高値V2の電圧V1が発生する。 Next, a circuit for generating the voltages V 1 , X 1 to X 3 and Y 1 to Y 3 shown in FIG. 2 will be explained. Figure 3 shows the details. In this Figure 3, the oscillation circuit 2
0 to 4, a rectangular wave signal as shown in FIG. 1 is output and input to the binary counter 21. As a result, the outputs Q 1 , Q 2 , Q 2 of the binary counter 21
Q 3 will be as shown in Figure 4, 2, 3, and 4, respectively.
Then, when the signal shown in FIG. 4 is shifted three times by the shift registers 22, 23, and 24 at the rising timing of the signal shown in FIG. 4 1 which is inverted by the inverter 25, the signal shown in FIG. It becomes a signal. In addition, the signal shown in FIG.
At the rising edge of the signal inverted by
When the signal shown in FIG. 4 is shifted once by the shift register 27, the signal shown in FIG. 4 is obtained. When the signals shown in FIG. 4, 5 and 6 are input to the OR gate 28, the output becomes the high level signal shown in FIG. 4, 7. When this high level signal is input to the reset terminal of the binary counter 21, the outputs Q 1 , Q 2 , Q 3 of this binary counter 21 are all 0.
will be reset to This reset is OR gate 2
8 continues while the output is at high level. Further, when a high level signal from the OR gate 28 is applied to the transistor 30 via the inverter 29, a voltage V1 having a peak value V2 shown in FIG. 2 is generated.
また、バイナリーカウンタ21の出力Q2,Q3
はデコーダ31のA,B端子に印加される。ここ
で、ハイレベルの信号を1、ローレベルの信号を
0とすると、A,B端子に印加されるQ2,Q3の
信号がともに0であると出力S0のみが1になり、
Q2が1、Q3が0であると出力S1のみが1になり、
Q2が0、Q3が1であると出力S2のみが1となる。
よつてデコーダ31の出力Y1,Y2,Y3は第4図
8,9,10に示すようになる。 In addition, the outputs Q 2 and Q 3 of the binary counter 21
is applied to the A and B terminals of the decoder 31. Here, if the high level signal is 1 and the low level signal is 0, if the Q 2 and Q 3 signals applied to the A and B terminals are both 0, only the output S 0 will be 1,
If Q 2 is 1 and Q 3 is 0, only the output S 1 will be 1,
If Q 2 is 0 and Q 3 is 1, only the output S 2 will be 1.
Therefore, the outputs Y 1 , Y 2 , Y 3 of the decoder 31 become as shown in FIG. 4, 8, 9, and 10.
また、発振回路20より第4図1に示す周波数
より高い周波数の信号をバイナリーカウンタ32
に入力すると、異つた周波数の矩形波形の信号
f1,f2,f3が出力される。また、ROM33のアド
レス端子A0,A1にバイナリーカウンタ21の出
力Q2,Q3を入力すると、ROM33の出力T0,
T1,T2,T3,T4,T5には第4図8,9,10に
示す信号と同期した出力が現われる。この信号
T0,T1,T2,T3,T4,T5を信号選択回路34,
35,36のそれぞれのA,B端子に入力する
と、それぞれの信号選択回路はその時のA,B端
子の信号に応じてI1,I2,I3,I4端子の信号、す
なわちV3(約5V)、f1,f2,f3のいずれかを選択す
る。それらの出力を第2図2,3,4に示すX1,
X2,X3とする。今、例えば、これらの信号選択
回路において、A,B端子の値が0,0の時V3
を、0,1の時f1を、1,0の時f2を、1,1の
時f3を出力するものとし、信号f1を第2図2に示
す時間t1の間の信号、信号f2を第2図3に示す時
間t1の間の信号、信号f3を第2図4に示す時間t1
の間の信号とすれば、第2図における時間t1にお
いてはROM33の出力T0,T1,T2,T3,T4,
T5は011011となり、時間t2においては110110とな
り、時間t3においては111001となる。また、
ROM33のリセツト端子に第4図7に示す1の
リセツト信号が印加されるとその出力T0〜T5が
すべて0になるため、信号選択回路34,35,
36の出力はすべてV3になる(第2図のt4期間)。
このように、ROM33の内容に応じてX1,X2,
X3の出力が決定されるため、それに応じてドツ
ト1〜9の発光輝度が変化する。 Further, a signal of a higher frequency than the frequency shown in FIG.
When you input a rectangular waveform signal with different frequencies,
f 1 , f 2 , f 3 are output. Furthermore, when the outputs Q 2 and Q 3 of the binary counter 21 are input to the address terminals A 0 and A 1 of the ROM 33, the outputs T 0 and Q 3 of the ROM 33 are input.
Outputs synchronized with the signals shown in FIG. 4, 8, 9, and 10 appear at T 1 , T 2 , T 3 , T 4 , and T 5 . this signal
T 0 , T 1 , T 2 , T 3 , T 4 , T 5 are connected to the signal selection circuit 34,
When input to the A and B terminals of 35 and 36, each signal selection circuit selects the signals of the I 1 , I 2 , I 3 , and I 4 terminals, that is, V 3 ( (approximately 5V), select one of f 1 , f 2 , and f 3 . Their outputs are shown in FIG. 2, 2, 3, and 4 .
Let X 2 and X 3 be. Now, for example, in these signal selection circuits, when the values of the A and B terminals are 0, 0, V 3
, f 1 is output when it is 0, 1, f 2 is output when it is 1, 0, and f 3 is output when it is 1, 1, and the signal f 1 is the signal during time t 1 shown in Fig. 2. , the signal f 2 is the signal during time t 1 shown in FIG. 2, and the signal f 3 is the signal during time t 1 shown in FIG.
Assuming that the signals are between T 0 , T 1 , T 2 , T 3 , T 4 , and T 4 of the ROM 33 at time t 1 in FIG.
T 5 becomes 011011, at time t 2 it becomes 110110, and at time t 3 it becomes 111001. Also,
When the reset signal 1 shown in FIG. 4 is applied to the reset terminal of the ROM 33, all outputs T 0 to T 5 become 0, so the signal selection circuits 34, 35,
All outputs of 36 become V 3 (period t 4 in FIG. 2).
In this way, X 1 , X 2 ,
Since the output of X3 is determined, the luminance of the dots 1 to 9 changes accordingly.
なお、上記実施例ではドツト数を9としたが、
ドツト数を増やしたドツトマトリクスとしてもよ
い。また、EL素子の配列はドツトマトリクス状
にすることなく、表示対象に応じて数字表示、レ
ベル表示等のための配列としてもよい。 In addition, in the above example, the number of dots was 9, but
It may also be a dot matrix with an increased number of dots. Further, the EL elements may not be arranged in a dot matrix pattern, but may be arranged to display numbers, levels, etc., depending on the display target.
また、t1,t2,t3経過後、すなわち1フレーム
走査後に、すべてのドツトの直流バイアスを消去
するものを示したが、t1時間経過後にt1/2時間
の間ドツト1,4,7、t2時間経過後にt2/2時
間の間ドツト2,5,8、t3時間経過後にt3/2
時間の間ドツト3,6,9の直流バイアスを順次
消去するようにしてもよい。 Furthermore, although we have shown a method in which the DC bias of all dots is erased after t 1 , t 2 , and t 3 have elapsed, that is, after one frame scan, dots 1 and 4 are erased for t 1 /2 hours after t 1 elapsed. , 7, t After 2 hours, dots for t 2 /2 hours 2, 5, 8, t After 3 hours, t 3 /2
The DC bias of dots 3, 6, and 9 may be sequentially erased over time.
また、EL素子に印加する電圧を矩形波のもの
としたが、三角波、鋸歯状波などの他の波形のも
のであつてもよい。 Further, although the voltage applied to the EL element is of a rectangular wave, it may be of other waveforms such as a triangular wave or a sawtooth wave.
また、直流バイアス消去用の電圧V1の波高値
をV2にせずにもう少し小さくし、その印加時間t4
をもう少し良くするようにしてもよい。 In addition, the peak value of voltage V 1 for DC bias cancellation is not set to V 2 , but is made a little smaller, and its application time t 4
You may try to make it a little better.
以上述べたように本発明では、複数のEL素子
に発光輝度に対応した周波数の電圧を印加すると
ともに、その印加電圧の所定の表示期間における
時間的積分値を各々のEL素子にて等しくなるよ
うにし、所定時にOVを基準として前記表示用の
印加電圧と逆極性になる電圧を、その時間的積分
値と前記表示用の印加電圧による時間的積分値と
の和が零になる時間だけ前記各々のEL素子に同
時に印加するようにしているから、すべてのEL
素子の直流バイアスの消去を一様に、かつ同時に
行なうことができるという優れた効果がある。 As described above, in the present invention, a voltage having a frequency corresponding to the luminance of light emission is applied to a plurality of EL elements, and the time integral value of the applied voltage during a predetermined display period is made equal for each EL element. and apply a voltage that has the opposite polarity to the applied voltage for display at a predetermined time with OV as a reference for a time period during which the sum of its temporal integral value and the temporal integral value of the applied voltage for display becomes zero. Since the voltage is applied to all EL elements at the same time, all EL
This has the excellent effect that the DC bias of the element can be uniformly and simultaneously erased.
第1図は本発明の一実施例を示す要部電気結線
図、第2図は第1図中の各部の駆動電圧を示す電
圧波形図、第3図は第2図に示す各部の駆動電圧
を発生する回路の電気結線図、第4図は第3図に
示す回路の作動説明に供する波形図である。
1〜9……EL素子、10〜14……トランジ
スタ、20……発振回路、31……デコーダ、3
3……ROM、34,35,36……信号選択回
路。
Fig. 1 is an electrical wiring diagram of main parts showing an embodiment of the present invention, Fig. 2 is a voltage waveform diagram showing the driving voltage of each part in Fig. 1, and Fig. 3 is a driving voltage of each part shown in Fig. 2. FIG. 4 is a waveform diagram for explaining the operation of the circuit shown in FIG. 3. 1-9...EL element, 10-14...Transistor, 20...Oscillation circuit, 31...Decoder, 3
3...ROM, 34, 35, 36...signal selection circuit.
Claims (1)
るとともに、これらのEL素子に印加する表示用
の電圧の周波数を異ならしめてそれぞれのEL素
子の発光輝度を変えるようにしたEL表示装置で
あつて、所定の表示期間における前記表示用の電
圧の時間的積分値が各々のEL素子にて等しくな
るように、各々のEL素子に発光輝度に対応した
周波数の電圧を印加し、所定時にOVを基準とし
て前記表示用の印加電圧と逆極性になる電圧を、
その時間的積分値と前記表示用の印加電圧による
時間的積分値との和が零になる時間だけ前記各々
のEL素子に同時に印加するようにしたEL表示装
置。 2 前記複数のEL素子による所定の配列がドツ
トマトリクス状であつて、そのドツトマトリクス
における一方向への1回の表示走査後に、前記逆
極性の電圧を全てのEL素子に対して印加するよ
うにした特許請求の範囲第1項に記載のEL表示
装置。[Claims] 1. A plurality of EL elements are arranged in a predetermined array for display, and the frequency of the display voltage applied to these EL elements is varied to change the luminance of each EL element. In the EL display device, a voltage at a frequency corresponding to the luminance is applied to each EL element so that the time integral value of the display voltage during a predetermined display period is equal for each EL element. , a voltage that has a polarity opposite to the applied voltage for display at a predetermined time with OV as a reference,
An EL display device in which voltage is simultaneously applied to each of the EL elements for a time period during which the sum of the temporal integral value and the temporal integral value of the applied voltage for display becomes zero. 2. The predetermined arrangement of the plurality of EL elements is in the form of a dot matrix, and after one display scan in one direction in the dot matrix, the voltage of opposite polarity is applied to all the EL elements. An EL display device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14649982A JPS5936293A (en) | 1982-08-24 | 1982-08-24 | El display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14649982A JPS5936293A (en) | 1982-08-24 | 1982-08-24 | El display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5936293A JPS5936293A (en) | 1984-02-28 |
JPH041912B2 true JPH041912B2 (en) | 1992-01-14 |
Family
ID=15409002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14649982A Granted JPS5936293A (en) | 1982-08-24 | 1982-08-24 | El display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5936293A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61213895A (en) * | 1985-03-20 | 1986-09-22 | スタンレー電気株式会社 | El element driver |
-
1982
- 1982-08-24 JP JP14649982A patent/JPS5936293A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5936293A (en) | 1984-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0345399B1 (en) | Method and apparatus for driving capacitive display device | |
US7298357B2 (en) | Active matrix type flat-panel display device | |
US5973456A (en) | Electroluminescent display device having uniform display element column luminosity | |
US6621228B2 (en) | EL display apparatus | |
US6504520B1 (en) | Electroluminescent display device having equalized luminance | |
GB2336459A (en) | Displaying images with gradations on a matrix-type display device | |
EP0371665A1 (en) | Display apparatus and method of driving display panel | |
US5325107A (en) | Method and apparatus for driving a display device | |
KR100462084B1 (en) | Method and apparatus for gray scale modulation of matrix display | |
KR920006906A (en) | Drive circuit of display device | |
JPH041912B2 (en) | ||
JP2619027B2 (en) | Display device driving method and device | |
KR900005167B1 (en) | Selecting electrode device circuit for a matrix liquid crystal display | |
US7042425B2 (en) | Display device | |
US5262766A (en) | Display unit having brightness control function | |
JP3953544B2 (en) | EL display device | |
JP2628766B2 (en) | Driving method of thin film EL display device | |
KR20020083024A (en) | method for driving control in display panel | |
JP2000122611A (en) | Matrix type display device | |
JPH0736404A (en) | Matrix drive system for display device | |
JPH05206550A (en) | Light emitting element drive circuit | |
JPH09260061A (en) | Method for driving el display element and driving circuit using the method | |
JPS5936294A (en) | El display | |
JP2000172217A (en) | Matrix type display device | |
JPH05273938A (en) | Method for driving matrix thin film electro-luminescence panel |