JPH04186675A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH04186675A JPH04186675A JP31176590A JP31176590A JPH04186675A JP H04186675 A JPH04186675 A JP H04186675A JP 31176590 A JP31176590 A JP 31176590A JP 31176590 A JP31176590 A JP 31176590A JP H04186675 A JPH04186675 A JP H04186675A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- insulating film
- pressure cvd
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 239000012298 atmosphere Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 17
- 239000000969 carrier Substances 0.000 abstract description 14
- 230000001681 protective effect Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 2
- 239000012212 insulator Substances 0.000 abstract 2
- 229910052760 oxygen Inorganic materials 0.000 abstract 2
- 239000001301 oxygen Substances 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、減圧ＣＶＤ窒化膜の信頼性を上げる半導体装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a semiconductor device that increases the reliability of a low pressure CVD nitride film.
従来の技術
近年、集積回路の高集積化、微細化が進展すると共に、
集積回路を構成するＭＯＳ）ランジスタのドレイン近傍
での電界強度が高くなり、ドレイン近傍のキャリアは、
その電界によって加速され大きなエネルギーを持つホッ
トキャリアとなる。Conventional technology In recent years, as integrated circuits have become more highly integrated and miniaturized,
The electric field strength near the drain of the MOS transistor that makes up the integrated circuit increases, and the carriers near the drain
They are accelerated by the electric field and become hot carriers with large energy.
このホットキャリアはゲート酸化膜中に注入され、トラ
ンジスタの動作特性を損わせることが知られている。こ
のようなホットキャリアを解決する方法としてソース、
ドレインである拡散層をＬＤＤ構造にする方法が行なわ
れている。It is known that these hot carriers are injected into the gate oxide film and impair the operating characteristics of the transistor. source as a way to solve such hot carriers,
A method has been used in which the diffusion layer, which is the drain, has an LDD structure.
また、半導体装置は、一般に半導体装置を外部から保護
するために配線等を形成した後、最終的に保護膜が形成
される。保護膜にはプラズマ雰囲気中で形成した窒化膜
を用いることで外部から侵入する水分等の侵入を防ぎ信
頼性の高い半導体装置が得られる。しかし、この保護膜
中に取り込まれた、反応雰囲気中の水素がＭＯＳトラン
ジスタ領域へと拡散し、ホットキャリア劣化を加速させ
ることがアイ・イー・イー・イー トランザクシ町ン
オン エレクトロン デバイス ＥＤ−２８ １９８１
年 ８３頁−９３頁（Ｒ，Ｂ、 Ｆａｉｒｅｔ、ａｌ
ＩＥＥＥ ｔｒａｎｓ ｏｎ ｅｌｅｃｔｒｏ
ｎ ｄｅｖｉｃｅ ＥＤ−２８（１９８１） Ｐ、
８３−９３）に示されている。Furthermore, in general, a protective film is finally formed on a semiconductor device after wiring and the like are formed to protect the semiconductor device from the outside. By using a nitride film formed in a plasma atmosphere as the protective film, a highly reliable semiconductor device can be obtained by preventing moisture and the like from entering from the outside. However, hydrogen in the reaction atmosphere trapped in this protective film diffuses into the MOS transistor region, accelerating hot carrier deterioration.
On Electron Device ED-28 1981
p. 83-93 (R, B, Fairet, al.
IEEE trans on electro
n device ED-28 (1981) P,
83-93).
このような問題点を解決する方法として、保護膜を形成
する前に半導体装置表面を減圧ＣＶＤで形成した窒化膜
で覆うことで、最終保護膜からの水素の拡散が阻害され
、ホットキャリアによるトランジスタ特性の劣化が緩和
されることは知られている。As a way to solve these problems, by covering the surface of the semiconductor device with a nitride film formed by low-pressure CVD before forming the protective film, the diffusion of hydrogen from the final protective film is inhibited, and the transistor caused by hot carriers is It is known that deterioration of characteristics is alleviated.
発明が解決しようとする課題
しかし、このような従来の構造では半導体装置表面を減
圧ＣＶＤ窒化膜で覆うことにより水素の拡散によるホッ
トキャリア劣化は緩和されるが、減圧ＣＶＤ窒化膜の膜
厚を厚くしていくと、減圧ＣＶＤ窒化膜自身の持つ機械
的な内部応力によって、再びホットキャリア耐性が悪く
なる。Problems to be Solved by the Invention However, in such a conventional structure, hot carrier deterioration due to hydrogen diffusion is alleviated by covering the surface of the semiconductor device with a low pressure CVD nitride film; As time goes on, the hot carrier resistance deteriorates again due to the mechanical internal stress of the low pressure CVD nitride film itself.
本発明は、上記問題を解決するもので、プラズマ雰囲気
中で形成した窒化膜を有する半導体装置のホットキャリ
ア耐性を改善するために最適となる減圧ＣＶＤで形成し
た窒化膜の膜厚を持っ半導体装置を提供することを目的
とするものである。The present invention solves the above-mentioned problems, and is aimed at improving the hot carrier resistance of a semiconductor device having a nitride film formed in a plasma atmosphere. The purpose is to provide the following.
課題を解決するための手段
本発明は上記目的を達成するために、ＭＯＳトランジス
タの表面を覆う減圧ＣＶＤ膜の膜厚を、１５ｎｍから４
０ｎｍの範囲で使用することでホットキャリア耐性を高
めた状態で半導体装置を動作させることができる。Means for Solving the Problems In order to achieve the above object, the present invention increases the thickness of the low pressure CVD film covering the surface of the MOS transistor from 15 nm to 4 nm.
By using it in a range of 0 nm, the semiconductor device can be operated with enhanced hot carrier resistance.
作用
本発明は、最終保護膜にプラズマ雰囲気中で形成した窒
化膜を用いた、ＭＯＳトランジスタに対して、表面を覆
う減圧ＣＶＤ窒化膜の膜厚を、上記範囲で適用すること
で、最終保護膜から拡散する水素の拡散を阻害すると共
に、減圧ＣＶＤ窒化膜の機械的応力の影響を最小に抑制
する１七が可能である。Effect of the present invention For a MOS transistor using a nitride film formed in a plasma atmosphere as the final protective film, the final protective film can be formed by applying the thickness of the low pressure CVD nitride film covering the surface within the above range. In addition to inhibiting the diffusion of hydrogen from the nitride film, it is possible to minimize the influence of mechanical stress on the low-pressure CVD nitride film.
実施例
以下に、本発明の一実施例である半導体装置について図
面に基づいて説明する。EXAMPLE A semiconductor device which is an example of the present invention will be described below with reference to the drawings.
第１図において、１は半導体基板、２はゲート絶縁膜、
３はゲート電極、４はソース電極、５はドレイン電極、
６はサイドウオール、７は絶縁膜、８は窒化膜、９は層
間絶縁膜、１０はプラズマ雰囲気中で形成した窒化膜で
ある。In FIG. 1, 1 is a semiconductor substrate, 2 is a gate insulating film,
3 is a gate electrode, 4 is a source electrode, 5 is a drain electrode,
6 is a side wall, 7 is an insulating film, 8 is a nitride film, 9 is an interlayer insulating film, and 10 is a nitride film formed in a plasma atmosphere.
まず、半導体基板１内にはソース電極４およびドレイン
電極５となる拡散層が、各々離間して形成されている。First, in the semiconductor substrate 1, diffusion layers that become the source electrode 4 and the drain electrode 5 are formed spaced apart from each other.
ここでは拡散層はＬＤＤ構造のものを用いた。ＬＤＤ構
造はソース電極４とドレイン電極５の各々の拡散層を高
濃度拡散層と低濃度拡散層とから形成することによって
拡散層端部での電界強度を低下せしめホットキャリアの
影響を少なくできる。Here, the diffusion layer used has an LDD structure. In the LDD structure, by forming each diffusion layer of the source electrode 4 and drain electrode 5 from a high concentration diffusion layer and a low concentration diffusion layer, the electric field strength at the end of the diffusion layer can be lowered and the influence of hot carriers can be reduced.
半導体基板１上には、ソース電極４とドレイン電極５の
離間した領域にゲート絶縁膜２である酸化シリコン膜が
堆積している。さらにゲート絶縁膜２上にはゲート電極
３が形成されている。A silicon oxide film, which is a gate insulating film 2, is deposited on a semiconductor substrate 1 in a region where a source electrode 4 and a drain electrode 5 are separated from each other. Furthermore, a gate electrode 3 is formed on the gate insulating film 2.
サラにゲー）電極３０両端にはサイドウオール６と呼ば
れる絶縁膜が形成されている。サイドウオール６はＬＤ
Ｄ構造の拡散層を形成する時に用いられる。すなわち、
ゲート電極３を形成後にゲート電極３をマスクにイオン
注入した後、サイドウィール６を形成した状態で、さら
にイオン注入することで第１図に示したＬＤＤ構造の拡
散層を形成することができる。An insulating film called a sidewall 6 is formed on both ends of the electrode 30. Sidewall 6 is LD
It is used when forming a D-structure diffusion layer. That is,
After forming the gate electrode 3, ions are implanted using the gate electrode 3 as a mask, and then ions are implanted with the side wheels 6 formed, thereby forming a diffusion layer of the LDD structure shown in FIG. 1.
サイドウオール６を形成する方法としては、ゲート電極
３を形成後、絶縁膜を適度の厚さに堆積し、反応性イオ
ンエツチングによって異方性の高いエツチングを行なう
と、ゲート電極３の両側面にサイドウオール６を残存さ
せることができる。The method for forming the sidewalls 6 is to deposit an insulating film to an appropriate thickness after forming the gate electrode 3, and perform highly anisotropic etching using reactive ion etching. The sidewall 6 can remain.
さらに、ゲート電極３上にはゲート電極形成後のイオン
注入、熱処理等の工程を経るため薄い絶縁膜７が形成さ
れている。Furthermore, a thin insulating film 7 is formed on the gate electrode 3 in order to undergo steps such as ion implantation and heat treatment after the formation of the gate electrode.
次に、減圧ＣＶＤによって形成した窒化膜８を半導体基
板１の主面上に全面に形成する。この窒化膜８は後の工
程で形成される層間絶縁膜９からゲート絶縁膜２に水素
が侵入することを防止する目的がある。このような水素
の侵入を防止するためには稠密性が高く、環境変化に対
しても劣化しない信頼性の高い膜を用いる必要がある。Next, a nitride film 8 formed by low pressure CVD is formed entirely on the main surface of the semiconductor substrate 1. The purpose of this nitride film 8 is to prevent hydrogen from penetrating into the gate insulating film 2 from an interlayer insulating film 9 formed in a later step. In order to prevent such intrusion of hydrogen, it is necessary to use a highly reliable film that is highly dense and does not deteriorate even under environmental changes.
このため窒化膜８は減圧ＣＶＤによって、はぼストイキ
オメトリーに近い膜を用いている。For this reason, the nitride film 8 is formed by low-pressure CVD and has close to stoichiometry.
とくに、窒化膜８の膜厚が１５ｎｍから４０ｎｍの範囲
であれば半導体装置のホットキャリアによる劣化を最小
限にとどめることができる。この根拠については後に説
明する。In particular, if the thickness of the nitride film 8 is in the range of 15 nm to 40 nm, deterioration of the semiconductor device due to hot carriers can be minimized. The basis for this will be explained later.
次に、半導体基板１の主面上に層間絶縁膜９を形成し、
この後、プラズマ雰囲気中で形成された窒化膜１０を備
えている。Next, an interlayer insulating film 9 is formed on the main surface of the semiconductor substrate 1,
After this, a nitride film 10 formed in a plasma atmosphere is provided.
以上のような構成を持つ半導体装置のホ・ソトキャリア
注入の影響を測定する方法と、その方法によって測定さ
れた結果について示す。A method for measuring the influence of hosothocarrier injection in a semiconductor device having the above configuration and results measured using the method will be described.
第２図は、ＭＯＳトランジスタのホットキャリア注入に
よる初期特性を測定するためのバイアス回路図である。FIG. 2 is a bias circuit diagram for measuring the initial characteristics of a MOS transistor due to hot carrier injection.
第２図において、１１はホットキャリア注入を評価した
いＭＯＳトランジスタ、１２はドレインバイアス電源、
１３はゲートバイアス電源、１４はアース、１５はソー
ス電極、１６はドレイン電極、１７はゲート電極である
。In FIG. 2, 11 is a MOS transistor whose hot carrier injection is to be evaluated, 12 is a drain bias power supply,
13 is a gate bias power supply, 14 is a ground, 15 is a source electrode, 16 is a drain electrode, and 17 is a gate electrode.
以下に、ＭＯＳトランジスタの初期特性を測定する方法
について簡単に説明する。一般的な方法で相互コンダク
タンス（ｇｍ）、 ドレイン飽和電流（Ｉｄ）等を測
定する場合とまったく同じようにＭＯＳトランジスタに
は電圧を印加しておく。A method for measuring the initial characteristics of a MOS transistor will be briefly described below. A voltage is applied to the MOS transistor in exactly the same way as when measuring mutual conductance (gm), drain saturation current (Id), etc. using a general method.
次に、ゲートバイアス電源１３およびドレインノ（イア
スミ源１２から直流電圧をＭＯＳ）ランジスタのソース
電極１５に印加する。この時、ゲート電圧の値がドレイ
ン電圧の値の約１／２になるように印加してやると、ド
レイン電極１６の近傍で最もホットキャリアが注入され
やすくなり、ＭＯＳトランジスタのホットキャリアによ
る劣化が顕著になる。Next, the gate bias power supply 13 and the drain voltage (DC voltage from the IASUMI source 12 are applied to the source electrode 15 of the MOS transistor). At this time, if the gate voltage is applied so that it is approximately 1/2 of the drain voltage, hot carriers are most likely to be injected near the drain electrode 16, and the deterioration of the MOS transistor due to hot carriers becomes noticeable. Become.
第３図は、ＭＯＳトランジスタのホットキャリア注入に
よる相互コンダクタンス（ｇｍ）、 ドレイン飽和電
流（Ｉｄ）の変化が１０％になるまでの時間寿命と減圧
ＣＶＤで形成した窒化膜の膜厚を、Ｏｎｍから６０ｎｍ
まで変化させた時の関係を示す。Figure 3 shows the time life until the change in mutual conductance (gm) and drain saturation current (Id) due to hot carrier injection of a MOS transistor reaches 10%, and the film thickness of a nitride film formed by low pressure CVD, from Onm to 60nm
This shows the relationship when changing up to .
相互コンダクタンスまたはドレイン飽和電流が変動する
ことは、ＭＯＳトランジスタがホットキャリアによって
劣化していることを示している。その変動幅が１０％以
内であれば実用レベルに耐え得る特性を有しているもの
である。Fluctuations in transconductance or drain saturation current indicate that the MOS transistor is being degraded by hot carriers. If the fluctuation range is within 10%, it has characteristics that can withstand a practical level.
本実施例では第２図に示した評価方法を用いて、４００
００秒ホットキャリア注入を行なった後、ＭＯＳトラン
ジスタの相互コンダクタンスとドレイン飽和電流特性を
測定した。In this example, using the evaluation method shown in Figure 2, 400
After 00 seconds of hot carrier injection, the mutual conductance and drain saturation current characteristics of the MOS transistor were measured.
図より、膜厚Ｑｎｍすなわち窒化膜がない場合には、相
互コンダクタンスとドレイン飽和電流が１０％変動する
までの変動時間が早いことが分かる。この理由としては
、最終的な保護膜として用いたプラズマ雰囲気中で形成
した窒化膜中に取り込まれた水素がＭＯＳ）ランジスタ
領域へ拡散し、その特性を変動させるものと考えられる
。すなわちプラズマによって窒化膜を形成する場合、シ
ラン系ガスと窒素化合物のガスをプラズマによって分解
し、両者を反応させて窒化膜を得ている。From the figure, it can be seen that when the film thickness is Q nm, that is, when there is no nitride film, it takes a short time for the mutual conductance and drain saturation current to change by 10%. The reason for this is thought to be that hydrogen incorporated into the nitride film formed in a plasma atmosphere and used as the final protective film diffuses into the MOS transistor region and changes its characteristics. That is, when forming a nitride film using plasma, a silane-based gas and a nitrogen compound gas are decomposed by the plasma, and the two are reacted to obtain a nitride film.
また、シラン系のガスは、シリコンと水素の結合を主体
としたガスである。プラズマによってガスを分解した時
、その分解率は数％〜数数十径程度低く大部分が未分解
のままで膜中に取り込まれた形で存在している。このよ
うにして膜中番こ存在しているシリコンと水素の結合エ
ネルギーは低（Ｘため、後の熱処理等で膜にエネルギー
が供給されると、容易にシリコンと水素の結合が分解さ
れる。このようにして膜中で生成される水素は拡散によ
って膜中を移動しゲート絶縁膜に侵入しＭＯＳトランジ
スタの特性劣化につながってくる。Furthermore, silane-based gas is a gas mainly composed of bonds between silicon and hydrogen. When gas is decomposed by plasma, the decomposition rate is low, ranging from a few percent to several tens of diameters, and most of it remains undecomposed and is incorporated into the film. In this way, the bond energy between silicon and hydrogen present in the film is low (X), so when energy is supplied to the film during later heat treatment, the bond between silicon and hydrogen is easily broken down. Hydrogen thus generated in the film moves through the film by diffusion and invades the gate insulating film, leading to deterioration of the characteristics of the MOS transistor.
次に、減圧ＣｖＤで形成された窒化膜を形成し、その膜
厚を増やしていくと、膜厚が２０ｎｍ付近までは、減圧
ＣＶＤで形成された窒化膜が緻密構造を持っているため
、上記生成された水素の拡散が阻害され、ＭＯＳトラン
ジスタの特性が変動するまでの時間は改善される。しか
し、２０ｎｍを越えた付近からその変動時間は再び短く
なる。Next, a nitride film formed by low pressure CVD is formed and the film thickness is increased. Until the film thickness reaches around 20 nm, the nitride film formed by low pressure CVD has a dense structure. Diffusion of the generated hydrogen is inhibited, and the time required for the characteristics of the MOS transistor to change is improved. However, the fluctuation time becomes short again from around 20 nm onwards.
モして膜厚４０ｎｍで、２Ｑｎｍの変動時間の約５０％
程度となってしまい、これ以上の膜厚での使用は、ホッ
トキャリア耐性を劣化させるために、実用には適さない
。このように窒化膜の膜厚が４０ｎｍを越えて再度変動
時間が早くなるのは、プラズマ雰囲気で形成された窒化
膜では、膜の機械的応力が大きく、このため窒化膜の持
つ応力は、窒化膜下にあるゲート絶縁膜へも力が掛けら
れることとなる。ゲート絶縁膜に応力が加わるとゲート
絶縁膜中に電子またはホールのトラップとなる準位が増
加し、この影響を受けてＭＯ５Ｉ−ランジスタの特性の
劣化が生じる。With a film thickness of 40 nm, approximately 50% of the fluctuation time of 2Q nm
The use of a film thicker than this is not suitable for practical use because hot carrier resistance deteriorates. The reason why the fluctuation time becomes faster again when the thickness of the nitride film exceeds 40 nm is because the mechanical stress of the nitride film formed in a plasma atmosphere is large, so the stress of the nitride film is Force is also applied to the gate insulating film below the film. When stress is applied to the gate insulating film, the level that becomes a trap for electrons or holes increases in the gate insulating film, and this influence causes deterioration of the characteristics of the MO5I transistor.
以上説明したようにＭＯＳトランジスタのホットキャリ
アによる特性劣化を抑えるために形成される、層間絶縁
膜形成直前の窒化膜の膜厚には最適値が存在しており、
窒化膜の組成がストイキオメトリ−に近く、１５ｎｍ〜
４０ｎｍの膜厚にすることで機械的応力の影響を最小に
でき、ホットキャリアによるＭＯＳトランジスタ特性の
劣化が少ない半導体装置を実現することができる。As explained above, there is an optimal value for the thickness of the nitride film immediately before the formation of the interlayer insulating film, which is formed to suppress the deterioration of characteristics due to hot carriers in MOS transistors.
The composition of the nitride film is close to stoichiometry, and the thickness is 15 nm ~
By setting the film thickness to 40 nm, the influence of mechanical stress can be minimized, and a semiconductor device with less deterioration of MOS transistor characteristics due to hot carriers can be realized.
発明の効果
以上のように本発明によれば、最終保護膜にプラズマ雰
囲気中で形成した窒化膜を適用した場合にも、緻密な構
造の減圧ＣＶＤ窒化膜により効果的に水素拡散による弊
害を回避し、かつ減圧ＣＶＤ窒化膜の機械的応力印加に
よるホットキャリア耐性の低下を最小に抑制することが
できる。Effects of the Invention As described above, according to the present invention, even when a nitride film formed in a plasma atmosphere is used as the final protective film, the negative effects caused by hydrogen diffusion can be effectively avoided by the low-pressure CVD nitride film with a dense structure. In addition, a decrease in hot carrier resistance due to the application of mechanical stress to the low pressure CVD nitride film can be suppressed to a minimum.
第１図は本発明の一実施例の半導体装置の断面図、第２
図はホットキャリア注入のバイアス回路図、第３図はホ
ットキャリア注入によるトランジスタ特性の劣化を示す
図である。
１・・・・・・半導体基板、２・・・・・・ゲート絶縁
膜、３・・・・・・ゲート電極、４・・・・・・ソース
電極、５・・・・・・ドレイン電極、６・・・・・・サ
イドウオール、７・・・・・・絶縁膜、８・・・・・・
窒化膜、９・・・・・・層間絶縁膜、１０・・・・・・
プラズマ雰囲気中で形成した窒化膜。
代理人の氏名 弁理士小蝦治明 ほか２名第１図
／
第２図
の 陵べ叡Ｊｔ！！＠ （濁）塚FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention, and FIG.
The figure is a bias circuit diagram for hot carrier injection, and FIG. 3 is a diagram showing deterioration of transistor characteristics due to hot carrier injection. DESCRIPTION OF SYMBOLS 1... Semiconductor substrate, 2... Gate insulating film, 3... Gate electrode, 4... Source electrode, 5... Drain electrode , 6... Side wall, 7... Insulating film, 8...
Nitride film, 9...Interlayer insulating film, 10...
Nitride film formed in a plasma atmosphere. Name of agent: Patent attorney Haruaki Koebi and two others Figure 1/Figure 2 Ryobei Jt! ! @ (cloudy) mound
Claims (1)
た位置に形成されたドレインと、前記ソースと前記ドレ
インの間の前記半導体基板上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成されたゲート電極と、前
記ゲート電極の両端に形成されたサイドウォールと、前
記半導体基板主面全面に形成したほぼストイキオメトリ
ーの第１の窒化膜と、前記窒化膜上に少なくとも形成さ
れたプラズマ雰囲気中で形成された第２の窒化膜を備え
、前記第１の窒化膜の膜厚が１５ｎｍから４０ｎｍであ
ることを特徴とする半導体装置。a source formed on a semiconductor substrate; a drain formed at a position spaced apart from the source; a gate insulating film formed on the semiconductor substrate between the source and the drain; and a gate insulating film formed on the gate insulating film. sidewalls formed on both ends of the gate electrode; a first nitride film having substantially stoichiometry formed over the entire main surface of the semiconductor substrate; and plasma formed at least on the nitride film. A semiconductor device comprising a second nitride film formed in an atmosphere, wherein the first nitride film has a thickness of 15 nm to 40 nm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31176590A JPH04186675A (en) | 1990-11-16 | 1990-11-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31176590A JPH04186675A (en) | 1990-11-16 | 1990-11-16 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186675A true JPH04186675A (en) | 1992-07-03 |
Family
ID=18021217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31176590A Pending JPH04186675A (en) | 1990-11-16 | 1990-11-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186675A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994764A (en) * | 1997-03-18 | 1999-11-30 | Nec Corporation | Semiconductor device |
| US6071832A (en) * | 1996-03-25 | 2000-06-06 | Nec Corporation | Method for manufacturing a reliable semiconductor device using ECR-CVD and implanting hydrogen ions into an active region |
| US6091121A (en) * | 1997-11-12 | 2000-07-18 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| JP2009522823A (en) * | 2006-01-10 | 2009-06-11 | クリー， インコーポレイティッド | Environmentally robust passivation structure for high voltage silicon carbide semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170067A (en) * | 1985-01-23 | 1986-07-31 | Nec Corp | Semiconductor device |
| JPS62104170A (en) * | 1985-10-31 | 1987-05-14 | Matsushita Electronics Corp | Mos type semiconductor device |
| JPH01110737A (en) * | 1987-10-23 | 1989-04-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH03232231A (en) * | 1990-02-08 | 1991-10-16 | Toshiba Corp | Semiconductor device |
-
1990
- 1990-11-16 JP JP31176590A patent/JPH04186675A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170067A (en) * | 1985-01-23 | 1986-07-31 | Nec Corp | Semiconductor device |
| JPS62104170A (en) * | 1985-10-31 | 1987-05-14 | Matsushita Electronics Corp | Mos type semiconductor device |
| JPH01110737A (en) * | 1987-10-23 | 1989-04-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH03232231A (en) * | 1990-02-08 | 1991-10-16 | Toshiba Corp | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071832A (en) * | 1996-03-25 | 2000-06-06 | Nec Corporation | Method for manufacturing a reliable semiconductor device using ECR-CVD and implanting hydrogen ions into an active region |
| US5994764A (en) * | 1997-03-18 | 1999-11-30 | Nec Corporation | Semiconductor device |
| US6091121A (en) * | 1997-11-12 | 2000-07-18 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US6503826B1 (en) | 1997-11-12 | 2003-01-07 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| JP2009522823A (en) * | 2006-01-10 | 2009-06-11 | クリー， インコーポレイティッド | Environmentally robust passivation structure for high voltage silicon carbide semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| US6656804B2 (en) | Semiconductor device and production method thereof | |
| JPH08264562A (en) | Semiconductor device and fabrication thereof | |
| JP2002198531A (en) | Method for forming gate insulating layer of transistor having uniform nitrogen concentration | |
| US7176094B2 (en) | Ultra-thin gate oxide through post decoupled plasma nitridation anneal | |
| US6653192B1 (en) | Method of manufacturing semiconductor devices using nitrification | |
| JP2003297826A (en) | Manufacturing method for semiconductor device, and the semiconductor device | |
| KR20050094474A (en) | Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another | |
| KR100677986B1 (en) | Method for manufacturing semiconductor device with nitrogen rich oxide gate oxide | |
| JPH04186675A (en) | Semiconductor device | |
| JP2845160B2 (en) | Semiconductor device | |
| KR100219102B1 (en) | Method of manufacturing semiconductor device | |
| US6355579B1 (en) | Method for forming gate oxide film in semiconductor device | |
| US5877073A (en) | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide | |
| KR100379533B1 (en) | method for fabricating gate insulating film of semiconductor device | |
| JP3277910B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPS6292327A (en) | Semiconductor device and manufacture thereof | |
| KR100267770B1 (en) | method for forming oxidation film of semiconductor device | |
| KR100380270B1 (en) | Method for manufacturing gate in semiconductor device | |
| Jiang et al. | Dependence of the Electrical Behavior of an Indium-Gallium-Zinc Oxide Thin-Film Transistor on the Process Condition of Plasma-Based Fluorination | |
| KR100647357B1 (en) | Method for fabricating semiconductor devices | |
| JP2002075991A (en) | Method of forming thin film and method of manufacturing semiconductor device | |
| JPH09321041A (en) | Protective film for semiconductor device and method for forming the same | |
| KR100348313B1 (en) | Method for fabricating semiconductor device |