JPH04177931A - Communication system - Google Patents

Communication system

Info

Publication number
JPH04177931A
JPH04177931A JP30579390A JP30579390A JPH04177931A JP H04177931 A JPH04177931 A JP H04177931A JP 30579390 A JP30579390 A JP 30579390A JP 30579390 A JP30579390 A JP 30579390A JP H04177931 A JPH04177931 A JP H04177931A
Authority
JP
Japan
Prior art keywords
phase
frame synchronization
signal
unique word
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30579390A
Other languages
Japanese (ja)
Inventor
Miyuki Atsuta
熱田 美由紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30579390A priority Critical patent/JPH04177931A/en
Publication of JPH04177931A publication Critical patent/JPH04177931A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate phase uncertainty without deteriorating a BER by combining a phase rotation circuit and a frame synchronizing circuit and switching a phase for each prescribed time till a unique word(UW) is detected. CONSTITUTION:A transmitter has a UW insertion circuit 21 and a modulator 23 and inputs a multiplexed input data signal 101 to the UW insertion circuit 21 and a UW is inserted to a head of each frame. A receiver is provided with a demodulator 24, a phase rotation circuit 11 and a frame synchronizing circuit 12 and a data signal received by the receiver is inputted at first to the demodulator 24, in which the signal is demodulated. Then the demodulated data signal is inputted to the phase rotation circuit 11, which selects sequentially the phase of the demodulated data signal for each prescribed time to some ways of demodulation phases to be expected. The frame synchronizing circuit 12 detects the unique word from the data signal. Thus, the phase uncertainty is eliminated without deteriorating the BER(Bit Error Rate).

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、時分割多重通信方式を用いた通信システムに
関し、特に衛星通信に利用される通信システムに関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication system using a time division multiplex communication system, and particularly to a communication system used for satellite communication.

[従来の技術] 今日、通信衛星や放送衛星を用いた種々の通信または放
送サービスが次々に実用化されている。
[Background Art] Today, various communication or broadcasting services using communication satellites or broadcasting satellites are being put into practical use one after another.

このようなサービスでは、1つの搬送波に多数の情報(
チャネル)を多重して放送する時分割多重方式か多く用
いられている。この時分割多重方式を用いる場合は、受
信装置側で希望のチャネルを正しく分離できるよう、一
般的に、送信装置側において、時間軸上に第3図に示す
ようなフレームを設け、フレームの先頭にユニークワー
ド(以下UWという)と呼ばれる自己相関の強い符号を
挿入することが行われる。受信装置側では、このUWを
検出し、フレーム同期を確立すれば希望のチャネルを分
離することができる。したかって、フレーム同期を安定
して確立し、希望のチャネルを受信するためには正しく
UWを検出することが重要である。
In such services, a large amount of information (
Time division multiplexing, which multiplexes and broadcasts channels (channels), is often used. When using this time division multiplexing method, in order to correctly separate the desired channel on the receiving device side, the transmitting device generally sets up a frame like the one shown in Figure 3 on the time axis, and starts the frame at the beginning of the frame. A code with a strong autocorrelation called a unique word (hereinafter referred to as UW) is inserted into. On the receiving device side, if this UW is detected and frame synchronization is established, the desired channel can be separated. Therefore, in order to stably establish frame synchronization and receive a desired channel, it is important to correctly detect the UW.

従来の衛生通信システムでは、第2図に示すように、送
信装置は、UWW入回路21、差動符号化回路22、及
び変調器23を有し、受信装置は、復調器24、差動復
号化回路25、フレーム同期回路26を有している。
In the conventional satellite communication system, as shown in FIG. It has a synchronization circuit 25 and a frame synchronization circuit 26.

以下にこの通信システムの動作を説明する。The operation of this communication system will be explained below.

多重化された入力データ信号101は、UW挿大人回路
21入力される。UWW入回路21は、入力データ信号
101の各フレームの先頭にUWを挿入する。UWが挿
入されたデータ信号は差動符号化回路22に入力される
。差動符号化回路22はデータ信号の差動変換を行う。
The multiplexed input data signal 101 is input to the UW inserter circuit 21. The UWW input circuit 21 inserts a UW at the beginning of each frame of the input data signal 101. The data signal with the UW inserted is input to the differential encoding circuit 22. The differential encoding circuit 22 performs differential conversion of data signals.

差動変換されたデータ信号は変調器23に入力されて、
位相変調され、伝送信号として衛星回線27に送出され
る。
The differentially converted data signal is input to the modulator 23,
It is phase modulated and sent to the satellite line 27 as a transmission signal.

衛星回線27を介して送信されたきた伝送信号は復調器
24で復調される。復調されたデータ信号は差動復号化
回路25で差動逆変換され復号される。復号された伝送
信号はフレーム同期回路に入力され、UWの検出が行わ
れ同期が確立される。
The transmission signal transmitted via the satellite line 27 is demodulated by the demodulator 24. The demodulated data signal is differentially inversely converted and decoded by the differential decoding circuit 25. The decoded transmission signal is input to a frame synchronization circuit, where UW is detected and synchronization is established.

同期が確立された伝送信号は、フレーム同期回路から出
力信号102として出力され、後段の回路において希望
のチャンネルのデータを得ることができる。
The synchronized transmission signal is output from the frame synchronization circuit as an output signal 102, and data of a desired channel can be obtained in a subsequent circuit.

一般に、衛星通信では、同期検波復調方式が用いられる
ことが多い。この方式では、復調器24て復調された復
調信号には位相不確定性が含まれる。しかし、この位相
不確定性は、送信側に差動符号化回路22を、受信側に
差動復号化回路25を設けることで解決されている。
Generally, in satellite communications, a synchronous detection demodulation method is often used. In this method, the demodulated signal demodulated by the demodulator 24 includes phase uncertainty. However, this phase uncertainty is solved by providing a differential encoding circuit 22 on the transmitting side and a differential decoding circuit 25 on the receiving side.

また、多重信号に空きチャネルが存在すると送信データ
が毎フレーム同一(固定データ)となることが多い。こ
こで、固定データが、たまたまUWと同一ビット配列と
なると、フレーム同期回路26によるUWの検出におい
て、誤検出が発生する。UWの誤検出が発生すると、誤
ったフレームタイミングが確立し、希望するチャネルの
データの受信が不可能となる。これを防止するため、従
来は、ハードウェア構成の単純な方法として、UWパタ
ーンとUWパターン全ビットを反転させたUWパターン
とを1フレームごとに交互に挿入する方法が用いられて
いる。
Furthermore, if there is an empty channel in the multiplexed signal, the transmitted data is often the same (fixed data) for each frame. Here, if the fixed data happens to have the same bit arrangement as the UW, an erroneous detection will occur when the frame synchronization circuit 26 detects the UW. When false detection of a UW occurs, incorrect frame timing is established, making it impossible to receive data on the desired channel. To prevent this, conventionally, as a simple method of hardware configuration, a method has been used in which a UW pattern and a UW pattern in which all bits of the UW pattern are inverted are alternately inserted every frame.

[発明が解決しようとする課題] しかしながら、従来の通信システムのように、差動符号
化回路、及び差動復号化回路を用いると、位相不確定性
は除去できるものの、誤りデータを含んでいた場合にそ
の誤りを倍増してしまい、BER(Bt t  Err
or  Rate)が劣化するという問題点がある。
[Problem to be solved by the invention] However, when using a differential encoding circuit and a differential decoding circuit as in conventional communication systems, although phase uncertainty can be removed, error data is included. If the error is doubled, the BER (Bt t Err
There is a problem that the performance (or Rate) deteriorates.

本発明は、BERを劣化させず、位相不確定の除去がで
きる通信システムの提供を目的とする。
An object of the present invention is to provide a communication system that can eliminate phase uncertainty without degrading the BER.

また、UWの誤検出のない通信システムの提供を目的と
する。
Another object of the present invention is to provide a communication system that does not cause false detection of UW.

[課題を解決するための手段] 本発明によれば、時間軸上にフレームを構成し、複数の
情報を時分割多重した伝送信号を送受信するための通信
システムであって、送信装置は前記フレームの各々の先
頭に所定のビット配列を有するユニークワードを挿入し
、位相変調を行なって前記伝送信号を出力し、受信装置
は前記伝送信号を受信して復調した後、前記ユニークワ
ードを検出してフレーム同期を確立する通信システムに
おいて、前記送信装置は前記フレームの各々の先頭に前
記ユニークワードを挿入するユニークワード挿入手段と
、位相変調を行う位相変調手段とを有し、前記受信装置
は前記伝送信号から復調信号を得るための復調手段と、
フレーム同期信号が入力されるまで所定時間ごとに前記
復調信号の位相を予め定められた角度で切替える位相回
転手段と、該移送回転手段から出力される位相回転され
た前記復調信号の前記ユニークワードを検出してフレー
ム同期を確立し、前記フレーム同期信号を出力するフレ
ーム同期手段とを有していることを特徴とする通信シス
テムが得られる。
[Means for Solving the Problems] According to the present invention, there is provided a communication system for transmitting and receiving a transmission signal in which frames are configured on a time axis and a plurality of pieces of information are time-division multiplexed, wherein A unique word having a predetermined bit arrangement is inserted at the beginning of each of the signals, phase modulation is performed, and the transmission signal is output, and the receiving device receives and demodulates the transmission signal, and then detects the unique word. In a communication system that establishes frame synchronization, the transmitting device includes unique word insertion means for inserting the unique word at the beginning of each of the frames, and phase modulation means for performing phase modulation, and the receiving device includes demodulating means for obtaining a demodulated signal from the signal;
a phase rotation means for switching the phase of the demodulation signal at a predetermined angle at predetermined intervals until a frame synchronization signal is input; A communication system is obtained, comprising a frame synchronization means for detecting, establishing frame synchronization, and outputting the frame synchronization signal.

[実施例コ 以下に図面を参照して本発明の詳細な説明する。なお、
従来と同一のものには同一番号を付しその説明を省略す
る。
[Example] The present invention will be described in detail below with reference to the drawings. In addition,
Components that are the same as those in the prior art are given the same numbers and their explanations will be omitted.

第1図に本発明の一実施例のブロック図を示す。FIG. 1 shows a block diagram of an embodiment of the present invention.

本実施例の送信装置は、ユニークワード(UW)挿入回
路21及び変調器23を有している。
The transmitter of this embodiment includes a unique word (UW) insertion circuit 21 and a modulator 23.

多重化された入力データ信号101はUW挿入回路21
に入力され、各フレームの先頭にUWが挿入される。こ
こでUWは異なるビット配列の2種類のパターンを有し
ており、これら2N類のUWlとUW2とが1フレーム
毎に交互に挿入される。
The multiplexed input data signal 101 is sent to the UW insertion circuit 21
is input, and a UW is inserted at the beginning of each frame. Here, the UW has two types of patterns with different bit arrangements, and these 2N types of UWl and UW2 are inserted alternately every frame.

UWI、UW2が挿入された入力データ信号は変調器2
3に入力され、位相変調(例えば、2相位相変調、4相
位相変調等)される。
The input data signal with UWI and UW2 inserted is modulator 2.
3 and undergoes phase modulation (for example, two-phase phase modulation, four-phase phase modulation, etc.).

位相変調されたデータ信号は衛星回線27に送出される
The phase modulated data signal is sent to satellite line 27.

受信装置は、復調器24、位相回転回路ユ1、及びフレ
ーム同期回路12を有している。
The receiving device includes a demodulator 24, a phase rotation circuit 1, and a frame synchronization circuit 12.

受信装置で受信されたデータ信号はます、復調器24に
入力され復調される。ここで、復調されたデータ信号に
は位相不確定性か含まれている。
The data signal received by the receiving device is then input to the demodulator 24 and demodulated. Here, the demodulated data signal includes phase uncertainty.

次に、復調されたデータ信号は位相回転回路11に入力
される。位相回転回路11は、タイマー(図示せず)を
有しており、復調されたデータ信号の位相を予想される
何通りかの復調位相に所定時間ごとに順次切り替える。
Next, the demodulated data signal is input to the phase rotation circuit 11. The phase rotation circuit 11 has a timer (not shown) and sequentially switches the phase of the demodulated data signal to several expected demodulation phases at predetermined time intervals.

即ち、2相位相変調方式であれば2通り(位相差180
°)、4相位相変調方式であれば4通り(位相差90’
ずつ)の位相の切り替えを行う。上記所定時間はフレー
ム同期回路において少なくとも2つのユニークワードを
検出できる時間である。
In other words, in the case of a two-phase phase modulation method, there are two types (phase difference 180
°), 4 types for 4-phase phase modulation method (phase difference 90'
phase). The predetermined time is a time during which at least two unique words can be detected in the frame synchronization circuit.

位相回転回路11がら出力されたデータ信号はフレーム
同期回路12に入力される。フレーム同期回路12はデ
ータ信号の中からユニークワードの検出を行う。フレー
ム同期回路12において2種類のユニークワードの一方
(UWIまたはUW2)と同じビット配列が検出され、
1フレーム後のユニークワードが検出されるであろう位
置に他方のユニークワード(UW2またはUWI)のビ
ット配列が検出されると、フレーム同期が確立されたも
のとして、フレーム同期信号が移送回転回路11へ出力
される。移送回転回路11はこのフレーム同期信号を受
けて、タイマーを停止させると共に位相の切り替えを停
止する。
The data signal output from the phase rotation circuit 11 is input to the frame synchronization circuit 12. The frame synchronization circuit 12 detects a unique word from the data signal. The frame synchronization circuit 12 detects the same bit arrangement as one of the two unique words (UWI or UW2),
When the bit arrangement of the other unique word (UW2 or UWI) is detected at the position where the unique word one frame later would be detected, it is assumed that frame synchronization has been established, and the frame synchronization signal is transferred to the transfer rotation circuit 11. Output to. Upon receiving this frame synchronization signal, the transfer rotation circuit 11 stops the timer and also stops the phase switching.

このように、フレーム同期回路で、2種類のユニークワ
ードを検出するまで、位相の切り替えを行うことで、位
相の不確定性を除去することができる。また、2種類の
異なるビット配列のユニークワードを使用しているので
、同一パターンの連続するデータ信号がたまたまユニー
クワードのビット配列と同一になっても誤検出してしま
うようなことはない。
In this way, phase uncertainty can be removed by switching the phase until two types of unique words are detected in the frame synchronization circuit. Furthermore, since unique words with two different bit arrangements are used, even if consecutive data signals of the same pattern happen to be the same as the bit arrangement of the unique word, there will be no false detection.

また、従来のようにUWパターンとUWパターンとを交
互に挿入するようにした場合は、2相位相変調の場合、
位相か180’ずれると、検出されるユニークワードは
UWパターンとUWパターンとが交互に検出されるので
、全てのデータか反転した状態であるにもかかわらず正
しいデータと判断されてしまうが、本実施例のように、
異なる2種類のビット配列のUWIとUW2とを使用す
るとこのような誤検出も発生しない。
In addition, when UW patterns and UW patterns are inserted alternately as in the conventional case, in the case of two-phase phase modulation,
If the phase is shifted by 180', the detected unique words will be UW patterns and UW patterns alternately, so even though all the data is inverted, it will be judged as correct data. As in the example,
If two different bit arrays, UWI and UW2, are used, such false detection will not occur.

このようにしてフレーム同期の確立された出力信号10
2がフレーム同期回路12より出力される。
In this way, frame synchronization is established for the output signal 10.
2 is output from the frame synchronization circuit 12.

なお、上記2種類のユニークワードのビットパターンは
まったく異なるものであっても良いが、例えば、ユニー
クワードを前半後半に分け、後半部分のみのビットパタ
ーンを1フレームごとに交互に反転させれば、フレーム
同期回路の構成が簡単になる。
Note that the bit patterns of the above two types of unique words may be completely different, but for example, if the unique word is divided into the first half and the second half, and the bit pattern of only the second half is alternately inverted every frame, The configuration of the frame synchronization circuit becomes simple.

[発明の効果] 本発明によれば、位相回転回路とフレーム同期回路とを
組み合わせ、UWを検出できるまで所定時間毎に位相の
切り替えを行うようにしたことで、BERを劣化させる
ことなく位相不確定性の除去かできる。
[Effects of the Invention] According to the present invention, a phase rotation circuit and a frame synchronization circuit are combined, and the phase is switched at predetermined time intervals until UW can be detected, thereby eliminating phase imbalance without deteriorating the BER. Determinism can be removed.

また、2種類のUWを1フレームごとの交互に挿入し、
2種類のUWを検出したときにフレーム同期を確立する
ようにしたことで、UWの誤検出を除去できる。
In addition, two types of UW are inserted alternately every frame,
By establishing frame synchronization when two types of UWs are detected, false detection of UWs can be eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の通信システムのブロック図
、第2図は従来の通信システムのブロック図、第3図は
データ信号の構成図である。 11・・・移送回転回路、12・・・フレーム同期回路
、21・・・UW挿入回路、22・・・差動符号化回路
、23・・・変調器、24・・・復調器、25・・・差
動復号化回路、26・・・フレーム同期回路。
FIG. 1 is a block diagram of a communication system according to an embodiment of the present invention, FIG. 2 is a block diagram of a conventional communication system, and FIG. 3 is a configuration diagram of a data signal. DESCRIPTION OF SYMBOLS 11... Transfer rotation circuit, 12... Frame synchronization circuit, 21... UW insertion circuit, 22... Differential encoding circuit, 23... Modulator, 24... Demodulator, 25... ...Differential decoding circuit, 26...Frame synchronization circuit.

Claims (1)

【特許請求の範囲】 1、時間軸上にフレームを構成し、複数の情報を時分割
多重した伝送信号を送受信するための通信システムであ
って、送信装置は前記フレームの各々の先頭に所定のビ
ット配列を有するユニークワードを挿入し、位相変調を
行なって前記伝送信号を出力し、受信装置は前記伝送信
号を受信して復調した後、前記ユニークワードを検出し
てフレーム同期を確立する通信システムにおいて、前記
送信装置は前記フレームの各々の先頭に前記ユニークワ
ードを挿入するユニークワード挿入手段と、位相変調を
行う位相変調手段とを有し、前記受信装置は前記伝送信
号から復調信号を得るための復調手段と、フレーム同期
信号が入力されるまで所定時間ごとに前記復調信号の位
相を予め定められた角度で切替える位相回転手段と、該
移送回転手段から出力される位相回転された前記復調信
号の前記ユニークワードを検出してフレーム同期を確立
し、前記フレーム同期信号を出力するフレーム同期手段
とを有している ことを特徴とする通信システム。 2、前記ユニークワード挿入回路は異なるビット配列を
有する2種類のユニークワードを1フレーム毎に交互に
挿入するようにしたことを特徴とする請求項1記載の通
信システム。
[Claims] 1. A communication system for transmitting and receiving a transmission signal in which frames are configured on a time axis and a plurality of pieces of information are time-division multiplexed, wherein a transmitter includes a predetermined signal at the beginning of each frame. A communication system that inserts a unique word having a bit arrangement, performs phase modulation, and outputs the transmission signal, and a receiving device receives and demodulates the transmission signal, and then detects the unique word to establish frame synchronization. In the transmitting device, the transmitting device includes unique word inserting means for inserting the unique word at the beginning of each of the frames, and phase modulating means for performing phase modulation, and the receiving device obtains a demodulated signal from the transmitted signal. demodulating means; phase rotating means for switching the phase of the demodulated signal at a predetermined angle at predetermined intervals until a frame synchronization signal is input; and the phase-rotated demodulated signal output from the transfer rotating means. and frame synchronization means for detecting the unique word of the frame synchronization, establishing frame synchronization, and outputting the frame synchronization signal. 2. The communication system according to claim 1, wherein the unique word insertion circuit alternately inserts two types of unique words having different bit arrangements every frame.
JP30579390A 1990-11-09 1990-11-09 Communication system Pending JPH04177931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30579390A JPH04177931A (en) 1990-11-09 1990-11-09 Communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30579390A JPH04177931A (en) 1990-11-09 1990-11-09 Communication system

Publications (1)

Publication Number Publication Date
JPH04177931A true JPH04177931A (en) 1992-06-25

Family

ID=17949427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30579390A Pending JPH04177931A (en) 1990-11-09 1990-11-09 Communication system

Country Status (1)

Country Link
JP (1) JPH04177931A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643342B1 (en) 1998-07-15 2003-11-04 Nec Corporation Unique word detection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643342B1 (en) 1998-07-15 2003-11-04 Nec Corporation Unique word detection circuit

Similar Documents

Publication Publication Date Title
CA1229436A (en) Multidirection multiplex communication systems
US4004100A (en) Group frame synchronization system
CN101682416A (en) Method and apparatus for transmitting and receiving common control channels in a mobile communication system
EP0196647B1 (en) Digital communication system
JPH04177931A (en) Communication system
US4509171A (en) Modem multiplexer synchronization by radial modulation
EP1039710B1 (en) Carrier reproduction circuit
US5285458A (en) System for suppressing spread of error generated in differential coding
JP3206587B2 (en) Receiver
JPH06101718B2 (en) TDMA frame synchronization method
JPH11196148A (en) Digital demodulator
JPS5845870B2 (en) Frame synchronization pull-in method
JP3102976B2 (en) Time slot signal phase aligner
JPS61218240A (en) Frame synchronizing system
JPS6231229A (en) Repeater
JP3190835B2 (en) Data communication device and method
JPS60128735A (en) Synchronizing system
JPH0250663B2 (en)
JPH02143737A (en) Digital radio repeater
RU2033695C1 (en) Multichannel transceiver with time division of digital asynchronous channels
JP2778378B2 (en) Communications system
JP2788734B2 (en) Dual polarization transmission system
JPS5911222B2 (en) Multi-frame synchronization method
JPH0129470B2 (en)
JP2531078B2 (en) Wireless transmission system