JPH0417327A - Ion implantation - Google Patents
Ion implantationInfo
- Publication number
- JPH0417327A JPH0417327A JP12061890A JP12061890A JPH0417327A JP H0417327 A JPH0417327 A JP H0417327A JP 12061890 A JP12061890 A JP 12061890A JP 12061890 A JP12061890 A JP 12061890A JP H0417327 A JPH0417327 A JP H0417327A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- ion implantation
- implanted
- crystal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 150000002500 ions Chemical class 0.000 claims abstract description 26
- 239000002019 doping agent Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000000873 masking effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- -1 silicon ions Chemical class 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 101000635799 Homo sapiens Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Proteins 0.000 abstract 1
- 102100030852 Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Human genes 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000006378 damage Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000005465 channeling Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造工程における不純物導入技術と
してのイオン注入方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an ion implantation method as an impurity introduction technique in a semiconductor device manufacturing process.
大規模集積回路に使用する半導体装置はできるだけ微細
であることか望ましく、かつ個々の特性か良く揃ったも
のが大量に必要とされる。そして、この微細半導体装置
においては微紹形状効果、例えばMOSトランジスタの
短チヤネル効果などを抑制するため、P型半導体とn型
半導体との浅い接合の形成か必要である。また半導体は
ほとんどの場合結晶である9このような結晶ターゲツト
に従来のイオン注入法で浅い接合を形成する際、注入さ
れたイオンか結晶内での結晶構成原子との散乱により結
晶軸に沿った方向を向いた場合、チャネリング運動、す
なわち結晶の規則的な原子列の電気的ポテンシャルによ
り注入イオン原子列方向に向かうような運動(チャネリ
ング運動)を強いられるという効果のため、イオンか所
望の深さより深く進入してしまい、浅い接合を形成する
ことができない、浅い接合を得るために注入エネルギー
を低くすると、このチャネリング効果かより謬著になる
。また注入エネルギーは注入ビームの発散や、ふらつき
のため、あまり低くすることは困難である。そこで、従
来、所望のドーパントイオンを注入する直前に、別のイ
オンを注入してターゲット結晶を破壊してアモルファス
状にしておくことにより、所望のイオンを注入するとき
にチャネリングを防止するという技術が開発されている
。It is desirable that semiconductor devices used in large-scale integrated circuits be as fine as possible, and large quantities of semiconductor devices with well-matched individual characteristics are required. In this fine semiconductor device, it is necessary to form a shallow junction between a p-type semiconductor and an n-type semiconductor in order to suppress the microshape effect, such as the short channel effect of a MOS transistor. In addition, semiconductors are almost always crystals.9 When forming shallow junctions in such crystal targets using conventional ion implantation, the implanted ions scatter along the crystal axis due to scattering with the crystal constituent atoms within the crystal. If the ions are oriented in the same direction, the implanted ions are forced to move in the direction of the atomic array (channeling motion) due to the electrical potential of the regular atomic arrays in the crystal. This channeling effect becomes more pronounced when the implant energy is lowered to obtain a shallow junction because it penetrates too deeply and cannot form a shallow junction. Furthermore, it is difficult to lower the implantation energy too much because of the divergence and fluctuation of the implantation beam. Therefore, conventional technology has been used to prevent channeling when implanting desired ions by implanting another ion to destroy the target crystal and make it amorphous just before implanting the desired dopant ions. being developed.
しかし、例えばMOSトランジスタでは浅いソース・ド
レイン接合を形成することにより同時にパターニングさ
れた部分での横方向法がりか小さくなり、ゲートとソー
ス・ドレインとのオーバーラツプ容量を減少して素子動
作の高速性を図るわけであるが、この従来の方法では注
入深さ方向のチャネリングの抑制には有効であるが、横
方向法がりを抑えることはできなかった。However, for example, in a MOS transistor, by forming a shallow source/drain junction, the lateral direction of the simultaneously patterned portion becomes much smaller, reducing the overlap capacitance between the gate and the source/drain, and improving the high-speed operation of the device. Although this conventional method is effective in suppressing channeling in the direction of implantation depth, it is not possible to suppress curling in the lateral direction.
しかしチャネリングを抑制するための結晶の非晶質化を
イオン注入によって行う場合、注入されうるターゲット
表面は一般に平坦でなく、多くの場合選択的にマスク材
料によりパターニングされているので、マスク端または
ターゲット構造断差により影になる部分では基板結晶構
造を十分破壊できない、そのため、この部分へ後から注
入された所望のドーパントイオンが到達した場合チャネ
リングを防止できない。これは注入エネルギーを低くし
てイオン注入層の厚みを薄くすることで同時にマスク下
への広がりも抑えられるという事実を利用したMOSト
ランジスタなどでは、従来法ではマスク下の結晶の破壊
か不十分であるため、ソース・ドレインとゲートとのオ
ーバーラツプか生じてしまい効果が無くなってしまうと
いう問題がある。またこれに対し従来法のままマスク直
下まで十分結晶を破壊すべくエネルギーと注入量とを増
大することも考えられるが、結晶を破壊し過ぎてこれを
回復するのには多大な熱処理を要することを踏まえると
、エネルギーと注入量とはなるべく低いほうが望ましく
、これらを大きくはできないという問題がある。However, when making a crystal amorphous to suppress channeling by ion implantation, the target surface that can be implanted is generally not flat and is often selectively patterned by the mask material. The substrate crystal structure cannot be sufficiently destroyed in the portion shaded by the structural difference, so that channeling cannot be prevented when desired dopant ions implanted later reach this portion. This is due to the fact that by lowering the implantation energy and reducing the thickness of the ion-implanted layer, the spread under the mask can be suppressed at the same time.For MOS transistors, etc., conventional methods are insufficient to destroy the crystals under the mask. Therefore, there is a problem in that the source/drain and gate overlap and the effect is lost. Alternatively, it may be possible to use the conventional method and increase the energy and implantation amount to sufficiently destroy the crystals directly below the mask, but this would destroy the crystals too much and require a large amount of heat treatment to recover. Considering this, it is desirable that the energy and injection amount be as low as possible, and there is a problem that they cannot be increased.
そこで本発明の目的は所望のドーパントを注入するとき
のマスク端から下の部分もあらかじめ十分破壊する方法
をエネルギー、注入量の増大無しに行うことが可能なイ
オン注入方法を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an ion implantation method that can sufficiently destroy the portion below the edge of a mask before implanting a desired dopant without increasing energy or implantation amount.
前記目的を達成するため、本発明のイオン注入方法にお
いては、結晶構造のターゲット基板の表面の一部をマス
クし所望の領域にのみ選択的にイオン注入するイオン注
入方法であって、所望のドーパントイオンを注入する直
前に、別のイオンを基板表面に対し斜めに注入し、その
後、本来のドーパントイオンを注入するものである。In order to achieve the above object, the ion implantation method of the present invention is an ion implantation method in which a part of the surface of a target substrate having a crystal structure is masked and ions are selectively implanted only in a desired region, and a desired dopant is Immediately before ion implantation, another ion is implanted obliquely to the substrate surface, and then the original dopant ions are implanted.
次に本発明の詳細な説明する。第1図は本発明のイオン
注入方法の概略を示した図である。第1図において、本
発明のイオン注入方法では、結晶構造のターゲット結晶
基板1の表面の一部にマスク2を施し、注入される領域
の結晶構造をあらかじめ破壊する目的でイオン注入を、
注入により結晶構造が破壊される領域3に向けて基板1
の表面に対しイオン注入ビーム方向4で示すように斜め
に行うため、注入されたイオンがマスク2の下方まで届
き十分結晶を破壊することができる。従来法を用いた場
合の概略図を第2図に示す。第2図に示すように従来法
ではイオン注入ビーム方向4aか基板1の表面に対し垂
直方向でイオン注入か行なわれるため、マスク下の結晶
を破壊することは困難である。Next, the present invention will be explained in detail. FIG. 1 is a diagram schematically showing the ion implantation method of the present invention. In FIG. 1, in the ion implantation method of the present invention, a mask 2 is applied to a part of the surface of a target crystal substrate 1 having a crystal structure, and ion implantation is performed for the purpose of destroying the crystal structure in the region to be implanted in advance.
Substrate 1 toward region 3 where the crystal structure is destroyed by implantation.
Since the ion implantation is performed obliquely with respect to the surface of the mask 2, as shown by the ion beam direction 4, the implanted ions can reach below the mask 2 and sufficiently destroy the crystal. A schematic diagram of the case using the conventional method is shown in FIG. As shown in FIG. 2, in the conventional method, ions are implanted in the ion implantation beam direction 4a or in a direction perpendicular to the surface of the substrate 1, so that it is difficult to destroy the crystal under the mask.
以下、イオン注入方法に関する本発明の典型的な一実施
例を図により説明する。第3図において、1はターゲッ
ト結晶基板であるか、ここでは清浄表面(100)面方
位を持つn型単結晶シリコンのウェハを用いた。このシ
リコンウェハ1に酸化膜6を成長させ、その上にゲート
電極及びマスクとなるポリシリコン2aを0.5μmの
厚さに成長させた後、ドライエツチングによりパターニ
ングした。あらかじめ結晶構造を破壊するために酸化膜
6とポリシリコン2aとをマスク2として基板と同じ原
子であるシリコンイオンを加速エネルギー40 keV
、注入量2 X 10”CI+−、ウェハ表面に対し4
5°の角度をもつシリコンイオン注入方向4bから斜め
にイオンを注入した。その後、本来のp型ドーパントで
あるボロンをそのホロンイオン注入方向5をウェハに対
し垂直方向に設定して、加速エネルギー5 keV、
注入量2X10”■−2で注入し選択的にρn接合を形
成した。Hereinafter, a typical embodiment of the present invention relating to an ion implantation method will be described with reference to the drawings. In FIG. 3, reference numeral 1 denotes a target crystal substrate, or in this case, an n-type single crystal silicon wafer having a clean surface (100) plane orientation was used. An oxide film 6 was grown on this silicon wafer 1, and polysilicon 2a to be used as a gate electrode and a mask was grown on it to a thickness of 0.5 μm, and then patterned by dry etching. In order to destroy the crystal structure in advance, silicon ions, which are the same atoms as the substrate, are accelerated with an energy of 40 keV using the oxide film 6 and polysilicon 2a as a mask 2.
, implantation volume 2 x 10” CI+-, 4 to wafer surface
Ions were implanted obliquely from a silicon ion implantation direction 4b having an angle of 5°. After that, the holon ion implantation direction 5 of boron, which is the original p-type dopant, is set perpendicular to the wafer, and the acceleration energy is 5 keV.
A ρn junction was selectively formed by implanting at an implantation amount of 2×10”−2.
現在の技術では半導体シリコンの微細な構造中の不純物
ドーパントの横方自店がりを測定することかできない。Current technology is only capable of measuring the lateral self-dispersion of impurity dopants in the microstructure of semiconductor silicon.
しかし詳細な信頼しうる理論に基づくコンピュータシミ
ュレーション技術があり、これによって不純物ドーパン
トの横方自店がり、および基板結晶の破壊の度合を見積
ることができる。結晶構造を部分的に破壊する目的で行
うシリコンイオン注入により結晶構造かどのくらい壊れ
ているかを計算した結果を第4図(a) 、 (b)に
示す。第4図(a)は本実施例での45°の角度でシリ
コンイオン注入を行った後の結晶の破壊度合をウェハ断
面で示す。第4図(b)は従来法でこの結晶構造の部分
破壊を行った場合、すなわちウェハに対し垂直にシリコ
ンイオン注入を行った場合の結晶の破壊度合をウェハ断
面内に示す。図中の数値は、イオン注入により変位した
原子数密度と本来の結晶原子密度の比であり、結晶の損
傷度を表している。図より明らかなように、本発明では
マスク端方の部分がより結晶構造の破壊度合か大きいこ
とか分る。また、実施例のように本来のドーパントであ
るボロンを注入した後のウェハ断面内でのボロンの濃度
の等濃度線分布を第5図(a)[b)に示す。第5図(
a)には本実施例のようにシリコンを45°の角度であ
らがじめ注入して結晶構造を破壊してからボロンを注入
した結果を示している。これに対し第5図(b)には従
来法によりシリコンを垂直に注入して結晶411造を部
分的に壊した後ボロンを注入した結果を示す。第5図(
a)と(b)との等濃度線の値は同じである。従来法に
よれば、第4図(b)に示すようにマスク端方の結晶構
造の破壊が不十分であるなめ、第5図(b)のようにボ
ロンのマスク端方への広がりが抑制されていない。これ
に対し、本発明では第4図(a)に示すように、ホロン
か°注入される前に、マスク端方まで十分結晶構造が破
壊されているため、第5図(a)に示すように非晶質へ
注入した場合と同じまでに横方向分布が抑制されている
。第5図(a)と(b)より読み取ったゲート直下での
横方向オーバーラツプは75%に抑制されている。However, there are computer simulation techniques based on detailed and reliable theory that can estimate the lateral self-destruction of impurity dopants and the degree of substrate crystal destruction. Figures 4(a) and 4(b) show the results of calculating how much the crystal structure is destroyed by silicon ion implantation for the purpose of partially destroying the crystal structure. FIG. 4(a) shows, in a wafer cross section, the degree of crystal destruction after silicon ion implantation at an angle of 45° in this example. FIG. 4(b) shows the degree of crystal destruction within the wafer cross section when this crystal structure is partially destroyed by the conventional method, that is, when silicon ions are implanted perpendicularly to the wafer. The numerical value in the figure is the ratio of the atomic number density displaced by ion implantation to the original crystal atomic density, and represents the degree of damage to the crystal. As is clear from the figure, it can be seen that in the present invention, the degree of destruction of the crystal structure is greater at the end portions of the mask. Further, FIGS. 5(a) and 5(b) show the isoconcentration line distribution of the boron concentration within the cross section of the wafer after boron, which is the original dopant, is implanted as in the example. Figure 5 (
Figure a) shows the result of implanting silicon in advance at an angle of 45° to destroy the crystal structure and then implanting boron as in this embodiment. On the other hand, FIG. 5(b) shows the result of implanting silicon vertically using the conventional method to partially destroy the crystal 411 structure, and then implanting boron. Figure 5 (
The values of the isodensity lines in a) and (b) are the same. According to the conventional method, as shown in FIG. 4(b), the crystal structure at the edge of the mask is not sufficiently destroyed, so the spread of boron toward the edge of the mask is suppressed as shown in FIG. 5(b). It has not been. On the other hand, in the present invention, as shown in FIG. 4(a), the crystal structure is sufficiently destroyed to the edge of the mask before the holons are implanted, so as shown in FIG. 5(a). The lateral distribution is suppressed to the same extent as when implanted into an amorphous material. The lateral overlap directly under the gate as read from FIGS. 5(a) and 5(b) is suppressed to 75%.
本発明のイオン注入方法によれば、結晶の前処理的破壊
を行った後に本来のドーパントを注入する浅い接合の形
成工程において、ウェハに対し垂直なビームのイオン注
入によって結晶を部分的に破壊する従来方法に比べて、
イオン加速エネルギーおよび注入量を増加させることな
く、マスク下の結晶の破壊を実現でき、マスク下への横
方自店がりを抑制できるという効果を有している。According to the ion implantation method of the present invention, the crystal is partially destroyed by ion implantation with a beam perpendicular to the wafer in the shallow junction formation step in which the original dopant is implanted after the crystal is preprocessed and destroyed. Compared to the conventional method,
This has the effect that the crystal under the mask can be destroyed without increasing the ion acceleration energy and the implantation amount, and that lateral self-destruction under the mask can be suppressed.
【図面の簡単な説明】
第1図は本発明によるイオン注入方法によって引き起こ
される結晶の部分的破壊状態を示す図、第2図は従来の
イオン注入方法による状態を示す図、第3図は本発明方
法の一実施例を示す図、第4図(a)は本発明のイオン
注入方法により得られた結晶の部分的損傷度合いを示す
図、第4図fb)は従来法による損傷度合いを示す図、
第5図(a)は本発明のイオン注入方法により得られた
ボロンイオンのシリコン中の断面等濃度線図、第5図(
b)は従来法によるボロンイオンの等濃度線図である。
1・・・ターゲット結晶基板
2・・・マスク
3・・・注入により結晶構造が破壊される領域4・・・
結晶構造をあらかじめ破壊するイオン注入ビーム方向
5・・・所望のドーパントイオン注入方向特許出願人
日本電気株式会社
代 理 人 弁理士 菅 野 中(li
、&r:r緒晶の)員傷崖七表す)第
図
(鄭a直1コ摩占晶りオ頁イ蜂戻伯(す)(b)
第
図
第5
図
(b)
第5図[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a diagram showing a state of partial destruction of a crystal caused by the ion implantation method according to the present invention, FIG. 2 is a diagram showing a state by a conventional ion implantation method, and FIG. A diagram showing an embodiment of the inventive method, FIG. 4(a) is a diagram showing the degree of partial damage to a crystal obtained by the ion implantation method of the present invention, and FIG. 4fb) is a diagram showing the degree of damage by the conventional method. figure,
FIG. 5(a) is a cross-sectional isoconcentration diagram of boron ions in silicon obtained by the ion implantation method of the present invention.
b) is an isoconcentration diagram of boron ions according to the conventional method. 1...Target crystal substrate 2...Mask 3...A region where the crystal structure is destroyed by implantation 4...
Ion implantation beam direction that pre-destroys the crystal structure 5... Desired dopant ion implantation direction Patent applicant
Naka Kanno, Representative Patent Attorney, NEC Co., Ltd.
,&r:r:r.
Claims (1)
し所望の領域にのみ選択的にイオン注入するイオン注入
方法であつて、 所望のドーパントイオンを注入する直前に、別のイオン
を基板表面に対し斜めに注入し、その後、本来のドーパ
ントイオンを注入することを特徴とするイオン注入方法
。(1) An ion implantation method in which ions are selectively implanted only into desired regions by masking a part of the surface of a target substrate with a crystal structure, and immediately before implanting desired dopant ions, another ion is implanted into the substrate surface. An ion implantation method characterized by implanting the dopant ions obliquely to the dopant, and then implanting the original dopant ions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12061890A JPH0417327A (en) | 1990-05-10 | 1990-05-10 | Ion implantation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12061890A JPH0417327A (en) | 1990-05-10 | 1990-05-10 | Ion implantation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0417327A true JPH0417327A (en) | 1992-01-22 |
Family
ID=14790701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12061890A Pending JPH0417327A (en) | 1990-05-10 | 1990-05-10 | Ion implantation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0417327A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03131020A (en) * | 1989-10-16 | 1991-06-04 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH04715A (en) * | 1990-04-17 | 1992-01-06 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1990
- 1990-05-10 JP JP12061890A patent/JPH0417327A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03131020A (en) * | 1989-10-16 | 1991-06-04 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH04715A (en) * | 1990-04-17 | 1992-01-06 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717683A (en) | CMOS process | |
JP2663402B2 (en) | Method for manufacturing CMOS integrated circuit device | |
EP0056856B1 (en) | Method for forming p-n junctions, particularly in igfet devices, with improved drain voltage characteristics | |
WO1985001391A1 (en) | Latch-up immune, multiple retrograde well high density cmos fet | |
US4713329A (en) | Well mask for CMOS process | |
DE102016114264A1 (en) | METHOD OF MANUFACTURING INCLUDING AN ACTIVATION OF DOPING MATERIALS AND SEMICONDUCTOR SEMICONDUCTORS | |
JP2677987B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2562688B2 (en) | Method for manufacturing semiconductor device | |
JP2797798B2 (en) | Semiconductor device having buried contact for preventing penetration and method of manufacturing the same | |
JPH0417327A (en) | Ion implantation | |
JPH0552069B2 (en) | ||
KR100217899B1 (en) | Method of manufacturing transistor of semiconductor device | |
JP2748326B2 (en) | Ion implantation method | |
JPH04155932A (en) | Production of semiconductor device | |
JP2834712B2 (en) | Method for forming impurity junction region of semiconductor device | |
JPS60253217A (en) | Manufacture of semiconductor device | |
JPH07106275A (en) | Method for forming implantation region less likely to cause channeling phenomenon on semiconductor | |
KR0147679B1 (en) | Method for manufacturing semiconductor device | |
JPH02105469A (en) | Mis type semiconductor device | |
JPH01214169A (en) | Semiconductor device | |
JPH06267974A (en) | Manufacture of semiconductor element | |
Ryssel | Ion Implantation for Very Large Scale Integration | |
KR960000228B1 (en) | Making method of ldd structure using photo-resist | |
JP2774535B2 (en) | Method for manufacturing semiconductor device | |
JPS63226922A (en) | Manufacture of semiconductor device |