JPH04172716A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04172716A
JPH04172716A JP30069990A JP30069990A JPH04172716A JP H04172716 A JPH04172716 A JP H04172716A JP 30069990 A JP30069990 A JP 30069990A JP 30069990 A JP30069990 A JP 30069990A JP H04172716 A JPH04172716 A JP H04172716A
Authority
JP
Japan
Prior art keywords
frequency
signal
frequency divider
input
input buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30069990A
Other languages
Japanese (ja)
Inventor
Kouji Takegawa
功滋 竹川
Shinji Saito
伸二 斎藤
Tetsuya Aisaka
相坂 哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP30069990A priority Critical patent/JPH04172716A/en
Publication of JPH04172716A publication Critical patent/JPH04172716A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

PURPOSE:To improve the signal characteristic and to reduce the cost by selecting an input buffer having a frequency band of a signal to be frequency- divided, frequency-dividing the inputted signal, forming an output buffer to be outputted on a same semiconductor substrate so as to attain frequency division over a broad band. CONSTITUTION:Input buffers 12-14 for high, medium and low frequency application respectively, 1st and 2nd selection circuits 18, 19, frequency dividers 15-17, an expanded frequency divider 20 and an output buffer 21 are formed on a semiconductor substrate 11. Thus, frequency-division over a broad band is attained by one prescaler semiconductor integrated circuit device, number of components is reduced and the cost is reduced.

Description

【発明の詳細な説明】 [概要コ チューナにおいて信号の周波数を分周してPLLシンセ
サイザに出力するプリスケーラ半導体集積回路装置に関
し、 1つの半導体集積回路装置で広帯域に渡る分周動作が可
能であり、信号特性の向上及び低コスト化を図ることが
できるとともに、プリント基板の面積を小さくして小型
化、軽量化を図ることができることを目的とし、 異なる周波数帯域の信号を入力する複数の入力バッファ
と、分周すべき信号の周波数帯域を持つ入力バッファを
選択してその選択した入力バッファに信号を入力する第
1の選択回路と、対応する入力バッファからの入力信号
を分周する複数の分周器と、第1の選択回路にて選択さ
れた入力バッファに対応する分周器を選択してその選択
した分周器の分周信号を出力する第2の選択回路と、第
2の選択回路の出力信号を分周する1つの拡張分周器と
、拡張分周器の分周信号を出力する1つの出力バッファ
とを同一半導体基板上に形成した。
[Detailed Description of the Invention] [Summary] Regarding a prescaler semiconductor integrated circuit device that divides the frequency of a signal in a cotuner and outputs it to a PLL synthesizer, one semiconductor integrated circuit device can perform frequency division operation over a wide band, and The aim is to improve characteristics and reduce costs, as well as to reduce the area of the printed circuit board and make it more compact and lightweight. A first selection circuit that selects an input buffer having a frequency band of a signal to be divided and inputs a signal to the selected input buffer, and a plurality of frequency dividers that divides the frequency of the input signal from the corresponding input buffer. and a second selection circuit that selects a frequency divider corresponding to the input buffer selected by the first selection circuit and outputs a frequency-divided signal of the selected frequency divider; One extended frequency divider that divides the frequency of an output signal and one output buffer that outputs the frequency-divided signal of the extended frequency divider are formed on the same semiconductor substrate.

[産業上の利用分野] 本発明は半導体集積回路装置に係り、詳しくは例えばチ
ューナにおいて信号の周波数を分周してP L L (
Phase Locked Loop )シンセサイザ
に出力するプリスケーラ半導体集積回路装置に関する。
[Industrial Application Field] The present invention relates to a semiconductor integrated circuit device, and more specifically, for example, in a tuner, the frequency of a signal is divided and P L L (
The present invention relates to a prescaler semiconductor integrated circuit device that outputs to a synthesizer (Phase Locked Loop).

近年の無線通信の高度化、複雑化に伴い、通信が非常に
広い帯域に渡って行われるようになってきているととも
に、チューナについて小型、軽量、低価格であることか
要求されている。このため、1つのプリスケーラ半導体
集積回路装置で広帯域に渡る分周動作が可能であり、小
型、軽量、低価格であることが望まれている。
2. Description of the Related Art As wireless communication has become more sophisticated and complex in recent years, communication has come to be carried out over a very wide band, and tuners are required to be small, lightweight, and inexpensive. For this reason, it is desired that one prescaler semiconductor integrated circuit device be capable of frequency division operation over a wide band, and be small, lightweight, and inexpensive.

[従来の技術] 従来の広帯域チューナでは、第3図に示すように高周波
、中周波、低周波のそれぞれに合わせたプリスケーラ1
〜3と、分周すべき入力信号の周波数帯域を持つプリス
ケーラを選択する選択回路4と、選択したプリスケーラ
からの分周信号を選択してPLLシンセサイザ(図示路
)に出力する選択回路5と、使用していないプリスケー
ラの動作を停止させるパワーセーブ回路6とをプリント
基板(図示路)上に実装した広帯域周波数分周回路装置
が使用されており、外部からの選択信号に基づいてその
とき必要な周波数帯域を持つプリスケーラのみを選択す
るようになっている。
[Prior art] In a conventional wideband tuner, as shown in Fig. 3, a prescaler 1 is used for each of high frequency, medium frequency, and low frequency.
3, a selection circuit 4 that selects a prescaler having the frequency band of the input signal to be divided, and a selection circuit 5 that selects a frequency-divided signal from the selected prescaler and outputs it to a PLL synthesizer (path shown). A wideband frequency divider circuit device is used, which includes a power save circuit 6 that stops the operation of prescalers that are not in use, and a power save circuit 6 that is mounted on a printed circuit board (the circuit shown in the figure). Only prescalers with frequency bands are selected.

前記各プリスケーラ1〜3はそれぞれ別個の半導体集積
回路であり、第4図に示すように入カバッファフと、そ
の入力バッファ7を介して入力された信号を分周する分
周器8と、分周器8の分周信号を分周する拡張分周器9
と、拡張分周器9の分周信号を出力する出力バッファI
Oとを同一半導体基板(図示路)上に設けて構成されて
いる。
Each of the prescalers 1 to 3 is a separate semiconductor integrated circuit, and as shown in FIG. an extended frequency divider 9 that divides the frequency-divided signal of the frequency divider 8;
and an output buffer I that outputs the frequency-divided signal of the extended frequency divider 9.
0 on the same semiconductor substrate (the path shown in the figure).

又、各プリスケーラ1〜3は分周器8に対して外部より
制御信号を入力するとともに、拡張分周器9の出力信号
を入力することにより2モジュラス動作を行わせること
ができるようになっている。
Furthermore, each of the prescalers 1 to 3 can perform a 2-modulus operation by inputting a control signal from the outside to the frequency divider 8 and by inputting an output signal from the extended frequency divider 9. There is.

[発明が解決しようとする課題] しかしながら、上記従来の広帯域チューナでは、各プリ
スケーラ1〜3、選択回路4,5、及びパワーセーブ回
路6はそれぞれ別個の半導体装置であり、部品点数の多
い分だけコストが高くなるという問題がある。
[Problems to be Solved by the Invention] However, in the conventional broadband tuner described above, each of the prescalers 1 to 3, the selection circuits 4 and 5, and the power save circuit 6 are separate semiconductor devices, and the number of components is large. There is a problem in that the cost is high.

又、部品点数か多く、しかも分周する周波数帯域が広が
るに従ってプリント基板上に実装するプリスケーラが増
加するため、プリント基板の面積か大きくなり、チュー
ナが大型化するという問題がある。選択回路4,5及び
パワーセーブ回路6を外付けとしていることもプリント
基板の面積を大きくする要因となっている。
Furthermore, as the number of components increases and the frequency band to be divided becomes wider, the number of prescalers mounted on the printed circuit board increases, resulting in an increase in the area of the printed circuit board and an increase in the size of the tuner. The fact that the selection circuits 4 and 5 and the power save circuit 6 are provided externally also causes an increase in the area of the printed circuit board.

更に、選択回路4,5は各プリスケーラ1〜3に対して
外付けとなるので、浮遊容量、インダクタンスなどによ
り、信号特性が低下するという問題もある。
Furthermore, since the selection circuits 4 and 5 are externally connected to each of the prescalers 1 to 3, there is also the problem that signal characteristics deteriorate due to stray capacitance, inductance, and the like.

本発明は上記問題点を解決するためになされたものであ
って、1つの半導体集積回路装置で広帯域に渡る分周動
作が可能であり、信号特性の向上及び低コスト化を図る
ことができるとともに、プリント基板の面積を小さくし
て小型化、軽量化を図ることができることを目的とする
The present invention has been made to solve the above-mentioned problems, and it is possible to perform frequency division operation over a wide band with one semiconductor integrated circuit device, improve signal characteristics and reduce costs. The purpose is to reduce the area of the printed circuit board, thereby making it smaller and lighter.

[課題を解決するための手段] 上記目的を達成するため、第1の発明は、異なる周波数
帯域の信号を入力する複数の入力バッファと、複数の入
力バッファのうち、分周すべき信号の周波数帯域を持つ
入力バッファを選択してその選択した入力バッファに信
号を入力する第1の選択回路と、各入カバソファに対応
して設けられかつ対応する入力バッファを介して入力さ
れた信号を分周する複数の分周器と、前記第1の選択回
路にて選択された入力バッファに対応する分周器を選択
してその選択した分周器の分周信号を出力する第2の選
択回路と、第2の選択回路の出力信号を分周する1つの
拡張分周器と、拡張分周器の分周信号を出力する1つの
出力バッファとを同一半導体基板上に形成している。
[Means for Solving the Problem] In order to achieve the above object, a first invention provides a plurality of input buffers into which signals of different frequency bands are input, and a frequency of a signal to be divided among the plurality of input buffers. a first selection circuit that selects an input buffer with a bandwidth and inputs a signal to the selected input buffer; and a first selection circuit that is provided corresponding to each input buffer sofa and divides the signal that is input through the corresponding input buffer. a second selection circuit that selects a frequency divider corresponding to the input buffer selected by the first selection circuit and outputs a frequency-divided signal of the selected frequency divider; , one extended frequency divider that frequency-divides the output signal of the second selection circuit, and one output buffer that outputs the frequency-divided signal of the extended frequency divider are formed on the same semiconductor substrate.

又、第2の発明は、分周すべき信号の周波数帯域を持つ
入力バッファと、その入力バッファに対応する分周器の
みを駆動可能にし、他の入力バッファ及び分周器を駆動
不能にするパワーセーブ回路を前記半導体基板上に形成
している。
Further, the second invention makes it possible to drive only the input buffer having the frequency band of the signal to be divided and the frequency divider corresponding to the input buffer, and disables driving of other input buffers and frequency dividers. A power save circuit is formed on the semiconductor substrate.

又、第3の発明は、異なる周波数帯域の信号を入力する
複数の入力バッファと、複数の入力バッファのうち、分
周すべき信号の周波数帯域を持つ入力バッファを選択し
てその選択した入力バッファに信号を入力する第1の選
択回路と、各入力バッファに対応して設けられかつ対応
する入力バッファを介して入力された信号を分周する複
数の分周器と、各分周器に対応して設けられかつ対応す
る分周器の分周信号を分周する複数の拡張分周器と、前
記第1の選択回路にて選択された入力バッファに対応す
る拡張分周器を選択してその選択した拡張分周器の分周
信号を出力する第3の選択回路と、第3の選択回路の出
力信号を出力する1つの出力バッファとを同一半導体基
板上に形成している。
Further, the third invention provides a plurality of input buffers into which signals of different frequency bands are input, and an input buffer having a frequency band of a signal to be divided from among the plurality of input buffers, and the selected input buffer. a first selection circuit that inputs a signal to the input buffer; a plurality of frequency dividers that are provided corresponding to each input buffer and divide the frequency of the signal input via the corresponding input buffer; selecting a plurality of extended frequency dividers that are provided as a frequency divider and divide the frequency of the divided signal of the corresponding frequency divider, and an extended frequency divider that corresponds to the input buffer selected by the first selection circuit; A third selection circuit that outputs the frequency-divided signal of the selected extended frequency divider and one output buffer that outputs the output signal of the third selection circuit are formed on the same semiconductor substrate.

更に、第4の発明は、分周すべき信号の周波数帯域を持
つ入力バッファと、その入力バッファに対応する分周器
と、その分周器に対応する拡張分周器のみを駆動可能に
し、他の入力バッファ、分周器及び拡張分局器を駆動不
能にするパワーセーブ回路を前記半導体基板上に形成し
ている。
Furthermore, the fourth invention makes it possible to drive only an input buffer having a frequency band of a signal to be divided, a frequency divider corresponding to the input buffer, and an extended frequency divider corresponding to the frequency divider, A power save circuit that makes the other input buffers, frequency dividers, and expansion dividers inoperable is formed on the semiconductor substrate.

[作用] 第1の発明では、第1の選択回路により分周すべき信号
の周波数帯域を持つ入力バッファが選択され、その入力
バッファと対応する分周器により入力バッファを介して
入力された信号が分周される。そして、第2の選択回路
によりその分周器か選択されて分周信号か出力され、こ
の分周信号が拡張分周器にて分周された後、出力バッフ
ァより出力される。従って、1つの半導体集積回路装置
で広帯域に渡る分周動作が可能となり、集積度の向上及
び部品点数の減少により低コストとなるとともに、第1
.第2の選択回路が同一半導体基板上に設けられている
ので、信号特性が向上する。
[Operation] In the first invention, the input buffer having the frequency band of the signal to be divided is selected by the first selection circuit, and the frequency divider corresponding to the input buffer selects the input buffer that has the frequency band of the signal to be divided. is divided. Then, the second selection circuit selects that frequency divider and outputs a frequency-divided signal, and after this frequency-divided signal is frequency-divided by the extended frequency divider, it is output from the output buffer. Therefore, a single semiconductor integrated circuit device can perform frequency division operations over a wide band, and the cost can be reduced by increasing the degree of integration and reducing the number of parts.
.. Since the second selection circuit is provided on the same semiconductor substrate, signal characteristics are improved.

又、部品点数の減少によりプリント基板の面積を小さく
でき、チューナが小型、軽量になる。
Furthermore, the reduced number of parts allows the area of the printed circuit board to be reduced, making the tuner smaller and lighter.

又、第3の発明では、第1の発明に比べて半導体集積回
路装置か大きくなるが、帯域毎に拡張分周器が設けられ
ているので、帯域に応じた分周比の設定が可能となる。
Further, in the third invention, although the semiconductor integrated circuit device is larger than the first invention, since an extended frequency divider is provided for each band, it is possible to set the frequency division ratio according to the band. Become.

更に、第2.第4の発明では、パワーセーブ回路を同一
半導体基板上に形成しているので、より集積度が向上し
、プリント基板の面積がより小さくなる。
Furthermore, the second. In the fourth invention, since the power save circuit is formed on the same semiconductor substrate, the degree of integration is further improved and the area of the printed circuit board is further reduced.

[実施例] 以下、本発明を具体化した一実施例を第1図に従って説
明する。
[Example] An example embodying the present invention will be described below with reference to FIG.

第1図は第1及び第2の発明を具体化した一実施例を示
している。
FIG. 1 shows an embodiment embodying the first and second inventions.

半導体基板11上には高周波、中周波、及び低周波用入
力バッファ12〜14、第1.第2の選択回路18,1
9、前記各入力バッファ12〜14に対応する分周器1
5〜17.1つの拡張分周器20.1つの出力バッファ
21、及びパワーセーブ回路22が形成されている。第
1及び第2の選択回路1.8.19及びパワーセーブ回
路22には外部より選択信号か入力されている。
On the semiconductor substrate 11 are input buffers 12 to 14 for high frequency, medium frequency, and low frequency; Second selection circuit 18,1
9. Frequency divider 1 corresponding to each of the input buffers 12 to 14
5 to 17. One extended frequency divider 20, one output buffer 21, and a power save circuit 22 are formed. A selection signal is inputted to the first and second selection circuits 1.8.19 and the power save circuit 22 from the outside.

そして、パワーセーブ回路22は前記選択信号に基づい
て分周すべき入力信号の周波数帯域を持つ入力バッファ
とそれに対応する分周器のみを駆動可能にし、他の入力
ハッファ及び分周器を駆動不能にするようになっており
、これにより消費電力を低減できるようになっている。
Based on the selection signal, the power save circuit 22 makes it possible to drive only the input buffer having the frequency band of the input signal to be divided and its corresponding frequency divider, and cannot drive other input buffers and frequency dividers. This makes it possible to reduce power consumption.

第1の選択回路18は前記選択信号に基づいて分周すべ
き入力信号の周波数帯域を持つ入力バッファを選択し、
その選択した入力ハッファに信号を入力する。選択され
た入力バッファは対応する分周器に信号を出力し、分周
器はその信号を所定の分周比で分周する。第2の選択回
路19は前記選択信号に基づいて、前記第1の選択回路
18にて選択された入力バッファに対応する分周器を選
択してその選択した分周器の分周信号を出力する。
The first selection circuit 18 selects an input buffer having a frequency band of the input signal to be divided based on the selection signal,
Input the signal into the selected input huffer. The selected input buffer outputs a signal to a corresponding frequency divider, and the frequency divider divides the signal by a predetermined frequency division ratio. A second selection circuit 19 selects a frequency divider corresponding to the input buffer selected by the first selection circuit 18 based on the selection signal and outputs a frequency divided signal of the selected frequency divider. do.

拡張分周器20は第2の選択回路19の出力信号を分周
し、出力バッファ21は拡張分周器20の分周信号を図
示しないPLLシンセサイザに出力する。
The extended frequency divider 20 divides the frequency of the output signal of the second selection circuit 19, and the output buffer 21 outputs the frequency divided signal of the extended frequency divider 20 to a PLL synthesizer (not shown).

このように、本実施例では高周波、中周波、及び低周波
用入力バッファ12〜14、第1.第2の選択回路18
,19、分周器15〜17、拡張分周器20、及び出力
バッファ21を半導体基板11上に形成したので、1つ
のプリスケーラ半導体集積回路装置で広帯域に渡る分周
動作ができ、第3図に示した従来の広帯域周波数分周回
路装置と比較して集積度が向上するとともに、部品点数
が減少し、低コスト化を図ることができる。又、部品点
数の減少によりプリント基板の面積を小さくでき、チュ
ーナの小型、軽量化を図ることができる。
As described above, in this embodiment, the input buffers 12 to 14 for high frequency, medium frequency, and low frequency, the first . Second selection circuit 18
, 19, since the frequency dividers 15 to 17, the extended frequency divider 20, and the output buffer 21 are formed on the semiconductor substrate 11, frequency division operation over a wide band can be performed with one prescaler semiconductor integrated circuit device. Compared to the conventional wideband frequency divider circuit device shown in FIG. Further, by reducing the number of parts, the area of the printed circuit board can be reduced, and the tuner can be made smaller and lighter.

又、本実施例では第1.第2の選択回路18゜19を同
一半導体基板11上に形成しているので、浮遊容量、イ
ンダクタンスなどの影響がほとんどなく、信号特性を向
上することができる。
In addition, in this embodiment, the first. Since the second selection circuits 18 and 19 are formed on the same semiconductor substrate 11, there is almost no influence of stray capacitance, inductance, etc., and signal characteristics can be improved.

更に、本実施例ではパワーセーブ回路22を同一半導体
基板11上に形成しているので、集積度をより向上して
プリント基板の面積をより小さくでき、チューナの小型
、軽量化を図ることができる。
Furthermore, in this embodiment, since the power save circuit 22 is formed on the same semiconductor substrate 11, the degree of integration can be further improved and the area of the printed circuit board can be made smaller, making it possible to make the tuner smaller and lighter. .

尚、各分周器15〜17に対して外部より制御信号を入
力するとともに、拡張分周器20の出力信号を入力する
ことにより2モジュラス動作を行わせるようにしてもよ
い。
Incidentally, by inputting a control signal from the outside to each of the frequency dividers 15 to 17 and also inputting the output signal of the extended frequency divider 20, the 2-modulus operation may be performed.

[別の実施例] 次に第3及び第4の発明を具体化した実施例を第2図に
従って説明する。
[Another Embodiment] Next, an embodiment embodying the third and fourth inventions will be described with reference to FIG. 2.

尚、説明の便宜上、第1図と同様の構成については同一
の符号を付して説明を省略する。
For convenience of explanation, the same components as in FIG. 1 are designated by the same reference numerals and the explanation thereof will be omitted.

本実施例では高周波、中周波、及び低周波用入力バッフ
ァ12〜14に対応してそれぞれ拡張分周器23〜25
が形成されている。これらの拡張分周器23〜25の次
段に形成された第3の選択回路26は前記第1の選択回
路18にて選択された入力バッファに対応する拡張分周
器を選択してその選択した拡張分周器の分周信号を前記
出力バッファ21に出力するようになっている。又、パ
ワーセーブ回路27は前記選択信号に基づいて分周すべ
き入力信号の周波数帯域を持つ入カバ、ソファと、それ
に対応する分周器、及び拡張分周器のみを駆動可能にし
、他の入力バッファと、それに対応する分周器及び拡張
分周器を駆動不能にするようになっている。
In this embodiment, expansion frequency dividers 23 to 25 correspond to high frequency, medium frequency, and low frequency input buffers 12 to 14, respectively.
is formed. A third selection circuit 26 formed at the next stage of these extended frequency dividers 23 to 25 selects the extended frequency divider corresponding to the input buffer selected by the first selection circuit 18 and selects the extended frequency divider. The frequency-divided signal of the extended frequency divider is output to the output buffer 21. Further, the power save circuit 27 can drive only the input cover, the sofa, the corresponding frequency divider, and the extended frequency divider having the frequency band of the input signal to be divided based on the selection signal, and can drive only the input cover and the sofa having the frequency band of the input signal to be divided. The input buffer and its corresponding frequency divider and extended frequency divider are rendered inoperable.

このように、本実施例では各入力バッファ12〜14に
対応して拡張分周器23〜25を形成しているため、帯
域毎に拡張分周器が設けられているので、帯域に応じた
分周比を設定することができる。又、各入力バッファ1
2〜14に対応して拡張分周器23〜25を形成したこ
とにより、第1の発明に比べてプリスケーラ半導体集積
回路装置が大きくなるが、第3図に示した従来の広帯域
周波数分周回路装置と比較すれば集積度は高く、半導体
集積回路装置の低コスト化、及びチューナの小型、軽量
化を図ることができる。
In this way, in this embodiment, the extended frequency dividers 23 to 25 are formed corresponding to each input buffer 12 to 14, and therefore, an extended frequency divider is provided for each band. You can set the division ratio. Also, each input buffer 1
By forming extended frequency dividers 23 to 25 corresponding to 2 to 14, the prescaler semiconductor integrated circuit device becomes larger compared to the first invention, but the conventional wideband frequency divider circuit shown in FIG. The degree of integration is higher than that of other devices, and it is possible to reduce the cost of the semiconductor integrated circuit device and to make the tuner smaller and lighter.

又、本実施例においてもパワーセーブ回路27を同一半
導体基板11上に形成しているので、集積度をより向上
してプリント基板の面積をより小さくでき、チューナの
小型、軽量化を図ることかできる。
Also, in this embodiment, since the power save circuit 27 is formed on the same semiconductor substrate 11, the degree of integration can be further improved and the area of the printed circuit board can be made smaller, thereby making the tuner smaller and lighter. can.

[発明の効果] 以上詳述したように、第1の発明によれば、1つの半導
体集積回路装置で広帯域に渡る分周動作が可能であり、
信号特性の向上及び低コスト化を図ることができるとと
もに、プリント基板の面積を小さくして小型化、軽量化
を図ることかできる。
[Effects of the Invention] As detailed above, according to the first invention, one semiconductor integrated circuit device can perform frequency division operation over a wide band,
Signal characteristics can be improved and costs can be reduced, and the area of the printed circuit board can be reduced to reduce size and weight.

第3の発明によれば、帯域毎に拡張分周器か設けられて
いるので、第1の発明の効果に加えて、帯域に応じた分
周比を設定することができる。
According to the third invention, since an extended frequency divider is provided for each band, in addition to the effects of the first invention, it is possible to set a frequency division ratio according to the band.

第2.第4の発明によれば、パワーセーブ回路を同一半
導体基板上に形成しているので、集積度をより向上して
プリント基板の面積をより小さくでき、チューナの小型
、軽量化を図ることができる。
Second. According to the fourth invention, since the power save circuit is formed on the same semiconductor substrate, the degree of integration can be further improved and the area of the printed circuit board can be made smaller, making it possible to make the tuner smaller and lighter. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は=実施例を示すブロック図、 第2図は別の実施例を示すブロック図、第3図は従来の
広帯域周波数分周回路装置を示すブロック図、 第4図はプリスケーラを示すブロック図である。 図において、 11は半導体基板、 12〜14は入力バッファ、 15〜l・7は分周器、 18は第1の選択回路、 19は第2の選択回路、 20.23〜25は拡張分周器、 21は出力バッファ、 22.27はパワーセーブ回路、 26は第3の選択回路である。
Fig. 1 is a block diagram showing an embodiment, Fig. 2 is a block diagram showing another embodiment, Fig. 3 is a block diagram showing a conventional wideband frequency dividing circuit device, and Fig. 4 is a block diagram showing a prescaler. It is a diagram. In the figure, 11 is a semiconductor substrate, 12 to 14 are input buffers, 15 to 1.7 are frequency dividers, 18 is a first selection circuit, 19 is a second selection circuit, 20. 23 to 25 are extended frequency dividers 21 is an output buffer, 22.27 is a power save circuit, and 26 is a third selection circuit.

Claims (1)

【特許請求の範囲】 1、異なる周波数帯域の信号を入力する複数の入力バッ
ファ(12〜14)と、 複数の入力バッファ(12〜14)のうち、分周すべき
信号の周波数帯域を持つ入力バッファを選択してその選
択した入力バッファに信号を入力する第1の選択回路(
18)と、各入力バッファ(12〜14)に対応して設
けられかつ対応する入力バッファを介して入力された信
号を分周する複数の分周器(15〜17)と、前記第1
の選択回路(18)にて選択された入力バッファに対応
する分周器を選択してその選択した分周器の分周信号を
出力する第2の選択回路(19)と、 第2の選択回路(19)の出力信号を分周する1つの拡
張分周器(20)と、 拡張分周器(20)の分周信号を出力する1つの出力バ
ッファ(21)と を同一半導体基板上に形成したことを特徴とする半導体
集積回路装置。 2、分周すべき信号の周波数帯域を持つ入力バッファと
、その入力バッファに対応する分周器のみを駆動可能に
し、他の入力バッファ及び分周器を駆動不能にするパワ
ーセーブ回路(22)を前記半導体基板上に形成したこ
とを特徴とする請求項1記載の半導体集積回路装置。 3、異なる周波数帯域の信号を入力する複数の入力バッ
ファ(12〜14)と、 複数の入力バッファ(12〜14)のうち、分周すべき
信号の周波数帯域を持つ入力バッファを選択してその選
択した入力バッファに信号を入力する第1の選択回路(
18)と、各入力バッファ(12〜14)に対応して設
けられかつ対応する入力バッファを介して入力された信
号を分周する複数の分周器(15〜17)と、各分周器
(15〜17)に対応して設けられかつ対応する分周器
の分周信号を分周する複数の拡張分周器(23〜25)
と、 前記第1の選択回路(18)にて選択された入力バッフ
ァに対応する拡張分周器を選択してその選択した拡張分
周器の分周信号を出力する第3の選択回路(26)と、 第3の選択回路(26)の出力信号を出力する1つの出
力バッファ(21)と を同一半導体基板上に形成したことを特徴とする半導体
集積回路装置。 4、分周すべき信号の周波数帯域を持つ入力バッファと
、その入力バッファに対応する分周器と、その分周器に
対応する拡張分周器のみを駆動可能にし、他の入力バッ
ファ、分周器及び拡張分周器を駆動不能にするパワーセ
ーブ回路(27)を前記半導体基板上に形成したことを
特徴とする請求項3記載の半導体集積回路装置。
[Claims] 1. A plurality of input buffers (12 to 14) into which signals of different frequency bands are input, and an input having the frequency band of the signal to be divided among the plurality of input buffers (12 to 14). a first selection circuit that selects a buffer and inputs a signal to the selected input buffer;
18), a plurality of frequency dividers (15 to 17) provided corresponding to each input buffer (12 to 14) and dividing the frequency of a signal inputted via the corresponding input buffer;
a second selection circuit (19) that selects a frequency divider corresponding to the input buffer selected by the selection circuit (18) and outputs a frequency-divided signal of the selected frequency divider; One extended frequency divider (20) that divides the output signal of the circuit (19) and one output buffer (21) that outputs the divided signal of the extended frequency divider (20) are mounted on the same semiconductor substrate. A semiconductor integrated circuit device characterized in that: 2. A power save circuit (22) that enables driving only the input buffer that has the frequency band of the signal to be divided and the frequency divider corresponding to the input buffer, and disables driving other input buffers and frequency dividers. 2. The semiconductor integrated circuit device according to claim 1, further comprising: formed on said semiconductor substrate. 3. Select the input buffer that has the frequency band of the signal to be divided among the multiple input buffers (12 to 14) that input signals of different frequency bands, and the input buffer that has the frequency band of the signal to be divided. A first selection circuit that inputs a signal to the selected input buffer (
18), a plurality of frequency dividers (15 to 17) provided corresponding to each input buffer (12 to 14) and dividing the frequency of a signal inputted via the corresponding input buffer, and each frequency divider A plurality of extended frequency dividers (23 to 25) that are provided corresponding to (15 to 17) and divide the frequency of the divided signal of the corresponding frequency divider.
and a third selection circuit (26) that selects an extended frequency divider corresponding to the input buffer selected by the first selection circuit (18) and outputs a divided signal of the selected extended frequency divider. ) and one output buffer (21) for outputting the output signal of the third selection circuit (26) are formed on the same semiconductor substrate. 4. Only the input buffer that has the frequency band of the signal to be divided, the frequency divider corresponding to that input buffer, and the extended frequency divider corresponding to that frequency divider can be driven, and other input buffers and 4. The semiconductor integrated circuit device according to claim 3, further comprising a power save circuit (27) formed on the semiconductor substrate to make the frequency divider and the extended frequency divider inoperable.
JP30069990A 1990-11-06 1990-11-06 Semiconductor integrated circuit device Pending JPH04172716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30069990A JPH04172716A (en) 1990-11-06 1990-11-06 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30069990A JPH04172716A (en) 1990-11-06 1990-11-06 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04172716A true JPH04172716A (en) 1992-06-19

Family

ID=17888021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30069990A Pending JPH04172716A (en) 1990-11-06 1990-11-06 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04172716A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048729A (en) * 2002-06-28 2004-02-12 Hynix Semiconductor Inc Clock frequency divider and frequency dividing method in delay locked loop
JP2007266741A (en) * 2006-03-27 2007-10-11 Fujitsu Ltd Prescaler and buffer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048729A (en) * 2002-06-28 2004-02-12 Hynix Semiconductor Inc Clock frequency divider and frequency dividing method in delay locked loop
JP4533599B2 (en) * 2002-06-28 2010-09-01 株式会社ハイニックスセミコンダクター Clock divider and clock dividing method in delay lock loop
JP2007266741A (en) * 2006-03-27 2007-10-11 Fujitsu Ltd Prescaler and buffer
JP4653000B2 (en) * 2006-03-27 2011-03-16 富士通セミコンダクター株式会社 Prescaler and buffer

Similar Documents

Publication Publication Date Title
US7504903B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
US7109762B2 (en) Frequency-dividing circuit arrangement and phase locked loop employing such circuit arrangement
US7511581B2 (en) Wide-band multimode frequency synthesizer and variable frequency divider
JP2005109618A (en) Semiconductor integrated circuit for communication and portable terminal system
JPH1155108A (en) Frequency divider with prescaler and its succeeding programmable counter, the prescaler and frequency synthesizer coping thereto
JP2006033488A (en) Semiconductor integrated circuit for communication
JP2005167536A (en) Semiconductor integrated circuit for communication and radio communication system
US9941892B2 (en) Multi-standard performance reconfigurable I/Q orthogonal carrier generator
EP1281237B1 (en) Power adaptive frequency divider
JP2559005B2 (en) Double super tuner
JPH04172716A (en) Semiconductor integrated circuit device
KR100339687B1 (en) Multi-band phase locked frequency mixer
US20030020523A1 (en) Programmable fractional frequency divider
JPH113134A (en) Semiconductor chip kit
JP3556917B2 (en) Frequency synthesizer
JPH09186587A (en) Pll circuit
KR100316845B1 (en) Apparatus for combining phase locked frequencies with a dual frequency bands
JPH08204556A (en) Prescaler and pll frequency synthesizer circuit
JP2004201169A (en) Variable frequency dividing circuit and pll circuit
JP2785609B2 (en) Local frequency switching method
JP2000165277A (en) Local oscillation circuit
KR100313328B1 (en) Phase lock loop module for a combined use of difference frequency
JPH07260923A (en) Transmission source for radar device
JPH0559614B2 (en)
JPS6159907A (en) preset tuner