JPH04170820A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04170820A
JPH04170820A JP29951990A JP29951990A JPH04170820A JP H04170820 A JPH04170820 A JP H04170820A JP 29951990 A JP29951990 A JP 29951990A JP 29951990 A JP29951990 A JP 29951990A JP H04170820 A JPH04170820 A JP H04170820A
Authority
JP
Japan
Prior art keywords
conductive
analog switch
level
register
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29951990A
Other languages
Japanese (ja)
Inventor
Takumi Nishikido
錦戸 拓美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP29951990A priority Critical patent/JPH04170820A/en
Publication of JPH04170820A publication Critical patent/JPH04170820A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the increase of power consumption without causing the problem of the variation of a level by turning an analog switch conductive or non-conductive by a control signal, and storing this conductive or non- conductive state in a register, and making the analog switch non-energizable after the completion of storage. CONSTITUTION:An analog switch group 80 consisting of the analog switches 81 to 83 constituted of MOS transistors instead of fuses is connected in series to resistors 51 to 53 respectively. Besides, the junctions 111 to 113 of the analog switches 81 to 83 and the resistors 51 to 53 are made the inputs of a register group 90 consisting of registers 91 to 93. A control means 100 generates the control signal for making the analog switches 81 to 83 energizable or non- energizable, and further, for writing the signal of the 'high' level or the 'low' level of the junctions 111 to 113 to the registers 91 to 93. Thus, the 'high' level can be transmitted surely without causing the malfunction of a succeeding stage, and in addition, the increase of the power consumption can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明半導体集積回路装置に関し、特に高精度の基準電
圧を発生させる為、複数個の抵抗の中から最適な抵抗群
を選択するためのアナログスイッチを宵する半導体集積
回路装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] Regarding the semiconductor integrated circuit device of the present invention, in particular, an analog method for selecting an optimal resistance group from a plurality of resistances in order to generate a highly accurate reference voltage. The present invention relates to a semiconductor integrated circuit device that uses a switch.

〔従来の技術〕[Conventional technology]

従来のこの種の半導体集積回路装置は、第2図に示され
た構成を宵する。
A conventional semiconductor integrated circuit device of this type has the configuration shown in FIG.

第2図は、基準電圧を供給する為の半導体集積回路装置
の回路図である。第2図において、この半導体装置にお
いては、半導体基板内に接続点11〜18で区分された
複数個の拡散抵抗群10として形成されており、これら
の抵抗の接続点は、カスケード状に接続されたMOSト
ランジスタ41〜48.31〜34,21.22を介し
て、演算増幅器2の第2の入力端子に接続されている。
FIG. 2 is a circuit diagram of a semiconductor integrated circuit device for supplying a reference voltage. In FIG. 2, this semiconductor device is formed as a plurality of diffused resistor groups 10 divided into connection points 11 to 18 in a semiconductor substrate, and the connection points of these resistances are connected in a cascade. It is connected to the second input terminal of the operational amplifier 2 via the MOS transistors 41 to 48, 31 to 34, and 21.22.

この演算増幅器2は、入力信号用の第1の入力端子1と
基準電圧を供給する出力端子3とを備えており、出力端
子3には拡散抵抗の一端が接続されている。−万、抵抗
トリミング用のヒユーズ71,72.73はその一端が
接地され、その他端は、それぞれ抵抗51,52.53
を介して電源端子4に接続されている。ヒユーズ71゜
72.73と抵抗51,52.53とのそれぞれの接続
点は、インバータ8L  62,63の入力端子とMO
Sトランジスタ21,31,33,41.43.45,
47のゲートに接続され、亥たインバータ61,62.
83の出力端子は、MOSトランジスタ22,32.3
4,42,44゜48.48に接続されている。またこ
れらの素子は同一チップ内に集積化されているものであ
る。
This operational amplifier 2 includes a first input terminal 1 for an input signal and an output terminal 3 for supplying a reference voltage, and one end of a diffused resistor is connected to the output terminal 3. - One end of the fuses 71, 72.73 for resistor trimming is grounded, and the other end is connected to the resistor 51, 52.53, respectively.
It is connected to the power supply terminal 4 via. The connection points of the fuses 71°72.73 and the resistors 51, 52.53 are connected to the input terminals of the inverters 8L 62, 63 and MO
S transistor 21, 31, 33, 41.43.45,
The inverters 61, 62 .
The output terminal of 83 is the MOS transistor 22, 32.3
4, 42, 44°48.48. Further, these elements are integrated within the same chip.

今、ヒユーズ71,72.73のいずれもが切断されて
いない状態を考えると、この状態では、ヒユーズと抵抗
との接続点が“ロー”レベルにあるため、MOSトラン
ジスタのうち偶数番号が付されたものは全て導通状態に
あり、また、奇数番号が付されたものは全て非導通状態
にある。従って、この状態では、演算増幅器2の第2の
入力端子は、MOS)ランジスタ22,34.48を介
して抵抗の接続点18と接続されている。ここでヒユー
ズ73を切断すると、MOSトランジスタ42.44.
48.48が非導通に、また、MOSトランジスタ41
,43,45.47は導通に転じる。従って、演算増幅
器2の第2の入力端子はMOSトランジスタ22,34
.47を介して接続点17と接続されることになる。こ
のように各ヒユーズの切断、非切断を選択することによ
って、演算増幅器2の第2の入力端子を抵抗の接続点1
1から18までのうちのいずれかと接続することができ
る。
Now, if we consider a state in which none of the fuses 71, 72, and 73 are disconnected, in this state, the connection point between the fuse and the resistor is at the "low" level, so the even numbered MOS transistors are All those with odd numbers are in a conductive state, and all the odd numbered ones are in a non-conductive state. Therefore, in this state, the second input terminal of the operational amplifier 2 is connected to the resistor connection point 18 via the MOS transistors 22, 34, 48. If the fuse 73 is cut here, the MOS transistors 42, 44 .
48 and 48 become non-conductive, and the MOS transistor 41
, 43, 45.47 turns into conduction. Therefore, the second input terminal of the operational amplifier 2 is connected to the MOS transistors 22 and 34.
.. It will be connected to the connection point 17 via 47. By selecting whether or not to disconnect each fuse in this way, the second input terminal of the operational amplifier 2 is connected to the connection point 1 of the resistor.
1 to 18 can be connected.

そこで、従来のトリミング方法にあっては、半導体集積
回路装置を製造した後、諸特性を測定して接続点11か
ら18までの中から演算増幅器2の第2の入力と接続す
べき点を判断し、それを実現するようにしたヒユーズを
切断していた。
Therefore, in the conventional trimming method, after manufacturing the semiconductor integrated circuit device, various characteristics are measured and the point to be connected to the second input of the operational amplifier 2 is determined from among the connection points 11 to 18. and had cut the fuse that made it possible.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述した従来の半導体集積回路装置では、トリミングの
為に電流制限抵抗51,52.53と直列にヒユーズ7
1,72.73が必要である(この電流制限抵抗の値を
R1とする)。そのためヒユーズ切断後のヒユーズの抵
抗をR2とすると、ヒユーズの次段のインバータの入力
及びMOS)ランジスタのゲート入力の電圧は電源電圧
をVとすると、(VXR2)/ (R1+R2)(以後
この電圧をvlとする)であられされる。
In the conventional semiconductor integrated circuit device described above, the fuse 7 is connected in series with the current limiting resistors 51, 52, and 53 for trimming.
1.72.73 is required (the value of this current limiting resistor is R1). Therefore, if the resistance of the fuse after the fuse is cut is R2, then the voltage at the input of the inverter in the next stage of the fuse and the gate input of the MOS transistor is (VXR2)/(R1+R2) (hereinafter, this voltage is vl).

今ヒユーズの切断が不完全でR2がR1に比べて十分高
い抵抗でなくなった場合、vlが次段のインバータ、及
びMOSトランジスタのスレッシ冒ルド電圧VTを下回
りVlが本来“ノ1イ”レベルであるべきところが“ロ
ー”レベルとなってしまう。このため、抵抗R1を小さ
くすると、切断されていないヒユーズのところで大きな
電流が流れ消費電力が太き(なる。
If the fuse is now incompletely blown and R2 no longer has a sufficiently high resistance compared to R1, vl will be lower than the threshold voltage VT of the next stage inverter and MOS transistor, and Vl will originally be at the "No. 1" level. It ends up being at a “low” level where it should be. Therefore, if the resistor R1 is made smaller, a large current flows in the fuses that are not cut, increasing power consumption.

従って、本発明の目的とするところは、第1にヒユーズ
を使用するかわりにアナログスイッチを使用し、制御信
号によりアナログスイッチを導通、非導通させることに
より、次段に確実に“)1イ”レベルまたは“ロー”レ
ベルを供給でき、第2にアナログスイッチの導通、非導
通状態をレジスタに記憶し、記憶終了後はアナログスイ
ッチを非導通にすることにより消質電力の増大を防ぐよ
うにした半導体集積回路装置を提供することにある。
Therefore, the object of the present invention is to first use an analog switch instead of using a fuse, and to make the analog switch conductive and non-conductive using a control signal, thereby ensuring that the next stage is ")1". level or "low" level.Secondly, the conduction/nonconduction state of the analog switch is stored in a register, and after the memorization is completed, the analog switch is made nonconductive to prevent an increase in dissipated power. An object of the present invention is to provide a semiconductor integrated circuit device.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の半導体集積回路装置の構成は、複数の抵抗体の
直列体と、前記複数の抵抗体の共通接続点に接続されて
前記抵抗体の抵抗値のトリミングに用いられるアナログ
スイッチと、前記トリミング結果を決めるように前記ア
ナログスイッチの導通、非導通状態を記憶するレジスタ
と、前記アナログスイッチの導通、非導通を決定し、前
記レジスタへのアナログスイッチの導通、非導通の状態
を記憶させる制御手段とを備えたことを特徴とする。
The semiconductor integrated circuit device of the present invention has a configuration including a series body of a plurality of resistors, an analog switch connected to a common connection point of the plurality of resistors and used for trimming the resistance value of the resistor, and an analog switch for trimming the resistance value of the resistor. A register that stores the conduction or non-conduction state of the analog switch so as to determine a result, and a control means that determines the conduction or non-conduction of the analog switch and stores the conduction or non-conduction state of the analog switch in the register. It is characterized by having the following.

〔実施例〕〔Example〕

次に図面を参照して本発明について説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の半導体集積回路装置を示す
回路図である。
FIG. 1 is a circuit diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention.

同図において、第2図の従来例のものと同一の部分には
同一の引用番号が付されているので、その部分に関する
詳細な説明を省略する。
In this figure, parts that are the same as those of the conventional example shown in FIG. 2 are given the same reference numbers, so detailed explanations of those parts will be omitted.

本実施例において、抵抗51,52.53にそれぞれ直
列に、ヒユーズのかわりにMOS)ランジスタで構成さ
れたアナログスイッチ81,82,83からなるアナロ
グスイッチ群80が接続されている。また、アナログス
イッチ81,82.83と抵抗51.52.53の接続
点111.112,113は、レジスタ91,92.9
3からなるレジスタ群90の入力となっている。
In this embodiment, an analog switch group 80 consisting of analog switches 81, 82, and 83 each constructed of a MOS transistor instead of a fuse is connected in series with the resistors 51, 52, and 53, respectively. Also, the connection points 111, 112, 113 between the analog switches 81, 82, 83 and the resistors 51, 52, 53 are connected to the registers 91, 92, 9.
It serves as an input to a register group 90 consisting of three registers.

制御手段100は、アナログスイッチ81,82.83
を導通、非導通にする為に、さらに接続点111,11
2,113の“ハイ”レベルまたは“ロー”レベルの信
号をレジスタθ1,92゜93に書き込む為の制御信号
を作る制御手段で、信号101は接続点111,112
,113のレベルをレジスタ9L  82,93に書き
込む為の書き込み信号で、信号102,103,104
はアナログスイッチ81,82,83を導通、非導通さ
せる為の制御信号である。
The control means 100 includes analog switches 81, 82, 83.
Furthermore, connection points 111 and 11 are connected in order to conduct or non-conduct.
2,113 "high" level or "low" level signal is a control means for creating a control signal for writing into register θ1, 92°93, and signal 101 is connected to connection point 111, 112.
, 113 to the registers 9L 82, 93, and the signals 102, 103, 104
is a control signal for making the analog switches 81, 82, 83 conductive or non-conductive.

次に、従来のヒユーズ切断に相当する動作について説明
する。
Next, an operation corresponding to conventional fuse cutting will be explained.

従来の第2図において、ヒユーズ71のみヲ切断しヒユ
ーズ72.73は切断しない場合を想定して説明する。
Description will be made assuming that in the conventional FIG. 2, only the fuse 71 is cut, but the fuses 72 and 73 are not cut.

これを第1図において実現するには、制御信号104を
不活性にして、制御信号103.102を活性とさせる
。この時、アナログスイッチ81は非導通、アナログス
イッチ82.83は導通となり、接続点111は“ハイ
”レベル、接続点112.113は“ロー”レベルとな
る。さらに接続点111,112,113のレベルは制
御信号101によりレジスタ91,92.93へ書き込
まれる。レジスタへの書き込み終了後、制御信号101
は不活性となり、レジスタ91,92.93へのデータ
書き込みは禁止され、さらに制御信号102,103,
104も不活性となり、アナログスイッチ81,82.
83は全て非導通となり、抵抗51,52.53に流れ
る電流は極めて小さくなるので、消費電力の低減か可能
となる。
To accomplish this in FIG. 1, control signal 104 is inactive and control signals 103, 102 are active. At this time, the analog switch 81 is non-conductive, the analog switches 82 and 83 are conductive, the connection point 111 is at a "high" level, and the connection points 112 and 113 are at a "low" level. Further, the levels of the connection points 111, 112, 113 are written to the registers 91, 92, 93 by the control signal 101. After writing to the register, the control signal 101
becomes inactive, data writing to registers 91, 92, and 93 is prohibited, and control signals 102, 103, and
104 is also inactive, and analog switches 81, 82 .
83 are all non-conductive, and the current flowing through the resistors 51, 52, and 53 becomes extremely small, making it possible to reduce power consumption.

従って、本実施例はヒユーズのかわりにアナログスイッ
チを使用することにより、次段に確実に誤動作なく確実
な“ハイ”レベルを伝達でき、その信号をレジスタ91
,92.93に記憶し、しかる後にアナログスイッチ8
1,82.83を非導通にすることにより、消費電力の
増大を防ぐことができる。
Therefore, in this embodiment, by using an analog switch instead of a fuse, a reliable "high" level can be transmitted to the next stage without malfunction, and the signal can be transmitted to the register 91.
, 92, 93, and then analog switch 8
By making 1, 82, and 83 non-conductive, an increase in power consumption can be prevented.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の半導体集積回路装置は、
ヒユーズを使用するかわりにアナログスイッチを使用し
ているので、制御信号によりアナログスイッチを導通、
非導通させることが可能であり、ヒユーズの切断不良の
ようなレベル変動の問題がなく、またアナログスイッチ
の導通、非導通の情報をレジスタに記憶し、記憶後は全
てのアナログスイッチを非導通にできるので、消費電力
の増大を防ぐことが可能となる等の効果がある。
As explained above, the semiconductor integrated circuit device of the present invention includes
Since an analog switch is used instead of using a fuse, the analog switch can be made conductive by the control signal.
It is possible to make the analog switches non-conductive, so there is no problem of level fluctuations such as faulty fuses, and the information on whether analog switches are conductive or non-conductive is stored in a register, and after memorization, all analog switches are made non-conductive. Therefore, it is possible to prevent an increase in power consumption, and so on.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の半導体集積回路装置を示す
回路図%/42圏(よ徒十府抽回咳私て°?41・・・
入力端子、2・・・演算増幅器、3・・・出力、4・・
・電源端子、10・・・抵抗群、11〜18・・・接続
点、21,22.31〜34.41〜48・・・エンハ
ンスメントMO8)ランジスタ、61〜63・・・イン
バータ、71〜73・・・ヒユーズ、8o・・・アナロ
グスイッチ群、81〜83・・・アナログスイッチ、9
0・・・レジスタ群、91〜93・・・レジスタ、10
0・・・制御手段、101−・・レジスタ書き込み信号
、102,103.104・・・アナログスイッチ制御
信号、111,112,113・・・接続点、51.5
2.53・・・電流制限抵抗。
FIG. 1 is a circuit diagram showing a semiconductor integrated circuit device according to an embodiment of the present invention.
Input terminal, 2... operational amplifier, 3... output, 4...
・Power terminal, 10... Resistor group, 11-18... Connection point, 21, 22. 31-34. 41-48... Enhancement MO8) transistor, 61-63... Inverter, 71-73 ...Fuse, 8o...Analog switch group, 81-83...Analog switch, 9
0...Register group, 91-93...Register, 10
0... Control means, 101-... Register write signal, 102, 103. 104... Analog switch control signal, 111, 112, 113... Connection point, 51.5
2.53...Current limiting resistance.

Claims (1)

【特許請求の範囲】[Claims] 複数の抵抗体の直列体と、前記複数の抵抗体の共通接続
点に接続されて前記抵抗体の抵抗値のトリミングに用い
られるアナログスイッチと、前記トリミング結果を決め
るように前記アナログスイッチの導通、非導通状態を記
憶するレジスタと、前記アナログスイッチの導通、非導
通を決定し、前記レジスタへのアナログスイッチの導通
、非導通の状態を記憶させる制御手段とを備えたことを
特徴とする半導体集積回路装置。
a series body of a plurality of resistors, an analog switch connected to a common connection point of the plurality of resistors and used for trimming the resistance value of the resistor, and conduction of the analog switch so as to determine the trimming result; A semiconductor integrated circuit comprising: a register that stores a non-conducting state; and a control means that determines whether the analog switch is conductive or non-conductive and stores the conductive or non-conductive state of the analog switch in the register. circuit device.
JP29951990A 1990-11-05 1990-11-05 Semiconductor integrated circuit device Pending JPH04170820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29951990A JPH04170820A (en) 1990-11-05 1990-11-05 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29951990A JPH04170820A (en) 1990-11-05 1990-11-05 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04170820A true JPH04170820A (en) 1992-06-18

Family

ID=17873644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29951990A Pending JPH04170820A (en) 1990-11-05 1990-11-05 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04170820A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117427A (en) * 1987-10-29 1989-05-10 Nec Corp Reference voltage setting circuit
JPH0275221A (en) * 1988-09-09 1990-03-14 Matsushita Electric Ind Co Ltd Voltage holding circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117427A (en) * 1987-10-29 1989-05-10 Nec Corp Reference voltage setting circuit
JPH0275221A (en) * 1988-09-09 1990-03-14 Matsushita Electric Ind Co Ltd Voltage holding circuit

Similar Documents

Publication Publication Date Title
US5274593A (en) High speed redundant rows and columns for semiconductor memories
US5216297A (en) Low voltage swing output mos circuit for driving an ecl circuit
CN113189478B (en) Chip trimming circuit and trimming method
JPH07153296A (en) Semiconductor memory
JPS63166094A (en) Integrated circuit with switching element for switching over to redundancy element within memory
JPH03160695A (en) Semiconductor memory
JP2743401B2 (en) ECL circuit
US4066915A (en) Memory circuit
US7403432B2 (en) Differential read-out circuit for fuse memory cells
JPH04170820A (en) Semiconductor integrated circuit device
US3422283A (en) Normal and associative read out circuit for logic memory elements
JPS62132300A (en) Matrix array read-only memory
US3573756A (en) Associative memory circuitry
JP2534697B2 (en) Semiconductor memory device
KR100304690B1 (en) Semiconductor memory device for simply performing merged data test
US4964081A (en) Read-while-write ram cell
JPH11242663A (en) Memory capacitance switching method and semiconductor device for applying the same
JPH04170821A (en) Semiconductor device
US3876988A (en) Associative memory
KR930003553B1 (en) Column repair circuit in ic
JP2878036B2 (en) Semiconductor storage device
JP2580600B2 (en) Semiconductor memory device
JPH0541099A (en) Semiconductor storing device
JPH06203569A (en) Memory circuit
SU780033A1 (en) Reading-out amplifier for programmed storage