JPH04170236A - Data transmission fault detector in communication equipment - Google Patents

Data transmission fault detector in communication equipment

Info

Publication number
JPH04170236A
JPH04170236A JP2295526A JP29552690A JPH04170236A JP H04170236 A JPH04170236 A JP H04170236A JP 2295526 A JP2295526 A JP 2295526A JP 29552690 A JP29552690 A JP 29552690A JP H04170236 A JPH04170236 A JP H04170236A
Authority
JP
Japan
Prior art keywords
transmission
terminal interface
terminal
data
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2295526A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hayama
葉山 宏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2295526A priority Critical patent/JPH04170236A/en
Publication of JPH04170236A publication Critical patent/JPH04170236A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To prevent transmission of a fault data to a communication line by informing it as a fault when a pulse signal sent at data transmission is returned cyclicly earlier than a prescribed delay time. CONSTITUTION:When each terminal interface section 32 sends a data to a transmission bus, a selector 9 is selected to send a pulse signal P. When the pulse signal P is returned cyclicly through other terminal interface section, a pulse input monitor circuit 7 measures the time when the pulse signal P is sent till it is received again. When the signal is received earlier than a specified delay time, it is discriminated that other terminal interface section sends a data simultaneously so as to be recognized as 'fault'. Thus, when the fault is detected., the transmission is stopped to prevent a fault data from being transmitted to a transmission line.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数の端末が接続可能な2台以上の通信装置
が連結され、通信装置間の伝送が複数のチャネルから構
成される伝送フレームにより行われる通信システム、特
にフレームの伝送を行う1つの基本部と複数の端末イン
タフェース部から構成される装置 ャネルに対する複数端末からのデータ送信異常を検出す
る装置に関するものである。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a transmission frame in which two or more communication devices to which a plurality of terminals can be connected are connected, and the transmission between the communication devices is composed of a plurality of channels. The present invention relates to a communication system carried out by a communication system, and particularly to a device for detecting an abnormality in data transmission from a plurality of terminals to a device channel consisting of one basic section for transmitting frames and a plurality of terminal interface sections.

[従来の技術] 近年、通信の多様化から、1つの通信装置に対して、1
つの端末装置を接続するのてはなく、複数の異なる装置
を接続する場合か増えてきている。
[Prior art] In recent years, due to the diversification of communications, one
Increasingly, users are connecting multiple different devices instead of just one terminal device.

その代表例として、第5図に回線交換型LANのシステ
ムの構成例を示すにの例では回線交換型LANの各ノー
ド(通信装置)la〜1dに、データ端末、電話等の複
数台の端末(A或いはB)が接続される。
As a typical example, Fig. 5 shows an example of the configuration of a circuit-switched LAN system. (A or B) is connected.

第6図に、上記回線交換型LANの伝送フレーム21の
構成例を示す。伝送フレーム21は、複数のチャネルか
ら構成されており、端末間の伝送は、チャネル割当てに
より、伝送フレームの一部の領域を占有することによっ
て行われる。例えば、端末Aと端末Bはチャネル“′1
′”を使用し、電話Aと電話Bはチャネル”2″を使用
すると決めて、相互の伝送を行わせる。
FIG. 6 shows an example of the configuration of the transmission frame 21 of the circuit-switched LAN. The transmission frame 21 is composed of a plurality of channels, and transmission between terminals is performed by occupying a part of the transmission frame according to channel assignment. For example, terminal A and terminal B have channel "'1"
'', and telephone A and telephone B decide to use channel "2" and perform mutual transmission.

第7図に、回線交換型LANのノード内の構成例を示す
。ノード内は、フレームの伝送、チャネルの多重化等を
行う基本部31と、基本部と端末間のインタフェースを
司る複数の端末インタフェース部32a、32bとから
構成される。基本部と端末インタフェース部との接続は
、様々な方法があるが、ここでは、以下に説明するよう
な構成を考える。
FIG. 7 shows an example of the internal configuration of a circuit-switched LAN node. The inside of the node is comprised of a basic unit 31 that performs frame transmission, channel multiplexing, etc., and a plurality of terminal interface units 32a and 32b that manage the interface between the basic unit and the terminals. There are various methods for connecting the basic part and the terminal interface part, but here, we will consider a configuration as described below.

まず受信は、基本部内チャネル受信部33からの信号が
、受信バス34によって全ての端末インタフェース部3
2に供給され、各端末インタフェース部32では、予め
割当てられたチャネルデータが受信されたとき、それを
取り込み、端末に送るように制御する。送信は、まず各
端末インタフェース部32と基本部内チャネル送信部3
6との間は1つの送信バス35によって接続する。各端
末インタフェース部32では、信号がぶつからないよう
に、3−ステート笠のゲートを介して、送信バスに接続
するようにして、予め割当てられたチャネルに対する送
信の時だけ、ゲー1〜をオープンして、端末からのデー
タをチャネル送信部36に送る。チャネル送信部36で
は基本的に送信バス35からのデータをチャネルに書き
込む操作しか行わない。
First, in reception, a signal from the channel receiving section 33 in the basic section is sent to all the terminal interface sections 3 via the receiving bus 34.
2, and each terminal interface section 32, when receiving pre-assigned channel data, takes it in and controls it to send it to the terminal. Transmission is first performed by each terminal interface section 32 and the channel transmitting section 3 within the basic section.
6 is connected by one transmission bus 35. Each terminal interface unit 32 is connected to the transmission bus through a 3-state gate to prevent signals from colliding, and gates 1 to 3 are opened only when transmitting to a pre-assigned channel. Then, the data from the terminal is sent to the channel transmitter 36. The channel transmitting unit 36 basically only performs the operation of writing data from the transmitting bus 35 into the channel.

この方法の場合、ノード基本部31と端末インタフェー
ス部32間の信号を、各端末インタフェース部個別に設
ける必要がないため、信号本数が少なくて済み、ハード
量も小さくなるという利点がある。
In the case of this method, there is no need to separately provide signals between the node basic section 31 and the terminal interface section 32 for each terminal interface section, so there is an advantage that the number of signals can be reduced and the amount of hardware can also be reduced.

[発明が解決しようとする課題] しかし、第7図において、送信バス35は各端末インタ
フェース部32a、32bからの出力がワイアードオア
の形で接続されているため、複数の端末インタフェース
部が同時にゲートをオンして、バス35への出力を行っ
た時、問題が出てくる。
[Problems to be Solved by the Invention] However, in FIG. 7, the transmission bus 35 has the outputs from the respective terminal interface sections 32a and 32b connected in a wired-OR manner, so that a plurality of terminal interface sections are gated at the same time. When I turn on and output to bus 35, a problem occurs.

複数の端末インタフェース部の同時出力が起こり得る場
合としては、端末インタフェース部に対するチャネル割
当て設定の間違い等が考えられる。
If simultaneous output from a plurality of terminal interface units can occur, it is possible that there is a mistake in the channel allocation settings for the terminal interface units.

この場合、ノード基本部31では、これを検知する手段
を持たないため、異常データがそのままチャネルに書き
込まれ、ノードから送信される。この異常検知は、基本
的に受信端末側で持つしかないが、受信端末側でデータ
のエラーチエツク(CRCチエツク等)を行っていない
場合、異常データがそのまま受信されてしまい、システ
ムによっては問題となる場合かある。
In this case, since the node basic unit 31 does not have a means to detect this, the abnormal data is written as is into the channel and transmitted from the node. This abnormality detection basically has to be carried out on the receiving terminal side, but if the receiving terminal does not perform a data error check (CRC check, etc.), the abnormal data will be received as is, which may cause problems depending on the system. There are cases where this happens.

従って、この様な通信装置1a〜ld内の異常に関して
は、通信装置内でこれを検知して、異常データの端末側
への送出を防ぐ機能が必要となってくる。
Therefore, regarding such an abnormality within the communication devices 1a to 1d, a function is required to detect this within the communication device and prevent abnormal data from being sent to the terminal side.

本発明の目的は、前記しな従来技術の欠点を解消し、あ
る端末インタフェース部から基本部へのデータ送信異常
が発生した時、それを迅速に検出し、異常データ通信を
止めることが可能な通信装置におけるデータ送信異常検
出装置を提供することにある。
An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, and to quickly detect when an abnormality in data transmission from a certain terminal interface section to the basic section occurs, and to stop the abnormal data communication. An object of the present invention is to provide a data transmission abnormality detection device in a communication device.

[課題を解決するための手段] 本発明のデータ送信異常検出装置は、複数の端末が接続
可能な2台以上の通信装置が伝送路に連結され、通信装
置間の伝送が複数のチャネルから構成される伝送フレー
ムにより行われる通信システムであって、通信装置が、
実際に伝送フレームが伝送される基本部と、該基本部へ
の端末データ送信バスラインがワイアードオアによって
接続された複数の端末インタフェース部とを有し、端末
からデータを送信する場合、予めその端末用に割当てら
れたチャネルが基本部を通過するとき、上記端末インタ
フェース部が端末からのデータをチャネルに書き込むよ
うに構成した通信システムにおいて、上記通信装置にお
ける複数の端末インターフェース部間を順番に1本のラ
インで接続すると共に、各端末インタフェース部には、
上記ラインに流れる信号に一定の遅延を与える遅延回路
と、チャネルに対して端末からのデータを送信するとき
上記ラインに対してパルス信号を送信するパルス発生器
と、一巡して戻ってきたパルス信号が所定の遅延時間よ
り早く戻ってきた場合異常を知らせるパルス入力監視回
路とを設けた構成のものである。
[Means for Solving the Problems] The data transmission abnormality detection device of the present invention is characterized in that two or more communication devices to which a plurality of terminals can be connected are connected to a transmission path, and transmission between the communication devices is composed of a plurality of channels. A communication system performed using a transmission frame in which a communication device
It has a basic part to which transmission frames are actually transmitted, and a plurality of terminal interface parts to which the terminal data transmission bus line to the basic part is connected by wired OR, and when transmitting data from a terminal, the terminal In a communication system configured such that the terminal interface section writes data from the terminal to the channel when the channel allocated for the communication device passes through the basic section, one In addition to connecting with the line, each terminal interface section has
A delay circuit that gives a certain delay to the signal flowing through the above line, a pulse generator that sends a pulse signal to the above line when transmitting data from the terminal to the channel, and a pulse signal that returns after completing one cycle. This configuration includes a pulse input monitoring circuit that notifies an abnormality if the signal returns earlier than a predetermined delay time.

[作用] 本発明の要旨は、 (1)各端末インタフェース部を順番に接続する信号ラ
インを1本設ける。また各端末インタフェース部では、
このライン上を流れる信号に対して、ある一定時間の遅
延を与える回路を内蔵する。
[Function] The gist of the present invention is as follows: (1) One signal line is provided to sequentially connect each terminal interface section. In addition, in each terminal interface section,
It has a built-in circuit that delays the signal flowing on this line by a certain amount of time.

(2)各端末インタフェース部は、基本部に対してデー
タを送信する時、上記ラインに対して、パルス信号を送
信する。そして、パルス信号が一巡して戻ってくるまで
の時間を監視し、所定の遅延時間(端末インタフェース
部の数だけの遅延時間)より早く戻ってきた場合、他の
端末インタフェース部も同時にデータを送信しているも
のとして、異常を認識する。
(2) Each terminal interface section transmits a pulse signal to the above line when transmitting data to the basic section. Then, the time required for the pulse signal to complete one cycle and return is monitored, and if the pulse signal returns earlier than a predetermined delay time (delay time equal to the number of terminal interface units), other terminal interface units also transmit data at the same time. Recognize the abnormality as something that is happening.

の2つの点にあり、この結果、1つのチャネルに対して
複数の端末インタフェース部が同時にデータを送信する
という異常を迅速に検出することが可能となり、それに
よって、この様な装置を用いる通信システムの信頼性を
大幅に向上させたものである。
As a result, it becomes possible to quickly detect an abnormality in which multiple terminal interface units transmit data simultaneously to one channel, thereby improving communication systems using such devices. This greatly improves the reliability of the system.

[実施例] 第1図2第2図を用いて、本発明の詳細な説明する。[Example] The present invention will be described in detail with reference to FIG. 1, FIG. 2, and FIG.

第1図は、1ノードに、4つの端末インタフェース部3
2a〜32dを接続した場合の、送信関係信号の接続図
を示したものである。各端末インタフェース部32a〜
32dからの送信出力は、送信バス35によってワイア
ードオアで接続されノード基本部(第7図の31参照)
に接続されるが、それ以外に各端末インタフェース部3
2a〜32d間を順番に接続する1本の#続うイン4を
設ける。第1図の例では、この接続ライン4上を、端末
インタフェース部32a、32cl、32c。
FIG. 1 shows four terminal interface units 3 in one node.
2 is a connection diagram of transmission-related signals when 2a to 32d are connected. Each terminal interface section 32a~
The transmission output from 32d is wired-or connected by the transmission bus 35 to the node basic section (see 31 in Fig. 7).
However, in addition to that, each terminal interface section 3
One continuous in 4 is provided to sequentially connect between 2a to 32d. In the example of FIG. 1, terminal interface units 32a, 32cl, and 32c are connected on this connection line 4.

32b、32a、・・・という順番にデータか流れる。Data flows in the order of 32b, 32a, . . . .

第2図は、端末インタフェース部間接続ライン4の制御
に関する端末インタフェース部32a〜32dの各々の
構成を、その1つを代表する端末インタフェース部32
にて示したものである。
FIG. 2 shows the configuration of each of the terminal interface sections 32a to 32d regarding the control of the terminal interface section connection line 4, and shows the terminal interface section 32 representing one of them.
This is shown in .

前段端末インタフェース部からの受信においては、その
信号に一定の遅延時間を与える回路6゜及び受信パルス
信号の監視を行う回路7設けられる。信号遅延回路6内
の遅延量は、全ての端末インタフェース部に対して同じ
値にしなければならない。
For reception from the front terminal interface section, a circuit 6.degree. for giving a certain delay time to the signal and a circuit 7 for monitoring the received pulse signal are provided. The amount of delay in the signal delay circuit 6 must be set to the same value for all terminal interface units.

次段端末インタフェース部への送信においては、前段か
らの信号をそのまま中継するか、内部パルス発生器8か
らの出力を送信するかを選択するセレクタ9が設けられ
ている。そして、各端末インタフェース部32が、送信
バス35にデータを送出するとき、セレクタ9を切り替
え、パルス信号Pを送信するように制御する。そして、
そのパルス信号Pか他の端末インタフェース部を一巡し
て戻ってきたとき、パルス入力監視回路7において、パ
ルス信号Pを送信してから受信するまでの時間を測定す
る。そして、その時間が規定の遅延時間(信号遅延回路
の遅延時間×端末インタフェース部の数で決まる)なら
ば、そのときの送信バスにデータを送信しているのは自
分だけとして「正常」と認識する。しかし、規定の遅延
時間より早くパルス信号Pが受信されたならば、他の端
末インタフェース部も同時にデータを送信しているもの
として、「異常」と認識する。
For transmission to the next-stage terminal interface section, a selector 9 is provided for selecting whether to relay the signal from the previous stage as it is or to transmit the output from the internal pulse generator 8. When each terminal interface unit 32 sends data to the transmission bus 35, it switches the selector 9 and controls the pulse signal P to be transmitted. and,
When the pulse signal P passes through another terminal interface section and returns, the pulse input monitoring circuit 7 measures the time from when the pulse signal P is transmitted to when it is received. If that time is the specified delay time (determined by the delay time of the signal delay circuit x the number of terminal interface units), it is recognized as ``normal'' as the only person sending data to the transmission bus at that time is itself. do. However, if the pulse signal P is received earlier than the specified delay time, it is assumed that other terminal interface units are also transmitting data at the same time, and this is recognized as an "abnormality."

第3図及び第4図に、正常時と異常時のパルス信号の送
受信の様子を示す。第3図と第4図は、第1図の4つの
端末インタフェース部32a〜32dが接続されている
構成の中で、端末インタフェース部32aと32cがチ
ャネルへの送信を行う場合について例示しである。
FIGS. 3 and 4 show how pulse signals are transmitted and received during normal and abnormal times. 3 and 4 illustrate the case where the terminal interface sections 32a and 32c transmit to the channel in the configuration in which the four terminal interface sections 32a to 32d shown in FIG. 1 are connected. .

第3図において、チャネル送信権について、チャネルn
は端末インタフェース部32aが使用し。
In FIG. 3, regarding the channel transmission right, channel n
is used by the terminal interface unit 32a.

チャネルn+1は端末インタフェース部32cが使用す
るとして明確に分けられており、端末インタフェース部
32a、32c共に、自分がチャネル送信権を持ったと
きに送信したパルス信号Pは、所定の遅延時間(この場
合は、端末インタフェース部4つ分の遅延時間)後に、
自己(こ受信される。
Channel n+1 is clearly divided to be used by the terminal interface unit 32c, and the pulse signal P transmitted by both terminal interface units 32a and 32c when they have channel transmission rights is delayed by a predetermined delay time (in this case is the delay time of four terminal interface sections), then
Self (This is received.

第4図は、本来ならばチャネルnは端末インタフェース
部32aが使用すると決まって゛いるのに、端末インタ
フェース部32cもチャネルnを使用しようとした場合
である。この場合は、端末インタフェース部32a、3
2cは自分が送出したパルス信号を受信することとなら
ず、端末インタフェース部32aには端末インタフェー
ス部32cの出力信号が先に、端末インタフェース部3
2cには端末インタフェース部32a出力の信号が先に
受信される。このため、自分がパルス信号を送出してか
ら、パルス信号が受信されるまでの時間は、それぞれ端
末インタフェース部2つ分の時間となり、所定の遅延時
間より短くなる。
FIG. 4 shows a case where the terminal interface section 32c also attempts to use channel n, although channel n is originally supposed to be used by the terminal interface section 32a. In this case, the terminal interface sections 32a, 3
2c does not receive the pulse signal sent by itself, and the output signal of the terminal interface section 32c is first sent to the terminal interface section 32a.
2c receives the signal output from the terminal interface section 32a first. Therefore, the time from when the pulse signal is sent out until the pulse signal is received is the time for two terminal interface units, which is shorter than the predetermined delay time.

従って、上記遅延時間の対比から、複数端末インタフェ
ース部の同時送信という異常が検出される。異常時の対
策については種々考えられるが、例えば、上記方法によ
り異常を検出した場合、送信を止めて、異常データの伝
送路への送出防止を行う等の対策をとればよい。
Therefore, from the comparison of the delay times, an abnormality of simultaneous transmission by multiple terminal interface sections is detected. There are various possible measures to take when an abnormality occurs; for example, when an abnormality is detected by the method described above, measures such as stopping transmission and preventing abnormal data from being sent to the transmission path may be taken.

上記実施例では、従来技術の延長として回線交換型ルー
プネットワークを例にとって説明したが、ネットワーク
ループに限らず、1:1で用いられるデータ多重化伝送
装置等、伝送フレーム中のチャネルを用いて伝送を行い
、第7図に示したような構成になっている通信装置に対
して、本発明による方法を適用することができる。
In the above embodiment, a circuit-switched loop network was explained as an extension of the conventional technology. The method according to the present invention can be applied to a communication device configured as shown in FIG.

[発明の効果] 以上説明したように、本発明によれば、1つのチャネル
に対して複数の端末インタフェース部が同時にデータを
送信するという異常を迅速に検出でき、それにより通信
路上への異常データ伝送を防止することが可能となり、
その結果信頼性の高いシステムを提供することができる
[Effects of the Invention] As explained above, according to the present invention, it is possible to quickly detect an abnormality in which a plurality of terminal interface units simultaneously transmit data to one channel, thereby preventing abnormal data from being transmitted onto a communication path. It becomes possible to prevent transmission,
As a result, a highly reliable system can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における端末インタフェース
部間の接続の様子を示す図、第2図はその端末インタフ
ェース部内の構成を示す図、第3図は正常時のパルス信
号の伝搬の様子を示す図、第4図は異常時のパルス信号
の伝搬の様子を示す図、第5図は一般的な回線交換型L
ANのシステム構成例を示す図、第6図はその回線交換
型LANのフレーム構成例を示す図、第7図はその回線
交換型LANのノード構成例を示す図である。 図中、1a〜1dは回線交換型LANのノード、2はル
ープ伝送路、21は伝送フレーム、31はノード基本部
、32.32a 〜32dは端末インタフェース部、3
3はチャネル受信部、34は受信バス、35は送信バス
、36はチャネル送信部、4は端末インタフェース部間
の接続ライン、6は信号遅延回路、7はパルス入力監視
回路、8はパルス発生器、9はセレクタを示す。 特許出願人  日立電線株式会社 代理人弁理士  絹 谷 信 雄 、\ た
FIG. 1 is a diagram showing the connection between terminal interface sections in an embodiment of the present invention, FIG. 2 is a diagram showing the internal configuration of the terminal interface section, and FIG. 3 is a diagram showing the propagation of a pulse signal during normal operation. Figure 4 is a diagram showing the propagation of a pulse signal during an abnormality, and Figure 5 is a diagram showing a general line-switched type L.
FIG. 6 is a diagram showing an example of the system configuration of an AN, FIG. 6 is a diagram showing an example of the frame configuration of the circuit-switched LAN, and FIG. 7 is a diagram showing an example of the node configuration of the circuit-switched LAN. In the figure, 1a to 1d are circuit switched LAN nodes, 2 is a loop transmission path, 21 is a transmission frame, 31 is a node basic section, 32.32a to 32d are terminal interface sections, 3
3 is a channel reception section, 34 is a reception bus, 35 is a transmission bus, 36 is a channel transmission section, 4 is a connection line between terminal interface sections, 6 is a signal delay circuit, 7 is a pulse input monitoring circuit, and 8 is a pulse generator. , 9 indicate a selector. Patent applicant: Nobuo Kinutani, Patent Attorney, Hitachi Cable Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 1、複数の端末が接続可能な2台以上の通信装置が伝送
路に連結され、通信装置間の伝送が複数のチャネルから
構成される伝送フレームにより行われる通信システムで
あって、通信装置が、実際に伝送フレームが伝送される
基本部と、該基本部への端末データ送信バスラインがワ
イアードオアによって接続された複数の端末インタフェ
ース部とを有し、端末からデータを送信する場合、予め
その端末用に割当てられたチャネルが基本部を通過する
とき、上記端末インタフェース部が端末からのデータを
チャネルに書き込むように構成した通信システムにおい
て、上記通信装置における複数の端末インターフェース
部間を順番に1本のラインで接続すると共に、各端末イ
ンタフェース部には、上記ラインに流れる信号に一定の
遅延を与える遅延回路と、チャネルに対して端末からの
データを送信するとき上記ラインに対してパルス信号を
送信するパルス発生器と、一巡して戻ってきたパルス信
号が所定の遅延時間より早く戻ってきた場合に異常を知
らせるパルス入力監視回路とを設けたことを特徴とする
通信装置におけるデータ送信異常検出装置。
1. A communication system in which two or more communication devices to which a plurality of terminals can be connected are connected to a transmission path, and transmission between the communication devices is performed using a transmission frame composed of a plurality of channels, in which the communication device is It has a basic part to which transmission frames are actually transmitted, and a plurality of terminal interface parts to which the terminal data transmission bus line to the basic part is connected by wired OR, and when transmitting data from a terminal, the terminal In a communication system configured such that the terminal interface section writes data from the terminal to the channel when the channel allocated for the communication device passes through the basic section, one In addition, each terminal interface section includes a delay circuit that provides a certain delay to the signal flowing through the above line, and a pulse signal that is transmitted to the above line when transmitting data from the terminal to the channel. A data transmission abnormality detection device for a communication device, characterized in that it is provided with a pulse generator that performs one cycle, and a pulse input monitoring circuit that reports an abnormality when a pulse signal that has gone through one cycle and returns earlier than a predetermined delay time. .
JP2295526A 1990-11-02 1990-11-02 Data transmission fault detector in communication equipment Pending JPH04170236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2295526A JPH04170236A (en) 1990-11-02 1990-11-02 Data transmission fault detector in communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295526A JPH04170236A (en) 1990-11-02 1990-11-02 Data transmission fault detector in communication equipment

Publications (1)

Publication Number Publication Date
JPH04170236A true JPH04170236A (en) 1992-06-17

Family

ID=17821767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295526A Pending JPH04170236A (en) 1990-11-02 1990-11-02 Data transmission fault detector in communication equipment

Country Status (1)

Country Link
JP (1) JPH04170236A (en)

Similar Documents

Publication Publication Date Title
KR860002213B1 (en) Loop transmission system
US5218600A (en) Process for networking computers and/or computer networks and networking systems
AU600577B2 (en) Lan communication system and medium adapter for use therewith
US4745597A (en) Reconfigurable local area network
US5387902A (en) Data networks
EP0074672B1 (en) Asynchronous data bus system
US4700344A (en) Processor overrun circuit
US4127845A (en) Communications system
US4777330A (en) Network system diagnosis system
US5566203A (en) Intelligent repeater functionality
US4949340A (en) Redundant repeater
CA1248604A (en) Loop around data channel unit
US5289458A (en) Apparatus for accomplishing autoport selection
JPH04170236A (en) Data transmission fault detector in communication equipment
JPS63108828A (en) Monitoring method for digital line
KR100214015B1 (en) Apparatus and method for checking time switch bit in electronic switching system having time switch structure
US20070140136A1 (en) Network loop monitor
JP3261876B2 (en) Optical transmission line disconnection detection device
US5940374A (en) Mechanism for determining whether channel unit is installed in D4 channel bank slot
JPH01227544A (en) Repeater
JPH031732A (en) Fault monitoring system
JPH01194631A (en) Transmission system abnormality detecting system
JPH0756987B2 (en) Loop network bypass method
JPS61154334A (en) Time slot diagnose system
JPS61158239A (en) Loop network system