JPH04162618A - Manufacture of semiconductor device; ion implantation apparatus; semiconductor device - Google Patents

Manufacture of semiconductor device; ion implantation apparatus; semiconductor device

Info

Publication number
JPH04162618A
JPH04162618A JP28701990A JP28701990A JPH04162618A JP H04162618 A JPH04162618 A JP H04162618A JP 28701990 A JP28701990 A JP 28701990A JP 28701990 A JP28701990 A JP 28701990A JP H04162618 A JPH04162618 A JP H04162618A
Authority
JP
Japan
Prior art keywords
ion implantation
semiconductor substrate
temperature
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28701990A
Other languages
Japanese (ja)
Inventor
Tadashi Suzuki
匡 鈴木
Tadashi Kamata
鎌田 正
Mitsuharu Honda
本多 光晴
Nobuyoshi Kashu
夏秋 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28701990A priority Critical patent/JPH04162618A/en
Publication of JPH04162618A publication Critical patent/JPH04162618A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

PURPOSE:To surely reduce a defect which is produced at an ion implantation operation and which is left by a method wherein, immediately after ions have been implanted in a low-temperature state, a semiconductor substrate is heated to a high temperature. CONSTITUTION:During the period from the start of an ion implantation treatment to the activation treatment of a substance introduced into a semiconductor substrate 1, the temperature of the semiconductor substrate 1 is kept at -100 deg.C or lower. Immediately after the finish of the ion implantation treatment, the semiconductor substrate 1 is heated by using a halogen lamp, microwaves or an energy beam in such a way that the time required for the temperature rise up to a temperature of 600 deg.C or higher is within one minute. This apparatus is provided with the following: a specimen stand used to hold the semiconductor substrate 1 so as to be freely detachable; an ion-beam formation means used to radiate the ion beam of a desired substance; a cooling means used to cool the substrate 1 down to -100 deg.C or lower; and a heating means used to heat it instantaneously up to 600 deg.C or higher. Thereby, it is possible to avoid that a defect 2 produced at the ion implantation treatment is stabilized when it is left at a temperature near room temperature, the defect 2 can be restored easily by a heating treatment, and the residual defect 2 can be reduced surely.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法およびイオン打込み装
置に関し、特に、ウェハプロセスにおけるイオン打込み
工程に適用して有効な技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device and an ion implantation apparatus, and particularly to a technique that is effective when applied to an ion implantation step in a wafer process.

〔従来の技術〕[Conventional technology]

たとえば、ICメモリや論理LSIなとの半導体装置の
製造分野では、イオン打込み技術は、半導体基板中への
不純物元素の導入手段として不可欠になっている。
For example, in the field of manufacturing semiconductor devices such as IC memories and logic LSIs, ion implantation technology has become indispensable as a means of introducing impurity elements into semiconductor substrates.

イオン打込みの素過程は、イオンと半導体基板を構成す
る固体原子との衝突、励起、電離からなり、結果的に固
体内に多数の点欠陥、あるいはその複合体を生成する破
壊現象である。したがって、イオン打込み技術を半導体
装置の製造技術に応用する上での最大の課題は、イオン
打込みに伴って発生する結晶欠陥を如何にして回復させ
るが、であり、これまで多くの研究者によって研究され
、解決されてきた。しかしなから、近年、大幅に進む半
導体素子の微細化に伴って、それまでには問題とならな
かった新たな領域ての結晶欠陥に起因する問題が顕在化
してきている。
The elementary process of ion implantation consists of collision, excitation, and ionization between ions and solid atoms constituting the semiconductor substrate, and is a destructive phenomenon that results in the creation of many point defects or complexes thereof within the solid. Therefore, the biggest challenge in applying ion implantation technology to semiconductor device manufacturing technology is how to recover the crystal defects that occur with ion implantation. and has been resolved. However, in recent years, with the significant progress in miniaturization of semiconductor devices, problems caused by crystal defects in new areas that did not pose a problem before have become apparent.

このような、イオン打込みに起因する結晶欠陥を制御す
る手段の一つとして、イオン打込み時における半導体基
板温度の低温化かある。この打込み温度の低温化の残留
欠陥に対する効果を第7図(a)〜(C)を参照して説
明する。同図(a)は、イオン打込み時に半導体基板I
の温度を低温にした場合、同図(b)は、室温でイオン
打込みを行った場合、の基板表面の断面を模式的に示し
た図であり、同図(C)は、導入不純物の深さ方向にお
ける分布を示す線図である。基板温度を低温にすると濃
度分布曲線のすその部分に形成される欠陥4(エンドオ
ブレンジ欠陥)、および飛程付近の欠陥3は、室温の場
合よりも顕著に減少する。しかし、飛程よりも浅い領域
に形成される欠陥2については、低温化による効果は少
ない。このような、イオン打込み時の基板温度の低温化
の残留欠陥減少への効果については、たとえば、「アプ
ライド・フィジックス・レターズ(Applied P
hysics Letters)、  41」、第53
7頁〜第539頁(1982年)などの文献において論
じられている。
One way to control such crystal defects caused by ion implantation is to lower the temperature of the semiconductor substrate during ion implantation. The effect of lowering the implantation temperature on residual defects will be explained with reference to FIGS. 7(a) to 7(C). Figure (a) shows the semiconductor substrate I during ion implantation.
Figure (b) is a diagram schematically showing a cross section of the substrate surface when ion implantation is performed at room temperature, and Figure (c) is a diagram showing the depth of the introduced impurity. FIG. 3 is a diagram showing distribution in the horizontal direction. When the substrate temperature is lowered, the defects 4 (end-of-range defects) formed at the base of the concentration distribution curve and the defects 3 near the range are significantly reduced compared to when the substrate temperature is at room temperature. However, for defects 2 formed in a region shallower than the range, lowering the temperature has little effect. Regarding the effect of lowering the substrate temperature during ion implantation on reducing residual defects, see, for example, "Applied Physics Letters".
hysics Letters), 41'', No. 53
7 to 539 (1982).

〔発明か解決しようとする課題〕[Invention or problem to be solved]

低温状態でのイオン打込みによる残留欠陥減少の効果の
源は、基板温度を低温に保つことにより、イオン打込み
中のセルファニーリングか抑制され、回復しに(い安定
な欠陥が生成されることか阻止されるためと考えられて
いる。
The reason for the reduction in residual defects by ion implantation at low temperatures is that by keeping the substrate temperature low, cell annealing during ion implantation is suppressed and stable defects are generated that are difficult to recover from. It is believed that this is to prevent it.

ところが、従来の低温打込みにおいては、基板温度を低
温にした状態でイオン打込みを行った後、基板温度を室
温に戻して装置の外部に取り出し、その後、所定のアニ
ール装置などに装填して、導入不純物の活性化なとのた
めの熱処理を行う、という方法をとっているために、基
板温度を低温から室温に戻す過程である程度アニーリン
グか起こってしまう。すなわち、従来の低温打込みにお
いて、残留欠陥発生抑止の効果が未だ充分でなかったの
は、この室温に戻す(放置する)というプロセスが原因
であると考えられる。
However, in conventional low-temperature implantation, after ion implantation is performed with the substrate temperature at a low temperature, the substrate temperature is returned to room temperature, taken out of the device, and then loaded into a designated annealing device, etc., and then implanted. Because the method uses heat treatment to activate impurities, some annealing occurs during the process of returning the substrate temperature from low temperature to room temperature. In other words, the reason why the conventional low-temperature implantation was not yet sufficiently effective in preventing the generation of residual defects is thought to be due to the process of returning (leaving) the material to room temperature.

そこで、本発明の目的は、イオン打込み時に発生して残
留する欠陥を確実に減少させることが可能な半導体装置
の製造方法を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device that can reliably reduce defects that occur and remain during ion implantation.

本発明の他の目的は、イオン打込み時に発生する結晶欠
陥の回復を容易にして、残留欠陥を確実に減少させるこ
とが可能なイオン打込み装置を提供することにある。
Another object of the present invention is to provide an ion implantation apparatus that can easily recover crystal defects generated during ion implantation and reliably reduce residual defects.

本発明のさらに他の目的は、製品欠陥の減少および動作
の信頼性の向上を図ることが可能な半導体装置を提供す
ることにある。
Still another object of the present invention is to provide a semiconductor device that can reduce product defects and improve operational reliability.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明になる半導体装置の製造方法は、半導
体装置か形成される半導体基板に所望の物質をイオン打
込みによって導入する半導体装置の製造方法であって、
半導体基板の温度を一100℃以下に保ちつつイオン打
込みを行う第1の工程と、この第1の工程の終了直後に
、半導体基板を600℃以上の温度に瞬時に加熱する第
2の工程とを含むものである。
That is, the method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a desired substance is introduced by ion implantation into a semiconductor substrate on which a semiconductor device is formed,
A first step of performing ion implantation while keeping the temperature of the semiconductor substrate at -100°C or less, and a second step of instantly heating the semiconductor substrate to a temperature of 600°C or more immediately after the first step. This includes:

また、本発明になる半導体装置の製造方法は、半導体基
板の加熱を、ハロゲンランプまたは、マイクロ波、また
はエネルギービームを用いて行うようにしたものである
Further, in the method for manufacturing a semiconductor device according to the present invention, the semiconductor substrate is heated using a halogen lamp, a microwave, or an energy beam.

また、本発明になる半導体装置の製造方法は、半導体基
板に対するイオン打込みの終了直後から、600℃以上
の温度への昇温所要時間が1分以内となるようにしたも
のである。
Further, in the method for manufacturing a semiconductor device according to the present invention, the time required to raise the temperature to 600° C. or higher is within 1 minute immediately after the completion of ion implantation into the semiconductor substrate.

また、本発明になる半導体装置の製造方法は、半導体装
置が形成される半導体基板に所望の物質をイオン打込み
によって導入する半導体装置の製造方法であって、イオ
ン打込み処理の開始から当該イオン打込みによって半導
体基板に導入された物質の活性化処理までの間、半導体
基板の温度を−100℃以下に保つようにしたものであ
る。
Further, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a desired substance is introduced by ion implantation into a semiconductor substrate on which the semiconductor device is formed, and the method includes introducing a desired substance by ion implantation from the start of the ion implantation process. The temperature of the semiconductor substrate is maintained at -100° C. or lower until the substance introduced into the semiconductor substrate is activated.

また、本発明になるイオン打込み装置は、半導体基板を
着脱自在に保持する試料台と、この試料台に保持された
半導体基板に所望の物質のイオンビームを照射するイオ
ンビーム形成手段と、試料台の一部に配置され、当該試
料台に保持されている半導体基板を一100℃以下に冷
却する冷却手段と、試料台の近傍に設けられ、当該試料
台に保持された状態の半導体基板を、随時、600℃以
上の温度に瞬時に加熱する加熱手段とを備えたものであ
る。
Further, the ion implantation apparatus of the present invention includes a sample stage that removably holds a semiconductor substrate, an ion beam forming means for irradiating the semiconductor substrate held on the sample stage with an ion beam of a desired substance, and a sample stage. a cooling means disposed in a part of the specimen stage to cool the semiconductor substrate held on the sample stage to below -100°C; and a cooling means provided near the specimen stage to cool the semiconductor substrate held on the specimen stage; It is equipped with a heating means for instantaneously heating to a temperature of 600° C. or higher at any time.

また、本発明になるイオン打込み装置は、加熱手段が、
ハロゲンランプまたは、マイクロ波、またはエネルギー
ビームからなるものである。
Further, in the ion implantation apparatus according to the present invention, the heating means is
It consists of a halogen lamp, a microwave, or an energy beam.

また、本発明になる半導体装置は、請求項1゜2.3ま
たは4記載の半導体装置の製造方法によって製造される
ものである。
Further, a semiconductor device according to the present invention is manufactured by the method for manufacturing a semiconductor device according to claim 1, 2.3, or 4.

また、本発明になる半導体装置は、請求項5または6記
載のイオン打込み装置を用いて製造されるものである。
Further, a semiconductor device according to the present invention is manufactured using the ion implantation apparatus according to claim 5 or 6.

〔作用〕[Effect]

上記した本発明の半導体装置の製造方法によれば、低温
状態でのイオン打込み直後の高温度への加熱によって、
イオン打込み時に発生した欠陥が室温付近に放置される
ことよって安定化することが回避され、加熱処理によっ
て欠陥を容易に回復させることができ、残留欠陥を確実
に減少させることができる。
According to the method for manufacturing a semiconductor device of the present invention described above, by heating to a high temperature immediately after ion implantation in a low temperature state,
Defects generated during ion implantation are prevented from being stabilized by being left near room temperature, the defects can be easily recovered by heat treatment, and residual defects can be reliably reduced.

また、本発明の半導体装置の製造方法によれば、低温度
下でのイオン打込みの開始から、加熱による導入物質の
活性化処理までの間、半導体基板を低温度に保持するの
で、イオン打込みされた半導体基板が室温に放置される
ことがない。これにより、イオン打込み時に発生した欠
陥が室温付近に放置されることよって安定化することが
回避され、加熱処理によって欠陥を容易に回復させるこ
とができ、残留欠陥を確実に減少させることができる。
Further, according to the method for manufacturing a semiconductor device of the present invention, the semiconductor substrate is maintained at a low temperature from the start of ion implantation at low temperature to the activation treatment of the introduced substance by heating, so that the ion implantation is not performed. The semiconductor substrate is not left at room temperature. This prevents the defects generated during ion implantation from becoming stabilized by being left near room temperature, and allows the defects to be easily recovered by heat treatment, thereby reliably reducing the number of remaining defects.

また、本発明になるイオン打込み装置によれば、試料台
に配置された冷却手段によって半導体基板を低温度に保
持した状態でイオン打込みを行い、当該イオン打込みの
完了直後に、半導体基板を試料台に保持したままで、加
熱手段によって、直ちに高温度に加熱するという操作を
行うことができる。これにより、イオン打込み時に発生
した欠陥が室温付近に放置されることよって安定化する
ことが回避され、加熱処理によって欠陥を容易に回復さ
せることができ、残留欠陥を確実に減少させることがで
きる。
Further, according to the ion implantation apparatus of the present invention, ions are implanted while the semiconductor substrate is kept at a low temperature by the cooling means disposed on the sample stand, and immediately after the completion of the ion implantation, the semiconductor substrate is placed on the sample stand. It is possible to perform an operation of immediately heating the sample to a high temperature using a heating means while the sample is being held at a high temperature. This prevents the defects generated during ion implantation from becoming stabilized by being left near room temperature, and allows the defects to be easily recovered by heat treatment, thereby reliably reducing the number of remaining defects.

また、本発明になる半導体装置によれば、請求項1,2
.3または4記載の半導体装置の製造方法によって製造
されるので、製品欠陥の減少および動作の信頼性の向上
を図ることができる。
Further, according to the semiconductor device according to the present invention, claims 1 and 2
.. Since it is manufactured by the semiconductor device manufacturing method described in 3 or 4, it is possible to reduce product defects and improve operational reliability.

また、本発明になる半導体装置によれば、請求項5また
は6記載のイオン打込み装置を用いて製造されるので、
製品欠陥の減少および動作の信頼性の向上を図ることが
できる。
Further, according to the semiconductor device of the present invention, since it is manufactured using the ion implantation apparatus according to claim 5 or 6,
It is possible to reduce product defects and improve operational reliability.

〔実施例1〕 以下、図面を参照しながら、本発明の一実施例である半
導体装置の製造方法およびそれに用いられるイオン打込
み装置の一例について詳細に説明する。
[Example 1] Hereinafter, an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention and an example of an ion implantation apparatus used therein will be described in detail with reference to the drawings.

第1図(a)〜(C)および第2図(al、 Q)]は
、本本実側の半導体装置の製造方法およびイオン打込み
装置の効果の一例を従来技術の場合と対照して、模式的
に示す説明図であり、第3図は、本実施例のイオン打込
み装置の構成の一例を模式的に示す略断面図である。
1(a) to (C) and FIG. 2(al, Q)] are schematic diagrams showing an example of the effects of the actual semiconductor device manufacturing method and ion implantation equipment in this book, in comparison with the case of the prior art. FIG. 3 is a schematic cross-sectional view schematically showing an example of the configuration of the ion implantation apparatus of this embodiment.

まず、第3図を参照しながら、本実施例のイオン打込み
装置の構成の一例を説明する。
First, an example of the configuration of the ion implantation apparatus of this embodiment will be explained with reference to FIG.

複数の半導体基板1を、表面に着脱自在に保持した円板
状の試料台100は、背面側から回転軸101によって
支持され、回転されるようになっている。試料台100
における半導体基板1の保持面には、図示しないイオン
源から放射された所望の物質のイオンビーム102か照
射され、ビーム偏向器+03によって、半導体基板1の
回転方向に直交する方向にイオンビーム102の走査が
行われる。すなわち、試料台1000回転動作と、イオ
ンビーム102の走査とによって、半導体基板1の全面
にイオンビーム102の照射が行われる。
A disk-shaped sample stage 100, on which a plurality of semiconductor substrates 1 are removably held, is supported by a rotating shaft 101 from the back side and rotated. Sample stand 100
The holding surface of the semiconductor substrate 1 is irradiated with an ion beam 102 of a desired substance emitted from an ion source (not shown), and the beam deflector +03 directs the ion beam 102 in a direction perpendicular to the rotation direction of the semiconductor substrate 1. A scan is performed. That is, the entire surface of the semiconductor substrate 1 is irradiated with the ion beam 102 by rotating the sample stage 1000 times and scanning the ion beam 102.

試料台100および回転軸101の内部には、たとえば
−100℃以下の温度の液化ガスなとの冷媒104が外
部から流通する冷媒流路]00aか形成されており、当
該試料台100の表面に保持される半導体基板1が背面
側から、−100″C以下の低温度に冷却される構造と
なっている。
A refrigerant flow path 00a is formed inside the sample stage 100 and the rotating shaft 101, through which a refrigerant 104 such as a liquefied gas having a temperature of -100° C. or lower flows from the outside. The structure is such that the semiconductor substrate 1 being held is cooled from the back side to a low temperature of -100''C or less.

この場合、試料台100の近傍には、当該試料台100
に保持された半導体基板】に、熱線105aを照射する
ハロゲンランプ105か配置されており、随時、点灯さ
れることによって、試料台100に保持されている半導
体基板1を、迅速にたとえば600 ’C以上の温度に
加熱する構造となっている。
In this case, in the vicinity of the sample stand 100, the sample stand 100 is
A halogen lamp 105 is placed on the semiconductor substrate 1 held on the sample stage 100 and is turned on at any time to quickly heat the semiconductor substrate 1 held on the sample stage 100 to, for example, 60'C. The structure is such that it can be heated to a temperature higher than that.

なお、特に図示しないが、試料台100などは、図示し
ない真空チャンバの内部に収容されており、所望の真空
度の下で、イオンビーム102の半導体基板1に対する
照射(イオン打込み)や、ハロゲンランプ105による
加熱処理が行われる。
Although not particularly shown, the sample stage 100 and the like are housed inside a vacuum chamber (not shown), and under a desired degree of vacuum, the semiconductor substrate 1 is irradiated with the ion beam 102 (ion implantation), and a halogen lamp is used. Heat treatment by step 105 is performed.

以下、このような構成のイオン打込み装置を用いた半導
体装置の製造方法の一例を説明する。
An example of a method for manufacturing a semiconductor device using an ion implantation apparatus having such a configuration will be described below.

まず、試料台100に半導体基板lを装填し、当該試料
台100の内部を流通する冷媒104によって、低温度
に冷却する。そして、試料台100を回転させながら、
低温度の半導体基板lに対するイオン打込みを所定の時
間だけ行い、所望の不純物元素を所望の量だけ半導体基
板1の内部導入する。
First, the semiconductor substrate l is loaded onto the sample stage 100 and cooled to a low temperature by the coolant 104 flowing inside the sample stage 100. Then, while rotating the sample stage 100,
Ion implantation into the semiconductor substrate 1 at a low temperature is performed for a predetermined period of time, and a desired amount of a desired impurity element is introduced into the semiconductor substrate 1.

そして、このイオン打込み操作の完了後、直ちに、ハロ
ゲンランプ105を点灯させ、熱線1゜5aを半導体基
板1に照射し、600 ’C以上の温度に急速に昇温さ
せる。
Immediately after this ion implantation operation is completed, the halogen lamp 105 is turned on, and the semiconductor substrate 1 is irradiated with a hot ray of 1° 5a to rapidly raise the temperature to 600'C or more.

ここで、第2図(a)および(b)は、半導体基板lに
形成される半導体素子の埋込みドープ層の形成に本実施
例の製造方法を適用した場合の測定結果の一例である。
Here, FIGS. 2(a) and 2(b) are examples of measurement results when the manufacturing method of this example is applied to the formation of a buried doped layer of a semiconductor element formed on a semiconductor substrate l.

すなわち、本実施例の場合、面方位(100)、抵抗率
10Ω(2)のp型シリコンからなる半導体基板1に、
−150℃の冷却温度の下で、加速エネルギ2MeV、
lXl0口ion/aIrの条件でリン(P)イオンの
打込みを行い、打込み直後から900℃,1分間の条件
で熱処理を行った。同図(a)は、打込み直後の深さ方
向におけるP濃度分布を示し、同図(b)は、セコエツ
チングによるエッチビット密度測定から求めた結晶欠陥
密度の深さ方向の分布を示している。
That is, in the case of this embodiment, a semiconductor substrate 1 made of p-type silicon with a plane orientation (100) and a resistivity of 10Ω (2) is
Under the cooling temperature of -150℃, acceleration energy 2MeV,
Phosphorus (P) ions were implanted under the conditions of 1X10 ion/aIr, and immediately after the implantation, heat treatment was performed at 900° C. for 1 minute. Figure (a) shows the P concentration distribution in the depth direction immediately after implantation, and Figure (b) shows the distribution of crystal defect density in the depth direction determined from the etch bit density measurement by Seco etching. .

同図(b)において、測定線5は、打込み時の基板温度
が室温の場合であり、測定線6は、基板温度が一150
℃の状態で打込みを行い、その後室温に戻してイオン打
込み装置から取り出し、熱処理を施した場合であり、測
定線7は、前述のように、−150℃での打込み完了後
、直ちに、ハロゲンランプ105によって急速に加熱し
た本実施例の場合を示している。
In the same figure (b), a measurement line 5 shows the case where the substrate temperature at the time of implantation is room temperature, and a measurement line 6 shows the case where the substrate temperature is 1150°C.
This is the case where the implantation was performed at a temperature of -150°C, and then the temperature was returned to room temperature, the ion implantation device was taken out, and the heat treatment was performed.As mentioned above, the measurement line 7 indicates that the halogen lamp was immediately This shows the case of this example in which the heating was performed rapidly by the heating method No. 105.

同図に示されるように、飛程付近および飛程より深い領
域における結晶欠陥密度については、従来の低温打込み
の場合および本実施例の場合、ともに同等で、室温での
打込みの場合の1/10’であることが知られる。これ
に対し、飛程より浅い領域で比較すると、従来の低温打
込みの場合には、室温での打込みの115に低減したに
留まっているのに対し、本実施例の場合には、1/10
0以下に大幅にエッチビット密度(残留結晶欠陥密度)
か減少している。このことを、第1図(a)〜(e)に
模式的に示す。
As shown in the figure, the crystal defect density near the range and in the region deeper than the range is the same in the case of conventional low-temperature implantation and in the case of this example, and is 1/1/2 that in the case of implantation at room temperature. 10'. On the other hand, when compared in a region shallower than the range, in the case of conventional low-temperature implantation, the reduction was only 115 compared to that at room temperature, whereas in the case of this example, it was 1/10
Etch bit density (residual crystal defect density) significantly below 0
or is decreasing. This is schematically shown in FIGS. 1(a) to (e).

このように、本実施例の半導体装置の製造方法およびイ
オン打込み装置によれば、半導体基板1に対してイオン
打込みによって埋込みドープ層を形成する場合、浅い領
域における欠陥2が少なく、半導体素子の形成に適した
表面領域を有する埋込みトープ層を形成できる。
As described above, according to the method for manufacturing a semiconductor device and the ion implantation apparatus of this embodiment, when a buried doped layer is formed by ion implantation into the semiconductor substrate 1, there are fewer defects 2 in the shallow region, and the formation of the semiconductor element is improved. A buried tope layer can be formed with a surface area suitable for.

〔実施例2〕 第4図(a)および(b)は、本発明の半導体装置の製
造方法を、pn接合のダイオード形成に適用した場合の
例である。
[Example 2] FIGS. 4(a) and 4(b) show an example in which the method for manufacturing a semiconductor device of the present invention is applied to the formation of a pn junction diode.

すなわち、同図(a)は、pn接合の当該ダイオードの
構造の一例を示す断面図である。
That is, FIG. 3A is a cross-sectional view showing an example of the structure of the pn junction diode.

表面濃度がI X 10 ”/alのp型のシリコン基
板8に対して、加速エネルギ80keV、5X10 ”
 ion/alの条件で、As(砒素)イオンの打込み
を行い、熱処理して04層9を形成した。イオン打込み
は、シリコン基板8の温度を一150℃〜−200℃の
範囲のある温度に固定して行い、熱処理は、イオン打込
み完了後、イオン打込み装置の内部で、900”0.1
分間の条件で行った。
For a p-type silicon substrate 8 with a surface concentration of I x 10 ''/al, an acceleration energy of 80 keV and 5 x 10 ''
As (arsenic) ions were implanted under the conditions of ion/al, and the 04 layer 9 was formed by heat treatment. The ion implantation is performed by fixing the temperature of the silicon substrate 8 at a certain temperature in the range of -150°C to -200°C. After the ion implantation is completed, the heat treatment is performed inside the ion implantation device at a temperature of 900"0.1".
The test was carried out under conditions of 1 minute.

pn接合の形状は、2008mX200μmの矩形とし
、それぞれの素子は、膜厚500nmの選択酸化膜1o
(Sift)で素子分離した。
The shape of the pn junction is a rectangle of 2008 m x 200 μm, and each element is covered with a selective oxide film of 500 nm thick.
(Sift) to separate the elements.

また、ダイオードの表面は、絶縁保護膜10aで覆われ
、n+層9には、当該n+層9の中央部に臨む位置に開
設された透孔を通じて引き出し端子10bか接続されて
いる。
Further, the surface of the diode is covered with an insulating protective film 10a, and an extraction terminal 10b is connected to the n+ layer 9 through a through hole opened at a position facing the center of the n+ layer 9.

同図(b)は、このように形成されたダイオードにおい
て、逆方向印加電圧を5Vとして測定したリーク電流と
、打込み時のシリコン基板8の冷却温度との関係の一例
を示す線図である。リーク電流は、シリコン基板8の温
度を一100℃以下とした場合に顕著に減少し、−15
0℃とした時には、室温でイオン打込みを行った場合の
約l/20に激減することか知られる。
FIG. 5B is a diagram showing an example of the relationship between the leakage current measured with a reverse applied voltage of 5 V and the cooling temperature of the silicon substrate 8 during implantation in the diode thus formed. The leakage current decreases significantly when the temperature of the silicon substrate 8 is -100°C or lower, and is -15°C.
It is known that when the temperature is set to 0° C., the amount is drastically reduced to about 1/20 of that when ion implantation is performed at room temperature.

本実施例の半導体装置の製造方法によれば、イオン打込
み時のシリコン基板8の温度を一100℃以下にすると
ともに、打込み完了後、直ちに900″Cの温度に加熱
して熱処理を施すことにより、リーク電流の極めて少な
い、pn接合を有するダイオードを製造することができ
る。
According to the method for manufacturing a semiconductor device of this embodiment, the temperature of the silicon substrate 8 during ion implantation is kept below -100°C, and immediately after the implantation is completed, heat treatment is performed by heating the silicon substrate 8 to a temperature of 900″C. , a diode having a pn junction with extremely low leakage current can be manufactured.

なお、特に図示しないが、半導体基板1か固定される試
料台100の、冷却構造を含めた一部を可搬性構造とし
、イオン打込みを完了した半導体基板1を、低温度状態
のままで、外部に搬出し、所望の加熱装置に装填して導
入不純物の活性化や結晶欠陥の回復処理を行うようにし
てもよい。
Although not particularly shown, a part of the sample stage 100 on which the semiconductor substrate 1 is fixed, including the cooling structure, is made portable, and the semiconductor substrate 1 that has undergone ion implantation is transported to the outside while still in a low temperature state. It may be carried out and loaded into a desired heating device to perform activation of introduced impurities and recovery treatment of crystal defects.

〔実施例3〕 第5図(alおよび(′b)は、本発明の他の実施例で
ある半導体装置の製造方法およびイオン打込み装置によ
って製造される縦型npnバイポーラトランジスタの断
面図および性能の一例を示す線図である。また、第6図
は、本実施例のイオン打込み装置の構成の一例を模式的
に示す断面図である。
[Example 3] Figures 5 (al and 'b) are cross-sectional views and performance diagrams of a vertical npn bipolar transistor manufactured by a method for manufacturing a semiconductor device and an ion implantation apparatus according to another example of the present invention. FIG. 6 is a diagram illustrating an example. FIG. 6 is a sectional view schematically illustrating an example of the configuration of the ion implantation apparatus of this embodiment.

この実施例3のイオン打込み装置では、アルゴンイオン
レーザ106aによって、試料台100に保持された状
態のシリコン基板8の加熱が行われるように構成されて
いる。
The ion implantation apparatus of this third embodiment is configured so that the silicon substrate 8 held on the sample stage 100 is heated by the argon ion laser 106a.

すなわち、レーザ源106から放射されるアルゴンイオ
ンレーザ106aの光路には、光学系107および揺動
ミラー108が介設され、試料台100とともに回転す
るシリコン基板8の全面にわたって当該アルゴンイオン
レーザ106aによる走査(照射)を行うことで、迅速
な加熱処理を可能にしている。
That is, an optical system 107 and a swinging mirror 108 are interposed in the optical path of the argon ion laser 106a emitted from the laser source 106, and the entire surface of the silicon substrate 8 rotating together with the sample stage 100 is scanned by the argon ion laser 106a. (irradiation) enables rapid heat treatment.

このような、イオン打込み装置により、次のようにして
、第5図(a)に示される断面構造のバイポーラトラン
ジスタを形成した。
Using such an ion implantation apparatus, a bipolar transistor having the cross-sectional structure shown in FIG. 5(a) was formed in the following manner.

すなわち、抵抗率30Ω口のp型シリコン基板8に対し
て、加速エネルギ2.5MeV、3X101″ion/
cfflの条件によるPイオン打込みにより、埋込みサ
ブコレクタ11を形成した。打込み時のシリコン基板8
の温度は−50℃〜−200℃1打込み後の熱処理は、
イオン打込み装置のチャンバ内で、打込み完了直後に、
アルゴンイオンレーザ106aの照射により、たとえば
、900℃で1分間加熱することにより行った。
That is, for a p-type silicon substrate 8 with a resistivity of 30Ω, an acceleration energy of 2.5 MeV and 3×101″ ions/
The buried sub-collector 11 was formed by P ion implantation under the conditions of cffl. Silicon substrate 8 during implantation
Temperature is -50℃~-200℃ 1 Heat treatment after implantation is as follows:
Immediately after implantation is completed in the chamber of the ion implanter,
This was performed by heating, for example, at 900° C. for 1 minute by irradiation with an argon ion laser 106a.

その後、周知の技術を用いてエミッタ深さ、ベース幅が
各0.1μm1工ミツタ面積2×3μm2の縦型バイポ
ーラトランジスタを作製した。
Thereafter, a vertical bipolar transistor having an emitter depth and a base width of 0.1 .mu.m each and an area of 2.times.3 .mu.m.sup.2 was fabricated using a well-known technique.

同図(b)は、このようにして製作された縦型バイポー
ラトランジスタにおける不良品発生率と、イオン打込み
時のシリコン基板8の温度との関係を示している。不良
品発生率は、コレクタ電流が1O−4への時の電流利得
り、が5θ以下または200以上のものを不良品として
求めた。
FIG. 2B shows the relationship between the rate of defective products in the vertical bipolar transistor manufactured in this manner and the temperature of the silicon substrate 8 during ion implantation. The rate of defective products was determined by determining that products with a current gain of 5θ or less or 200 or more when the collector current reached 1O-4 were considered defective.

本実施例の場合には、不良品発生率はイオン打込み時の
シリコン基板8の温度の低下とともに減少し、当該基板
温度か一150℃の場合には、室温における打込みの場
合の約1150となることか知られる。
In the case of this embodiment, the defective product incidence rate decreases as the temperature of the silicon substrate 8 during ion implantation decreases, and when the substrate temperature is -150°C, it is about 1150 compared to the case of implantation at room temperature. It is known that.

このように、本実施例の半導体装置の製造方法およびイ
オン打込み装置によれば、埋込みコレクタの形成にイオ
ン打込みを用いるバイポーラトランジスタの動作の信頼
性を著しく向上させることができる。
As described above, according to the semiconductor device manufacturing method and ion implantation apparatus of this embodiment, it is possible to significantly improve the reliability of operation of a bipolar transistor that uses ion implantation to form a buried collector.

なお、上記の説明では、加熱手段としてアルゴンイオン
レーザを用いているが、電子線やマイクロ波の照射によ
って加熱を行ってもよい。
Note that in the above description, an argon ion laser is used as a heating means, but heating may be performed by irradiation with an electron beam or microwave.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、半導体装置としては、前記各実施例において
例示したダイオードやバイポーラトランジスタなどに限
らず、他の半導体素子なとであってもよい。
For example, the semiconductor device is not limited to the diodes and bipolar transistors exemplified in the above embodiments, but may be other semiconductor elements.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、以下のとおりで
ある。
Among the inventions disclosed in this application, the effects obtained by typical inventions are briefly described below.

すなわち、本発明になる半導体装置の製造方法によれば
、低温状態でのイオン打込み直後の高温度への加熱によ
って、イオン打込み時に発生した欠陥が室温付近に放置
されることよって安定化することが回避される。これに
より、加熱処理によって欠陥を容易に回復させることか
でき、残留欠陥を確実に減少させることができるという
効果が得られる。
That is, according to the method of manufacturing a semiconductor device according to the present invention, defects generated during ion implantation are stabilized by being left near room temperature by heating to a high temperature immediately after ion implantation in a low temperature state. Avoided. This provides the effect that defects can be easily recovered by heat treatment and residual defects can be reliably reduced.

また、本発明の半導体装置の製造方法によれば、−10
0℃以下の低温下でのイオン打込みの開始から、加熱に
よる導入物質の活性化処理までの間、半導体基板を低温
度に保持するので、イオン打込みされた半導体基板が室
温に放置されることがない。これにより、イオン打込み
時に発生した欠陥が室温付近に放置されることよって安
定化することが回避され、加熱処理によって欠陥を容易
に回復させることができ、残留欠陥を確実に減少させる
ことができるという効果か得られる。
Further, according to the method of manufacturing a semiconductor device of the present invention, -10
Since the semiconductor substrate is kept at a low temperature from the start of ion implantation at a low temperature below 0°C until the activation of the introduced substance by heating, the ion-implanted semiconductor substrate can be left at room temperature. do not have. This prevents defects generated during ion implantation from becoming stabilized by being left at room temperature, making it easier to recover defects through heat treatment, and reliably reducing residual defects. You can get some effect.

また、本発明になるイオン打込み装置によれば、試料台
に配置された冷却手段によって半導体基板を低温度に保
持した状態でイオン打込みを行い、当該イオン打込みの
完了直後に、半導体基板を試料台に保持したままで、加
熱手段によって、直ちに高温度に加熱するという操作を
行うことができる。これにより、イオン打込み時に発生
した欠陥が室温付近に放置されることよって安定化する
ことが回避され、加熱処理によって欠陥を容易に回復さ
せることができ、残留欠陥を確実に減少させることがで
きるという効果か得られる。
Further, according to the ion implantation apparatus of the present invention, ions are implanted while the semiconductor substrate is kept at a low temperature by the cooling means disposed on the sample stand, and immediately after the completion of the ion implantation, the semiconductor substrate is placed on the sample stand. It is possible to perform an operation of immediately heating the sample to a high temperature using a heating means while the sample is being held at a high temperature. This prevents defects generated during ion implantation from becoming stabilized by being left at room temperature, making it easier to recover defects through heat treatment, and reliably reducing residual defects. You can get some effect.

また、本発明になる半導体装置によれば、請求項1,2
.3または4記載の半導体装置の製造方法によって製造
されるので、製品欠陥の減少および動作の信頼性の向上
を図ることができるという効果が得られる。
Further, according to the semiconductor device according to the present invention, claims 1 and 2
.. Since the semiconductor device is manufactured by the semiconductor device manufacturing method described in 3 or 4, it is possible to reduce product defects and improve operational reliability.

また、本発明になる半導体装置によれば、請求項5また
は6記載のイオン打込み装置を用いて製造されるので、
製品欠陥の減少および動作の信頼性の向上を図ることが
できるという効果か得られる。
Further, according to the semiconductor device of the present invention, since it is manufactured using the ion implantation apparatus according to claim 5 or 6,
This has the effect of reducing product defects and improving operational reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(al〜FC+は、本発明の一実施例である半導
体装置の製造方法およびイオン打込み装置の効果の一例
を従来技術の場合と対照して、模式的に示す線図、 第2図(a)および(′b)は、同じく本発明の一実施
例である半導体装置の製造方法およびイオン打込み装置
の効果の一例を従来技術の場合と対照して、模式的に示
す線図、 第3図は、本実施例のイオン打込み装置の構成の一例を
模式的に示す略断面図、 第4図(a)および(blは、本発明の一実施例である
半導体装置の製造方法を、pn接合のダイオード形成に
適用した場合の説明図、 第5図(a)および(b)は、本発明の一実施例である
半導体装置の製造方法およびイオン打込み装置によって
製造される縦型npnバイポーラトランジスタの説明図
、 第6図は、本実施例のイオン打込み装置の構成の一例を
模式的に示す断面図、 第7図(a)〜(C)は、イオン打込み時に半導体基板
の温度を低温にした場合の一般的な効果の一例を模式的
に説明する説明図である。 ■・・・半導体基板、2.3.4・・・欠陥、5.6.
7・・・測定線、8・・・シリコン基板、9・・・n4
層、lO・・・選択酸化膜、11・・・埋込みサブコレ
クタ、100・・・試料台、100a・・・冷媒流路、
101・・・回転軸、102・・・イオンビーム、10
3・・・ビーム偏向器、104・・・冷媒、105・・
・ノ10ゲンランブ、105a・・・熱線、106・・
・レーザ源、106a・・・アルゴンイオンレーザ、1
07・・・光学系、lO8・・・揺動ミラー。 実施例1の場合 2・・・欠陥 (t))             (C)従来の低温
打込み      不純物濃度 −第2図 (G) ・(b) 第4図 (b) 基板1度 (”C)
FIG. 1 (al to FC+ is a diagram schematically showing an example of the effects of the semiconductor device manufacturing method and ion implantation device according to an embodiment of the present invention in comparison with the case of the prior art; FIG. (a) and ('b) are diagrams schematically showing an example of the effects of the semiconductor device manufacturing method and ion implantation device, which are also an embodiment of the present invention, in comparison with the case of the prior art; FIG. 3 is a schematic cross-sectional view schematically showing an example of the configuration of the ion implantation apparatus of this embodiment, and FIGS. FIGS. 5(a) and 5(b) are explanatory views when applied to the formation of a pn junction diode. An explanatory diagram of a transistor; FIG. 6 is a cross-sectional view schematically showing an example of the configuration of the ion implantation apparatus of this embodiment; FIGS. 7(a) to (C) are It is an explanatory view schematically illustrating an example of the general effect when the above is applied.■...Semiconductor substrate, 2.3.4...Defect, 5.6.
7...Measurement line, 8...Silicon substrate, 9...n4
layer, 1O...selective oxide film, 11...embedded sub-collector, 100...sample stand, 100a...coolant channel,
101...Rotation axis, 102...Ion beam, 10
3...Beam deflector, 104...Refrigerant, 105...
・No10 Genrambu, 105a...Heat ray, 106...
・Laser source, 106a...Argon ion laser, 1
07...Optical system, lO8...Swinging mirror. In case of Example 1 2...Defect (t)) (C) Conventional low temperature implantation Impurity concentration - Figure 2 (G) ・(b) Figure 4 (b) Substrate 1 degree (''C)

Claims (1)

【特許請求の範囲】 1、半導体装置が形成される半導体基板に所望の物質を
イオン打込みによって導入する半導体装置の製造方法で
あって、前記半導体基板の温度を−100℃以下に保ち
つつ前記イオン打込みを行う第1の工程と、この第1の
工程の終了直後に、前記半導体基板を600℃以上の温
度に瞬時に加熱する第2の工程とを含むことを特徴とす
る半導体装置の製造方法。 2、前記半導体基板の前記加熱が、ハロゲンランプまた
は、マイクロ波、またはエネルギービームを用いて行う
ようにしたことを特徴とする請求項1記載の半導体装置
の製造方法。 3、前記半導体基板に対する前記イオン打込みの終了直
後から、前記600℃以上の温度への昇温所要時間が1
分以内であることを特徴とする請求項1または2記載の
半導体装置の製造方法。 4、半導体装置が形成される半導体基板に所望の物質を
イオン打込みによって導入する半導体装置の製造方法で
あって、前記イオン打込み処理の開始から、当該イオン
打込みによって前記半導体基板に導入された前記物質の
加熱による活性化処理までの間、前記半導体基板の温度
を−100℃以下に保つことを特徴とする半導体装置の
製造方法。 5、半導体基板を着脱自在に保持する試料台と、この試
料台に保持された前記半導体基板に所望の物質のイオン
ビームを照射するイオンビーム形成手段と、前記試料台
の一部に配置され、当該試料台に保持されている前記半
導体基板を−100℃以下に冷却する冷却手段と、前記
試料台の近傍に設けられ、当該試料台に保持された状態
の前記半導体基板を、随時、600℃以上の温度に瞬時
に加熱する加熱手段とを備えたことを特徴とするイオン
打込み装置。 6、前記加熱手段が、ハロゲンランプまたは、マイクロ
波、またはエネルギービームであることを特徴とする請
求項5記載のイオン打込み装置。 7、請求項1、2、3または4記載の半導体装置の製造
方法によって製造されることを特徴とする半導体装置。 8、請求項5または6記載のイオン打込み装置を用いて
製造されることを特徴とする半導体装置。
[Scope of Claims] 1. A method for manufacturing a semiconductor device in which a desired substance is introduced by ion implantation into a semiconductor substrate on which the semiconductor device is formed, the method comprising: implanting the ions while maintaining the temperature of the semiconductor substrate at -100°C or lower; A method for manufacturing a semiconductor device, comprising a first step of implanting, and a second step of instantaneously heating the semiconductor substrate to a temperature of 600° C. or higher immediately after the first step. . 2. The method of manufacturing a semiconductor device according to claim 1, wherein the heating of the semiconductor substrate is performed using a halogen lamp, a microwave, or an energy beam. 3. The time required for heating the semiconductor substrate to the temperature of 600° C. or higher from immediately after the completion of the ion implantation to the semiconductor substrate is 1.
3. The method of manufacturing a semiconductor device according to claim 1, wherein the manufacturing time is within minutes. 4. A method for manufacturing a semiconductor device in which a desired substance is introduced into a semiconductor substrate on which the semiconductor device is formed by ion implantation, the substance being introduced into the semiconductor substrate by the ion implantation from the start of the ion implantation process. A method of manufacturing a semiconductor device, characterized in that the temperature of the semiconductor substrate is maintained at -100° C. or lower until activation treatment by heating. 5. a sample stage that removably holds a semiconductor substrate, an ion beam forming means for irradiating the semiconductor substrate held on the sample stage with an ion beam of a desired substance, and disposed on a part of the sample stage; A cooling means for cooling the semiconductor substrate held on the sample stand to -100°C or lower, and a cooling means provided near the sample stand to cool the semiconductor substrate held on the sample stand to 600°C at any time. An ion implantation device characterized by comprising a heating means for instantaneously heating to a temperature above. 6. The ion implantation apparatus according to claim 5, wherein the heating means is a halogen lamp, a microwave, or an energy beam. 7. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1, 2, 3 or 4. 8. A semiconductor device manufactured using the ion implantation apparatus according to claim 5 or 6.
JP28701990A 1990-10-26 1990-10-26 Manufacture of semiconductor device; ion implantation apparatus; semiconductor device Pending JPH04162618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28701990A JPH04162618A (en) 1990-10-26 1990-10-26 Manufacture of semiconductor device; ion implantation apparatus; semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28701990A JPH04162618A (en) 1990-10-26 1990-10-26 Manufacture of semiconductor device; ion implantation apparatus; semiconductor device

Publications (1)

Publication Number Publication Date
JPH04162618A true JPH04162618A (en) 1992-06-08

Family

ID=17711987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28701990A Pending JPH04162618A (en) 1990-10-26 1990-10-26 Manufacture of semiconductor device; ion implantation apparatus; semiconductor device

Country Status (1)

Country Link
JP (1) JPH04162618A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239441B1 (en) 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
WO2009102752A3 (en) * 2008-02-11 2009-10-08 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
JP2010118382A (en) * 2008-11-11 2010-05-27 Sumco Corp Method of reducing crystal defect of simox wafer
JP2012525709A (en) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド Formation of raised source / drain on strained thin film implanted with low temperature carbon and / or molecular carbon

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239441B1 (en) 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US6365492B1 (en) 1997-01-20 2002-04-02 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US6570169B2 (en) 1997-01-20 2003-05-27 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
WO2009102752A3 (en) * 2008-02-11 2009-10-08 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
JP2010118382A (en) * 2008-11-11 2010-05-27 Sumco Corp Method of reducing crystal defect of simox wafer
JP2012525709A (en) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド Formation of raised source / drain on strained thin film implanted with low temperature carbon and / or molecular carbon

Similar Documents

Publication Publication Date Title
US6051483A (en) Formation of ultra-shallow semiconductor junction using microwave annealing
CN101139733B (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
US5254484A (en) Method for recrystallization of preamorphized semiconductor surfaces zones
Prussin Role of sequential annealing, oxidation, and diffusion upon defect generation in ion‐implanted silicon surfaces
JPH08227895A (en) Semiconductor device and manufacture thereof
JPH03129832A (en) Annealing
JPH09102465A (en) Ion implanting method
US6214707B1 (en) Method of forming a doped region in a semiconductor substrate
Hart et al. Rapid thermal processing in semiconductor technology
JPS6066814A (en) Method of producing semiconductor device
JPH10256261A (en) Manufacture of semiconductor device
JPH05102161A (en) Manufacture of semiconductor device, and the semiconductor device
JPS6031099B2 (en) A method for forming regions of a predetermined conductivity type in a semiconductor substrate by accelerated diffusion
JPH04162618A (en) Manufacture of semiconductor device; ion implantation apparatus; semiconductor device
US5219798A (en) Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring
US6777251B2 (en) Metrology for monitoring a rapid thermal annealing process
US3918996A (en) Formation of integrated circuits using proton enhanced diffusion
JP3100230B2 (en) Method for implanting additive ions into semiconductor substrate
JPS58180028A (en) Treating method for semiconductor wafer
JPH09162136A (en) Fabrication of semiconductor device
JP3450163B2 (en) Method for manufacturing semiconductor device
JPH10261593A (en) Manufacture of semiconductor device, semiconductor-manufacturing device, and semiconductor device
EP0803894A1 (en) Combined ion beam and microwave irradiation means and method
US6869215B2 (en) Method and apparatus for detecting contaminants in ion-implanted wafer
Collins et al. Silicon process technology for monolithic memory