JPH04157514A - 活性装置への挿入ユニット - Google Patents
活性装置への挿入ユニットInfo
- Publication number
- JPH04157514A JPH04157514A JP2283234A JP28323490A JPH04157514A JP H04157514 A JPH04157514 A JP H04157514A JP 2283234 A JP2283234 A JP 2283234A JP 28323490 A JP28323490 A JP 28323490A JP H04157514 A JPH04157514 A JP H04157514A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- power supply
- pin
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 title claims description 6
- 230000037431 insertion Effects 0.000 title claims description 6
- 238000012544 monitoring process Methods 0.000 claims abstract description 14
- 238000012423 maintenance Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
装置に挿入した時には、最初に、グランドピン ′がア
ースに接続され、プリチャージ電源ピンが電源に接続さ
れ、次に電源ピンが電源に接続され、次に信号ピンが信
号バスに接続されるコネクタを有し、且つ該信号ピンを
介して信号バスに接続されるバスインタフェース回路と
、該バスインタフェース回路、該信号ピンを介してバス
に接続される入出力インタフェース回路とを有する活性
装置への挿入ユニットに関し、 装置のノンストップ化、保守の容易化が出来る活性装置
への挿入ユニットの提供を目的とし、インピーダンスが
一定の第１の電流制限回路と、該電源ピンを介して電力
が供給されると、非常に大きな抵抗値を徐々に減する第
２の電流制限回路と、 該入出力インタフェース回路に供給される電源電圧を監
視し、所定の電圧になれば、該バスインタフェース回路
をイネーブルとする電源監視回路とを備え、 且つ該バスインタフェース回路の電源端子は該電源ピン
及び、第１の電流制限回路を介して該プリチャージ電源
ピンに接続され、 該入出力インタフェース回路の電源端子は該第２の電流
制限回路を介して該電源ピンに接続され、該ユニットを
装置に挿入した時は、先ず、該プリチャージ電源ピン、
第１の電流制限回路を介して該バスインタフェース回路
に電力が供給され、次に、該電源ピンを介して該バスイ
ンタフェース回路に電力が供給されると共に、該電源ピ
ン、該第２の電流制限回路を介して該入出力インタフェ
ース回路に電力が供給され、該入出力インタフェース回
路の電源電圧が所定の値になると、該電源監視回路によ
り該バスインタフェース回路はイネーブルとされ動作可
能とすように構成する。
ースに接続され、プリチャージ電源ピンが電源に接続さ
れ、次に電源ピンが電源に接続され、次に信号ピンが信
号バスに接続されるコネクタを有し、且つ該信号ピンを
介して信号バスに接続されるバスインタフェース回路と
、該バスインタフェース回路、該信号ピンを介してバス
に接続される入出力インタフェース回路とを有する活性
装置への挿入ユニットに関し、 装置のノンストップ化、保守の容易化が出来る活性装置
への挿入ユニットの提供を目的とし、インピーダンスが
一定の第１の電流制限回路と、該電源ピンを介して電力
が供給されると、非常に大きな抵抗値を徐々に減する第
２の電流制限回路と、 該入出力インタフェース回路に供給される電源電圧を監
視し、所定の電圧になれば、該バスインタフェース回路
をイネーブルとする電源監視回路とを備え、 且つ該バスインタフェース回路の電源端子は該電源ピン
及び、第１の電流制限回路を介して該プリチャージ電源
ピンに接続され、 該入出力インタフェース回路の電源端子は該第２の電流
制限回路を介して該電源ピンに接続され、該ユニットを
装置に挿入した時は、先ず、該プリチャージ電源ピン、
第１の電流制限回路を介して該バスインタフェース回路
に電力が供給され、次に、該電源ピンを介して該バスイ
ンタフェース回路に電力が供給されると共に、該電源ピ
ン、該第２の電流制限回路を介して該入出力インタフェ
ース回路に電力が供給され、該入出力インタフェース回
路の電源電圧が所定の値になると、該電源監視回路によ
り該バスインタフェース回路はイネーブルとされ動作可
能とすように構成する。
本発明は、監視・制御系コンピュータ装置等の装置に挿
入した時には、最初に、グランドピンがアースに接続さ
れ、プリチャージ電源ピンが電源に接続され、次に電源
ピンが電源に接続され、次に信号ピンが信号バスに接続
されるコネクタを有し、且つ該信号ピンを介して信号バ
スに接続されるバスインタフェース回路と、該バスイン
タフェース回路、該信号ピンを介してバスに接続される
入出力インタフェース回路とを有する、活性装置への挿
入ユニットの改良に関する。
入した時には、最初に、グランドピンがアースに接続さ
れ、プリチャージ電源ピンが電源に接続され、次に電源
ピンが電源に接続され、次に信号ピンが信号バスに接続
されるコネクタを有し、且つ該信号ピンを介して信号バ
スに接続されるバスインタフェース回路と、該バスイン
タフェース回路、該信号ピンを介してバスに接続される
入出力インタフェース回路とを有する、活性装置への挿
入ユニットの改良に関する。
近年、ユニットは小形化、高機能化、高速化が進み高密
度実装がされているに関わらず、装置に電源が入った状
態で、装置に異常を起こさず挿入出来るようにすること
で、監視・制御系コンピュータ装置のノンストップ化、
保守の容易化が出来ることが要望されている。
度実装がされているに関わらず、装置に電源が入った状
態で、装置に異常を起こさず挿入出来るようにすること
で、監視・制御系コンピュータ装置のノンストップ化、
保守の容易化が出来ることが要望されている。
第４図は従来例及び本発明の実施例の各ピン接続時のユ
ニットに流れる電流の大きさを示す図、第５図は従来例
の活性装置への挿入ユニットのブロック図である。
ニットに流れる電流の大きさを示す図、第５図は従来例
の活性装置への挿入ユニットのブロック図である。
第５図に示す如き、装置に挿入した時には、最初に、グ
ランドピンｌがアースに接続され、プリチャージ電源ピ
ン２が電源に接続され、次に電源ピン３か電源に接続さ
れ、次に信号ピン４が信号バスに接続されるコネクタ５
を有し、且つ該信号ピン４を介して信号バスに接続され
るバスドライバレシーバ（バスインタフェース回路）１
０−１と、該バスインタフェース回路１０．該信号ピン
４を介してバスに接続される入出力インタフェース回路
（以下ＩＯインタフェース回路と称す）１１とを有する
従来例の活性装置への挿入ユニットは、バスドライバレ
シーバ１０−１の電源端子及びＩＯインタフェース回路
１１の電源端子は電源ピン３及び、電流制限抵抗１２−
１を介してプリチャージ電源ピン２に接続されている。
ランドピンｌがアースに接続され、プリチャージ電源ピ
ン２が電源に接続され、次に電源ピン３か電源に接続さ
れ、次に信号ピン４が信号バスに接続されるコネクタ５
を有し、且つ該信号ピン４を介して信号バスに接続され
るバスドライバレシーバ（バスインタフェース回路）１
０−１と、該バスインタフェース回路１０．該信号ピン
４を介してバスに接続される入出力インタフェース回路
（以下ＩＯインタフェース回路と称す）１１とを有する
従来例の活性装置への挿入ユニットは、バスドライバレ
シーバ１０−１の電源端子及びＩＯインタフェース回路
１１の電源端子は電源ピン３及び、電流制限抵抗１２−
１を介してプリチャージ電源ピン２に接続されている。
そこで、該ユニットを装置に挿入すると、最初にグラン
ドピン１がアースに接続され、プリチャージ電源ピン２
が電源に接続される。すると、電源より電流制限抵抗１
２−１を介してバスドライバレシーバ１０−１．ＩＯイ
ンタフェース回路１１に電力が供給され、電流制限抵抗
１２−１にて電流を制限されながら、内部の雑音除去用
等のコンデンサ等の電圧を所要の電圧に近づけ、次に電
源ピン３が電源に接続されると電源より所要の電圧が供
給され、バスドライバレシーバ１ｏ−ｔ。
ドピン１がアースに接続され、プリチャージ電源ピン２
が電源に接続される。すると、電源より電流制限抵抗１
２−１を介してバスドライバレシーバ１０−１．ＩＯイ
ンタフェース回路１１に電力が供給され、電流制限抵抗
１２−１にて電流を制限されながら、内部の雑音除去用
等のコンデンサ等の電圧を所要の電圧に近づけ、次に電
源ピン３が電源に接続されると電源より所要の電圧が供
給され、バスドライバレシーバ１ｏ−ｔ。
１０インタフェース回路１１が正常に動作するようにな
り、最後に信号ピン４が信号バスに接続される。
り、最後に信号ピン４が信号バスに接続される。
しかしながら、近年、ユニットは小形化、高機能化、高
速化が進み高密度実装がされ消費電力が増大した為に、
各ピン接続時にユニットに流れる電流の大きさを示すと
第４図に示す如くなる。
速化が進み高密度実装がされ消費電力が増大した為に、
各ピン接続時にユニットに流れる電流の大きさを示すと
第４図に示す如くなる。
即ち、第４図に示す如く、プリチャージ電源ピン２が電
源に接続されると、最初は、バスドライ／＜Ｌｌ’Ｊ−
ハ１０−１及びＩＯインタフェース回路１１の雑音除去
用等のコンデンサ充電用等の電流か流れ、充電されるに
従って減少し、次に電源ピン３が接続されると、雑音除
去用等のコンデンサ充電用の大電流が流れ、装置の電源
電圧を瞬間的に低下し、又信号ピン４が信号バスに接続
された時点では、バスドライバレシーバ１Ｏ−１及びＩ
Ｏインタフェース回路１１は未だ所要の電圧になってい
ないことがある。
源に接続されると、最初は、バスドライ／＜Ｌｌ’Ｊ−
ハ１０−１及びＩＯインタフェース回路１１の雑音除去
用等のコンデンサ充電用等の電流か流れ、充電されるに
従って減少し、次に電源ピン３が接続されると、雑音除
去用等のコンデンサ充電用の大電流が流れ、装置の電源
電圧を瞬間的に低下し、又信号ピン４が信号バスに接続
された時点では、バスドライバレシーバ１Ｏ−１及びＩ
Ｏインタフェース回路１１は未だ所要の電圧になってい
ないことがある。
装置の電源電圧が瞬間的に低下し、又信号ピン４が信号
バスに接続された時点ではバスドライバレシーバ１０−
１及びＩＯインタフェース回路ｌ■は未だ所要の電圧に
なっていないと、バスドライバレジ−ｚ＜ｔｏ−を及び
ＩＯインタフェース回路１１は正常に動作せず、信号バ
スに擾乱をおこすことがあるので、装置活性状態でのユ
ニットの挿入は出来ず、電源を落としてから挿入するこ
とになり、装置のノンストップ化、保守の容易化が出来
ない問題点がある。
バスに接続された時点ではバスドライバレシーバ１０−
１及びＩＯインタフェース回路ｌ■は未だ所要の電圧に
なっていないと、バスドライバレジ−ｚ＜ｔｏ−を及び
ＩＯインタフェース回路１１は正常に動作せず、信号バ
スに擾乱をおこすことがあるので、装置活性状態でのユ
ニットの挿入は出来ず、電源を落としてから挿入するこ
とになり、装置のノンストップ化、保守の容易化が出来
ない問題点がある。
本発明は、装置のノンストップ化、保守の容易化が８来
る活性装置への挿入ユニットの提供を目的としている。
る活性装置への挿入ユニットの提供を目的としている。
第１図は本発明の原理ブロック図である。
第１図に示す如（、装置に挿入した時には、最初に、グ
ランドピンｌがアースに接続され、プリチャージ電源ピ
ン２が電源に接続され、次に電源ピン３が電源に接続さ
れ、次に信号ピン４が信号バスに接続されるコネクタ５
を有し、且つ該信号ピン４を介して信号バスに接続され
るバスインタフェース回路１０と、該バスインタフェー
ス回路１０、該信号ピン４を介してバスに接続されるＩ
Ｏインタフェース回路ＩＩとを有するユニットにおいて
、 インピーダンスが一定の第１の電流制限回路１２と、 該電源ピン３を介して電力が供給されると、非常に大き
な抵抗値を徐々に減する第２の電流制限回路１３と、 該ＩＯインタフェース回路１１に供給される電源電圧を
監視し、所定の電圧になれば、該バスインタフェース回
路１０をイネーブルとする電源監視回路１４とを備え、 且つ該バスインタフェース回路ＩＯの電源端子は該電源
ピン３及び、第１の電流制限回路１２を介して該プリチ
ャージ電源ピン２に接続され、該ＩＯインタフェース回
路１１の電源端子は該第２の電流制限回路１３を介して
該電源ピン３に接続され、 該ユニットを装置に挿入した時は、先ず、該プリチャー
ジ電源ピン２．第１の電流制限回路１２を介して該バス
インタフェース回路ｌｏに電力が供給され、次に、該電
源ピン３を介して該バスインタフェース回路１０に電力
か供給されると共に、該電源ピン３．該第２の電流制限
回路１３を介して該ＩＯインタフェース回路１１に電力
が供給され、該ＩＯインタフェース回路ｌｌの電源電圧
が所定の値になると、該電源監視回路１４により該バス
インタフェース回路１０はイネーブルとされ動作可能と
なるようにする。
ランドピンｌがアースに接続され、プリチャージ電源ピ
ン２が電源に接続され、次に電源ピン３が電源に接続さ
れ、次に信号ピン４が信号バスに接続されるコネクタ５
を有し、且つ該信号ピン４を介して信号バスに接続され
るバスインタフェース回路１０と、該バスインタフェー
ス回路１０、該信号ピン４を介してバスに接続されるＩ
Ｏインタフェース回路ＩＩとを有するユニットにおいて
、 インピーダンスが一定の第１の電流制限回路１２と、 該電源ピン３を介して電力が供給されると、非常に大き
な抵抗値を徐々に減する第２の電流制限回路１３と、 該ＩＯインタフェース回路１１に供給される電源電圧を
監視し、所定の電圧になれば、該バスインタフェース回
路１０をイネーブルとする電源監視回路１４とを備え、 且つ該バスインタフェース回路ＩＯの電源端子は該電源
ピン３及び、第１の電流制限回路１２を介して該プリチ
ャージ電源ピン２に接続され、該ＩＯインタフェース回
路１１の電源端子は該第２の電流制限回路１３を介して
該電源ピン３に接続され、 該ユニットを装置に挿入した時は、先ず、該プリチャー
ジ電源ピン２．第１の電流制限回路１２を介して該バス
インタフェース回路ｌｏに電力が供給され、次に、該電
源ピン３を介して該バスインタフェース回路１０に電力
か供給されると共に、該電源ピン３．該第２の電流制限
回路１３を介して該ＩＯインタフェース回路１１に電力
が供給され、該ＩＯインタフェース回路ｌｌの電源電圧
が所定の値になると、該電源監視回路１４により該バス
インタフェース回路１０はイネーブルとされ動作可能と
なるようにする。
本発明によれば、プリチャージ電源ピン２が電源に接続
された時は、第１の電流制限回路１２にて電流が制限さ
れながらバスインタフェース回路１０に電力が供給され
、次に電源ピン３が電源に接続されると、バスインタフ
ェース回路１０には直ちに電力が供給されバスインタフ
ェース回路１０の電源電圧は所要の電圧になるか、ＩＯ
インタフェース回路ｌｌには、最初は非常に大きな抵抗
値で徐々に抵抗値が減する第２の電流制限回路１３によ
り制限されて電力が供給されるので、電源ピン３か電源
に接続されても、大電流が流れず、装置の電源電圧か低
下することはなく、ＩＯインタフェース回路１Ｎの電源
電圧は徐々に上昇する。
された時は、第１の電流制限回路１２にて電流が制限さ
れながらバスインタフェース回路１０に電力が供給され
、次に電源ピン３が電源に接続されると、バスインタフ
ェース回路１０には直ちに電力が供給されバスインタフ
ェース回路１０の電源電圧は所要の電圧になるか、ＩＯ
インタフェース回路ｌｌには、最初は非常に大きな抵抗
値で徐々に抵抗値が減する第２の電流制限回路１３によ
り制限されて電力が供給されるので、電源ピン３か電源
に接続されても、大電流が流れず、装置の電源電圧か低
下することはなく、ＩＯインタフェース回路１Ｎの電源
電圧は徐々に上昇する。
又電源監視回路１４にてＩＯインタフェース回路１１の
電源電圧を監視し、所要の電圧になってからバスインタ
フェース回路１０をイネーブルとするので、この時点で
はバスインタフェース回路１０及びＩＯインタフェース
回路１１は正常な動作をし、信号バスに擾乱を生ずるこ
とはない。
電源電圧を監視し、所要の電圧になってからバスインタ
フェース回路１０をイネーブルとするので、この時点で
はバスインタフェース回路１０及びＩＯインタフェース
回路１１は正常な動作をし、信号バスに擾乱を生ずるこ
とはない。
よって、装置活性状態でユニットが挿入出来、装置のノ
ンストップ化、保守の容易化が出来る。
ンストップ化、保守の容易化が出来る。
第２図は本発明の実施例の活性装置への挿入ユニットの
ブロック図、第３図は本発明の実施例の電流制限回路の
回路図である。
ブロック図、第３図は本発明の実施例の電流制限回路の
回路図である。
第２図では、バスドライバレシーバ１０−１の電源端子
は第５図の従来例と同じ（、電源ピン３及び、電流制限
用抵抗１２−１を介してプリチャージ電源ピン２に接続
されており、ＩＯインタフェース回路１１の電源端子は
電流制限回路１３−１を介して電源ピン３に接続され、
電源監視回路１４は１０インタフェース回路１１の電源
電圧を監視し、所要の電圧になれば、バスドライバレシ
ーバ１０−１をイネーブルにするようになっている。
は第５図の従来例と同じ（、電源ピン３及び、電流制限
用抵抗１２−１を介してプリチャージ電源ピン２に接続
されており、ＩＯインタフェース回路１１の電源端子は
電流制限回路１３−１を介して電源ピン３に接続され、
電源監視回路１４は１０インタフェース回路１１の電源
電圧を監視し、所要の電圧になれば、バスドライバレシ
ーバ１０−１をイネーブルにするようになっている。
電流制限回路１３−１は、トランジスタＴｒ。
抵抗ＲＩＯ，Ｒ２０，コンデンサＣにて構成され、電源
ピン３か電源に接続されると、コンデンサＣが徐々に充
電されトランジスタＴｒのベースの電圧が上昇し、トラ
ンジスタＴｒのコレクタ、エミッタ間の抵抗値は、無限
大から徐々に減少し０に近（なる。
ピン３か電源に接続されると、コンデンサＣが徐々に充
電されトランジスタＴｒのベースの電圧が上昇し、トラ
ンジスタＴｒのコレクタ、エミッタ間の抵抗値は、無限
大から徐々に減少し０に近（なる。
従って、ユニットに流れる電流は、第４図に示す如く、
プリチャージ電源ピン２か電源に接続されると、第２図
ではＩＯインタフェース回路１１には電流は流れず、最
初は、バスドライバレシーバ１ｏ−ｉの雑音除去用等の
コンデンサ充電電流等が流れ、コンデンサが充電される
に従って電流は減少する。
プリチャージ電源ピン２か電源に接続されると、第２図
ではＩＯインタフェース回路１１には電流は流れず、最
初は、バスドライバレシーバ１ｏ−ｉの雑音除去用等の
コンデンサ充電電流等が流れ、コンデンサが充電される
に従って電流は減少する。
次に、電源ピン３が電源に接続されると、ＩＯインタフ
ェース回路１１にも、電流制限回路１３−１を介して電
流か流れ、電流制限回路１３−１の抵抗値が減少するに
従い電流は徐々に増大してゆ（。
ェース回路１１にも、電流制限回路１３−１を介して電
流か流れ、電流制限回路１３−１の抵抗値が減少するに
従い電流は徐々に増大してゆ（。
従って、ユニットを挿入しても、大電流か流れることは
な（、装置の電源電圧を瞬間的にも低下することはない
。
な（、装置の電源電圧を瞬間的にも低下することはない
。
又ＩＯインタフェース回路１１の電源電圧が所要の電圧
になると、電源監視回路１４はバスドライバレシーバ１
０−１をイネーブルにするので、この時点ではバスイン
タフェース回路１０及びＩＯインタフェース回路１１は
正常な動作をし、信号バスに擾乱を生ずることはない。
になると、電源監視回路１４はバスドライバレシーバ１
０−１をイネーブルにするので、この時点ではバスイン
タフェース回路１０及びＩＯインタフェース回路１１は
正常な動作をし、信号バスに擾乱を生ずることはない。
よって、装置活性状態でユニットが挿入出来、装置のノ
ンストップ化、保守の容易化が出来る。
ンストップ化、保守の容易化が出来る。
尚、電源監視回路１４への電力供給は、バスドライバレ
シーバ１０−１の電源端子への電力供給時に供給される
。
シーバ１０−１の電源端子への電力供給時に供給される
。
第３図の電流制限回路は、電源ピン３が電源に接続に接
続された時点では、１０インタフェース回路１１の電源
端子への電力供給は抵抗２０，２１、・・・２ｎ合計の
大きな抵抗値を介して供給され、又電源端子の電圧は比
較器３１，３２． ・・・３ｎの一方の端子に入力す
るようになっている。
続された時点では、１０インタフェース回路１１の電源
端子への電力供給は抵抗２０，２１、・・・２ｎ合計の
大きな抵抗値を介して供給され、又電源端子の電圧は比
較器３１，３２． ・・・３ｎの一方の端子に入力す
るようになっている。
又電源ピン３より与えられる電圧は抵抗Ｒ１゜Ｒ２，Ｒ
３，・・・Ｒ（ｎ＋１）にて分圧され、分圧された電圧
は比較器３１，３２． ・・・３ｎの他方の端子に基
準電圧として入力するようになっている。
３，・・・Ｒ（ｎ＋１）にて分圧され、分圧された電圧
は比較器３１，３２． ・・・３ｎの他方の端子に基
準電圧として入力するようになっている。
又比較器３１，３２． ・・・３ｎの出力は、リレー
ＲＬ１．ＲＬ２． ・・・ＲＬｎの一方の端子に接続
され、リレーＲＬ１．ＲＬ２． ・・・ＲＬｎの他方
の端子は電源ピン３に接続されている。
ＲＬ１．ＲＬ２． ・・・ＲＬｎの一方の端子に接続
され、リレーＲＬ１．ＲＬ２． ・・・ＲＬｎの他方
の端子は電源ピン３に接続されている。
従って、電源ピン３に電源が接続され、ＩＯインタフェ
ース回路１１の電源端子の電圧が、比較器３１の基準電
圧を越えると、比較器３１の出力にてリレーＲＬＩが動
作し、接点ｒｉｌにて抵抗２０が短絡され、次に■０イ
ンタフェース回路１１の電源端子の電圧が少し上がり、
比較器３２の基準電圧を越えると、比較器３２の出力に
てリレーＲＬ２が動作し、接点ｒｆ２にて抵抗２１が短
絡される如く動作し、最後に比較器３ｎの出力にてリレ
ーＲＬｎが動作し、接点ｒｌｎにて抵抗２ｎが短絡され
電源ピン３の電圧が直接ＩＯインタフェース回路１１の
電源端子に供給される。
ース回路１１の電源端子の電圧が、比較器３１の基準電
圧を越えると、比較器３１の出力にてリレーＲＬＩが動
作し、接点ｒｉｌにて抵抗２０が短絡され、次に■０イ
ンタフェース回路１１の電源端子の電圧が少し上がり、
比較器３２の基準電圧を越えると、比較器３２の出力に
てリレーＲＬ２が動作し、接点ｒｆ２にて抵抗２１が短
絡される如く動作し、最後に比較器３ｎの出力にてリレ
ーＲＬｎが動作し、接点ｒｌｎにて抵抗２ｎが短絡され
電源ピン３の電圧が直接ＩＯインタフェース回路１１の
電源端子に供給される。
従って、ユニットに流れる電流は第４図に示す如く、電
源ピン３を電源に接続した時より徐々に上昇する。
源ピン３を電源に接続した時より徐々に上昇する。
従って、電流制限回路としては、第３図に示す如き回路
を使用しても良い。
を使用しても良い。
以上詳細に説明せる如く本発明によれば、活性装置にユ
ニットを挿入しても、−時的に大電流が流れ装置の電源
電圧を瞬間的に低下することもなく、又バスインタフェ
ース回路１０が動作するのは、バスインタフェース回路
ＩＯ及びＩＯインタフェース回路１１が所要の電圧にな
ってから動作するので信号バスを擾乱することもなく、
装置のノンストップ化が出来、又保守が容易となる効果
がある。
ニットを挿入しても、−時的に大電流が流れ装置の電源
電圧を瞬間的に低下することもなく、又バスインタフェ
ース回路１０が動作するのは、バスインタフェース回路
ＩＯ及びＩＯインタフェース回路１１が所要の電圧にな
ってから動作するので信号バスを擾乱することもなく、
装置のノンストップ化が出来、又保守が容易となる効果
がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例の活性装置への挿入ユニットの
ブロック図、 第３図は本発明の実施例の電流制限回路の回路図、第４
図は従来例及び本発明の実施例の各ピン接続時のユニッ
トに流れる電流の大きさを示す図、第５図は従来例の活
性装置への挿入ユニットのブロック図である。 図において、 ｌはグランドピン、 ２はプリチャージ電源ピン、 ３は電源ピン、 ４は信号ピン、 ５はコネクタ、 ＩＯはバスインタフェース回路、 ｌｏ−１はバスドライバレシーバ、 １１は入出力インタフェース回路、 １２．１３．１３−１は電流制限回路、１２−１は電流
制限用抵抗、 １４は電源監視回路、 ２０〜２ｎ、Ｒ１，Ｒ２，Ｒ３，Ｒｎ、Ｒ２０゜Ｃはコ
ンデンサ、 Ｔｒはトランジスタ、 ＲＬＩ〜ＲＬｎはリレーを示す。 硬直 、を弁明の原理プロ・ツク図 背 、本、発明の芙売１列の盾・注校ｆ〜の挿入ユニ、、、
ｈのアロ４．７り図本斧明の突掩例の電’Ｌｕ’１７１
回］の回署図第３図 −従来 摺４図
ブロック図、 第３図は本発明の実施例の電流制限回路の回路図、第４
図は従来例及び本発明の実施例の各ピン接続時のユニッ
トに流れる電流の大きさを示す図、第５図は従来例の活
性装置への挿入ユニットのブロック図である。 図において、 ｌはグランドピン、 ２はプリチャージ電源ピン、 ３は電源ピン、 ４は信号ピン、 ５はコネクタ、 ＩＯはバスインタフェース回路、 ｌｏ−１はバスドライバレシーバ、 １１は入出力インタフェース回路、 １２．１３．１３−１は電流制限回路、１２−１は電流
制限用抵抗、 １４は電源監視回路、 ２０〜２ｎ、Ｒ１，Ｒ２，Ｒ３，Ｒｎ、Ｒ２０゜Ｃはコ
ンデンサ、 Ｔｒはトランジスタ、 ＲＬＩ〜ＲＬｎはリレーを示す。 硬直 、を弁明の原理プロ・ツク図 背 、本、発明の芙売１列の盾・注校ｆ〜の挿入ユニ、、、
ｈのアロ４．７り図本斧明の突掩例の電’Ｌｕ’１７１
回］の回署図第３図 −従来 摺４図
Claims (1)
- 【特許請求の範囲】 装置に挿入した時には、最初に、グランドピン（１）が
アースに接続され、プリチャージ電源ピン（２）が電源
に接続され、次に電源ピン（３）が電源に接続され、次
に信号ピン（４）が信号バスに接続されるコネクタ（５
）を有し、且つ該信号ピン（４）を介して信号バスに接
続されるバスインタフェース回路（１０）と、該バスイ
ンタフェース回路（１０）、該信号ピン（４）を介して
バスに接続される入出力インタフェース回路（１１）と
を有するユニットにおいて、 インピーダンスが一定の第１の電流制限回路（１２）と
、 該電源ピン（３）を介して電力が供給されると、非常に
大きな抵抗値を徐々に減する第２の電流制限回路（１３
）と、 該入出力インタフェース回路（１１）に供給される電源
電圧を監視し、所定の電圧になれば、該バスインタフェ
ース回路（１０）をイネーブルとする電源監視回路（１
４）とを備え、 且つ該バスインタフェース回路（１０）の電源端子は該
電源ピン（３）及び、第１の電流制限回路（１２）を介
して該プリチャージ電源ピン（２）に接続され、 該入出力インタフェース回路（１１）の電源端子は該第
２の電流制限回路（１３）を介して該電源ピン（３）に
接続され、 該ユニットを装置に挿入した時は、先ず、該プリチャー
ジ電源ピン（２）、第１の電流制限回路（１２）を介し
て該バスインタフェース回路（１０）に電力が供給され
、次に、該電源ピン（３）を介して該バスインタフェー
ス回路（１０）に電力が供給されると共に、該電源ピン
（３）、該第２の電流制限回路（１３）を介して該入出
力インタフェース回路（１１）に電力が供給され、該入
出力インタフェース回路（１１）の電源電圧が所定の値
になると、該電源監視回路（１４）により該バスインタ
フェース回路（１０）はイネーブルとされ動作可能とな
るようにしたことを特徴とする活性装置への挿入ユニッ
ト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283234A JPH04157514A (ja) | 1990-10-20 | 1990-10-20 | 活性装置への挿入ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283234A JPH04157514A (ja) | 1990-10-20 | 1990-10-20 | 活性装置への挿入ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04157514A true JPH04157514A (ja) | 1992-05-29 |
Family
ID=17662827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283234A Pending JPH04157514A (ja) | 1990-10-20 | 1990-10-20 | 活性装置への挿入ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04157514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161606A (ja) * | 1992-11-27 | 1994-06-10 | Mitsubishi Electric Corp | 活線挿抜方式 |
-
1990
- 1990-10-20 JP JP2283234A patent/JPH04157514A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06161606A (ja) * | 1992-11-27 | 1994-06-10 | Mitsubishi Electric Corp | 活線挿抜方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739669A (en) | Electric battery management device | |
| DE19941699A1 (de) | Halbleitersicherung für elektrische Verbraucher | |
| CN111638744A (zh) | 一种电流频率转换电路 | |
| CN110829839A (zh) | 电源控制装置和控制设备 | |
| CN109309375A (zh) | 一种基于单片机控制的poe供电系统 | |
| US4123722A (en) | Operational amplifier decoupling circuit | |
| US5208562A (en) | Bus terminator circuit having RC elements | |
| JPH04157514A (ja) | 活性装置への挿入ユニット | |
| GB2222329A (en) | Power control circuit for reducing inrush current related noise problems | |
| JP2598761Y2 (ja) | 電子機器 | |
| JPH08186944A (ja) | 充電装置 | |
| CN112327690B (zh) | 多模块物理地址采样系统 | |
| JPH01223360A (ja) | 電圧監視回路 | |
| CN218335313U (zh) | 一种可调式过流保护电路 | |
| CN207067837U (zh) | 一种基于基准源的过温保护电路 | |
| JPS62196021A (ja) | 放電回路 | |
| JP2579611Y2 (ja) | 検出装置 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JPH0650015Y2 (ja) | 電源回路 | |
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| RU2000115109A (ru) | Устройство для регулирования избыточной мощности солнечной батареи | |
| JP2801342B2 (ja) | 電源ｏｎ―ｏｆｆ回路 | |
| JPH06149610A (ja) | 可変型電圧レギュレータ回路 | |
| SU826316A1 (ru) | Стабилизатор напряжения постоянного тока 1 | |
| CN117792053A (zh) | 一种基于恒流源电路的限流保护方法和电路 |