JPH04156269A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH04156269A JPH04156269A JP27856190A JP27856190A JPH04156269A JP H04156269 A JPH04156269 A JP H04156269A JP 27856190 A JP27856190 A JP 27856190A JP 27856190 A JP27856190 A JP 27856190A JP H04156269 A JPH04156269 A JP H04156269A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- pulse width
- pulse
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000001514 detection method Methods 0.000 claims description 29
- 238000003079 width control Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 23
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 235000002568 Capsicum frutescens Nutrition 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、チョッパ型のＤＣ−ＤＣ：Ｉンバータに関し
、電力伝送ラインＶ直列に入る第１ス・イッチ素子、チ
ョークコイル及び電力伝送ライン間に接続された第２ス
イッチ素子を含み、第１スイッチ素子及び第２のスイッ
チ素子のデユーティ比によって定まる出力電圧を得る降
昇圧回路を有１７・、この降昇圧回路に含まわる第１ス
イツヂ素子及び第２スイッチ素子を、パルス幅制御回路
により、同期し、た状態で、入力電圧に従ったデユ・−
コイルのパルス、及び出力電圧に従ったテ上−ディ比の
パルスによって、個別に制飢することにより、出力電圧
の一定化を図ると共に、入力電圧の条件を加味して高度
な制御が可能となるＤＣ−ＤＣコンバータを提供で籾る
ようにしたものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a chopper type DC-DC:I inverter, in which a first switch element connected in series with a power transmission line V, a choke coil, and a power transmission line between 17. The step-down/boost circuit includes a second switch element connected to the switch element, and obtains an output voltage determined by the duty ratio of the first switch element and the second switch element. The second switch element is synchronized by a pulse width control circuit, and a dual switch according to the input voltage is operated.
By individually limiting the coil pulse and the T/D ratio pulse according to the output voltage, it is possible to stabilize the output voltage and to perform advanced control by taking into account input voltage conditions. It is designed to provide a DC-DC converter.
〈従来の技術〉
第１０図は従来のす江ツバ型のＤ Ｃ−Ｄ Ｃコンバー
タの電気回路図である。図において、１は降昇汗回路、
３は出力電圧検出回路、４はパルス幅制御回路である。<Prior Art> FIG. 10 is an electrical circuit diagram of a conventional Suede type DC-DC converter. In the figure, 1 is the descending sweat circuit;
3 is an output voltage detection circuit, and 4 is a pulse width control circuit.
隋昇圧回路１は、電力伝送ライン１６に直列に入る第１
スイッチ累イ１１と、第１スイッチ素子１１の出力側に
おいで電力伝送ライン１６に直列に入るチロ−クコイル
１２と、チョークコイル１２の出力端側におい°〔電力
伝送シイ、）１６．１７間に接続された第２スイッチ素
子１３とを含んで構成さねでいる。第１スイッチ素子１
１及び第２スイッチ累子１３は、電界効果トランジスタ
またはバイポーラトランジスタ等で構成さ才ｌている。The SUI booster circuit 1 has a first power supply connected in series to the power transmission line 16
Between the switch element 11, the choke coil 12 connected in series to the power transmission line 16 on the output side of the first switch element 11, and the choke coil 12 on the output side of the choke coil 12. The second switch element 13 is connected to the second switch element 13. First switch element 1
The first and second switch resistors 13 are composed of field effect transistors, bipolar transistors, or the like.
第１スイッチ素子１１及７び兎２スイツナ累了１３は所
定の周波数でオン・オフされ、第１スイツヂ素ゴ１１及
び第２スイッチ素子１３が共にオンのと１に、入力側電
圧１１１．１１２からヂ・→−クコイルｊ２に電力が伝
送され、入力電圧ＶＩＮに従ったエネルギーがチョーク
コイル１２に蓄積される。３４１スイッチ素子１１及び
第２スイツヂ素子１３が共にオフのと幹に、グーヨーク
コイル１２に蓄積されたエネルギーが第１ダイオード１
４及び第２ダイオード１５を介して出力側電圧１１３．
１１４に放出される。この結果５、入力側電圧１１１．
１１２から出力側端一：ｉ！−１１３，１１４に電力が
伝送され、出力側電圧１１３．１１４には、第１スイ・
／ヂ素子ＩＸ及び第２．０スイッチ素子１３のデユーテ
ィ比によって定まる出力電圧Ｖ。が得られる。The first switch element 11 and the second switch element 13 are turned on and off at a predetermined frequency, and when the first switch element 11 and the second switch element 13 are both on, the input side voltage 111.112 Power is transmitted to the choke coil j2, and energy according to the input voltage VIN is stored in the choke coil 12. When both the 341 switch element 11 and the second switch element 13 are off, the energy accumulated in the goo yoke coil 12 is transferred to the first diode 1.
4 and the output side voltage 113 .
114. As a result, 5, input side voltage 111.
From 112 to the output end: i! -113, 114, and the output side voltage 113, 114 is the first switch.
The output voltage V is determined by the duty ratio of the 2nd element IX and the 2.0th switch element 13. is obtained.
出力電圧検出回路３は、抵抗３１．３２からなる抵抗分
圧１す〕路が出力側電圧１１３，１１４間に接続されて
構成され、電力伝送ラインのＨ（力電圧■ｏを検出し２
、検出信号３３をパルス幅制御回路４に供給している。The output voltage detection circuit 3 is constructed by connecting a resistive voltage dividing line consisting of resistors 31 and 32 between the output side voltages 113 and 114, and detects the H (power voltage) of the power transmission line and detects the
, a detection signal 33 is supplied to the pulse width control circuit 4.
パルス幅制御回路４は、所定の周波数信号４１１を発生
する信号発生回路４１ど、パルス幅変調回路（以下ＰＷ
Ｍ回路という、）４２とを含んで構成されている。信号
発生回路４１の周波数信号４１１０周波数は、通常、２
５０ ｋ、 Ｈｚ程度が採用される。ＰＷＭ回路４２は
、検出信号３３と目標の出力電圧ｖ０との偏差を演算し
、偏差に応じたデ、１．−ティ比のパルス４３を周波数
信号４１ Ｉｆ”同期して発生させ、第１スイッチ素子
１１及び第２スイッチ累子１３に出力し１ている。The pulse width control circuit 4 includes a pulse width modulation circuit (hereinafter referred to as PW) such as a signal generation circuit 41 that generates a predetermined frequency signal 411.
) 42 called the M circuit. The frequency signal 4110 frequency of the signal generation circuit 41 is usually 2
Approximately 50k, Hz is used. The PWM circuit 42 calculates the deviation between the detection signal 33 and the target output voltage v0, and performs de,1. A pulse 43 having a -T ratio is generated in synchronization with a frequency signal 41 If'' and is output to the first switch element 11 and the second switch element 13.
検ＬＵＸ−号３３が目標の出力電圧Ｖ。よりも高い場合
はデユーティ比を減少さゼ、低い場合はデユーティ比を
増加させて出力電圧■。を調整する、このように、従来
のＤＣ−ＤＣコンバータは、第１スイッチ素子１１及び
＃ｉＪ２ス・イッチ累子１３のデユーデイ比を間開に変
化さゼることにより、胎−容される範囲の入力電圧Ｖｌ
、ｉから所定の出力電圧■。を得るようになっている。The detection LUX-33 is the target output voltage V. If the output voltage is higher, the duty ratio will be decreased; if it is lower, the duty ratio will be increased. In this way, the conventional DC-DC converter adjusts the range that can be accommodated by changing the duty ratio of the first switch element 11 and the #iJ2 switch resistor 13 at intervals. input voltage Vl
, i to a predetermined output voltage ■. It is now possible to obtain
第１１図は従来のＤＣ−ＤＣＣコンパルの電力伝送効率
な丞した特性図である。図に示すように、従来のＤＣ−
ＤＣコンバータの電力伝送効率は最大でも７５％程度で
ある。FIG. 11 is a characteristic diagram showing the power transmission efficiency of a conventional DC-DCC compal. As shown in the figure, conventional DC-
The power transmission efficiency of a DC converter is about 75% at maximum.
〈発明が解決しようとする課題〉
しかしながら、上述した従来のＤＣ−ＤＣコンバークは
出力電圧の一定化のみを主目標としており、出力電圧を
検出して出力電圧を一定化するために第１スイッチ素子
及び第２スイッチ素子を同期させてオン・オフさせるだ
けの動作モードの利用に留まっていた。このため、入力
電圧の条件を加味した制御、例えば、電力の伝送効率を
最大にして任意の入力電圧から所定の出力電圧を得ると
いう制御に全く考慮がなされていないという問題点があ
る。この種のＤＣ−ＤＣコンバータの入力側には、Ｎｉ
Ｃｄ電池、Ｍｎ電池及びカーバッテリー等が接続される
ので、電池の寿命を長くするために電力の伝送効率を向
上させることは重要な問題である。<Problems to be Solved by the Invention> However, the main goal of the above-mentioned conventional DC-DC converter is only to make the output voltage constant, and the first switch element is used to detect the output voltage and make the output voltage constant. And, the use of the operation mode was limited to simply turning on and off the second switch element in synchronization. Therefore, there is a problem in that no consideration is given to control that takes input voltage conditions into account, for example, control that maximizes power transmission efficiency and obtains a predetermined output voltage from an arbitrary input voltage. On the input side of this type of DC-DC converter, Ni
Since Cd batteries, Mn batteries, car batteries, etc. are connected, it is an important issue to improve the power transmission efficiency in order to extend the life of the batteries.
そこで、本発明のｎ題は、上述した従来の問題点を解決
し、出力電圧の一定化を図ると共に、入力電圧の条件を
加味して高度な制御が可能となるＤＣ−ＤＣコンバータ
を提供することである。Therefore, an object of the present invention is to provide a DC-DC converter that solves the above-mentioned conventional problems, stabilizes the output voltage, and enables advanced control by taking input voltage conditions into account. That's true.
〈課題を解決するための手段〉
上述する課題解決のため、本発明は、降昇圧回路と、入
力電圧検圧回路と、出力電圧検出回路と、パルス幅制御
回路とを含むＤＣ−ＤＣコンバータであって、
前記降昇圧回路は、電力伝送ラインに直列に入る第１ス
イッチ素子と、前記第１スイッチ素子の出力側において
前記電力伝送ラインに直列に入るチョークコイルと、前
記チョークコイルの出力端側において電力伝送ライン間
に接続された第２スイッチ素子とを含み、前記第１スイ
ッチ素子及び第２のスイッチ素子のデユーティ比によっ
て定まる出力電圧を得る回路であり、
前記入力電圧検出回路は、前記電力伝送ラインの入力電
圧を検出し、その検出信号を前記パルス幅制御回路に供
給し、
前記出力電圧検出回路は、前記電力伝送ラインの出力電
圧を検圧し、その検出信号を前記パルス幅制御回路に供
給し、
前記パルス幅制御回路は、所定の周波数信号を発生する
信号発生回路と、第１パルス幅変調回路と、第２パルス
幅変調回路とを含み、
前記第１パルス幅変調回路は、前記周波数信号に同期し
、前記入力電圧に従フた所定のデユーティ比の第１パル
スを、前記′ｓ２スイッチ素子または前言己第１スイッ
チ素子の何れか一方に供給し、
前記第２パルス幅変調回路は、前記周波数信号に同期し
、前記出力電圧を一定化するデユーティ比の′ｓ２パル
スを、前記第１スイッチ素子または前記第２スイッチ素
子の何れか一方に供給すること
を特徴とする。<Means for Solving the Problems> In order to solve the above-mentioned problems, the present invention provides a DC-DC converter including a buck-boost circuit, an input voltage detection circuit, an output voltage detection circuit, and a pulse width control circuit. The buck-boost circuit includes a first switch element connected in series to the power transmission line, a choke coil connected in series to the power transmission line on the output side of the first switch element, and an output end side of the choke coil. and a second switch element connected between the power transmission lines, the circuit obtains an output voltage determined by the duty ratio of the first switch element and the second switch element, and the input voltage detection circuit is configured to detect the power The output voltage detection circuit detects the input voltage of the transmission line and supplies the detection signal to the pulse width control circuit, and the output voltage detection circuit detects the output voltage of the power transmission line and supplies the detection signal to the pulse width control circuit. the pulse width control circuit includes a signal generation circuit that generates a predetermined frequency signal, a first pulse width modulation circuit, and a second pulse width modulation circuit; supplying a first pulse with a predetermined duty ratio in synchronization with the frequency signal and according to the input voltage to either the 's2 switch element or the first switch element; and the second pulse width modulation circuit. is characterized in that a 's2 pulse with a duty ratio that is synchronized with the frequency signal and makes the output voltage constant is supplied to either the first switching element or the second switching element.
く作用〉
第１パルス幅変調回路は、周波数信号に同期し、入力電
圧に従った所定のデユーティ比の第１パルスを、例えば
、第２スイッチ素子に供給し、第２パルス幅変調回路は
、周波数信号に同期し、出力電圧を一定化するデユーテ
ィ比の第２パルスを、例えば、１４１スイッチ素子に供
給するようにしであるので、３４１パルスと第２パルス
のデユーティ比を、同期した状態で、個別に任意に設定
し、両スイッチ素子のデユーティ比によって定まる動作
モードを任意に設定できる。このため、例えば、任意の
入力電圧から所定の出力電圧を得るときに電力伝送効率
を最大にする等、出力電圧の一定化と共に、入力電圧の
条件を加味した高度な制御が可能となる。Function> The first pulse width modulation circuit synchronizes with the frequency signal and supplies a first pulse with a predetermined duty ratio according to the input voltage to, for example, the second switch element, and the second pulse width modulation circuit: Since the second pulse with a duty ratio that is synchronized with the frequency signal and has a constant output voltage is supplied to the 141 switch element, for example, the duty ratio of the 341 pulse and the second pulse are synchronized. They can be individually set arbitrarily, and the operation mode determined by the duty ratio of both switching elements can be arbitrarily set. Therefore, it is possible to stabilize the output voltage and perform sophisticated control that takes into account input voltage conditions, such as maximizing power transfer efficiency when obtaining a predetermined output voltage from an arbitrary input voltage.
第１パルスを第１スイッチ素子に供給し、第２パルスを
第２スイッチ素子に供給しても、同様の作用が得られる
。A similar effect can be obtained by supplying the first pulse to the first switch element and the second pulse to the second switch element.
〈実施例〉
第１図は本発明に係る実施例のＤＣ−ＤＣコンバータの
電気回路図である０図において、ｉｔ。<Embodiment> FIG. 1 is an electric circuit diagram of a DC-DC converter according to an embodiment of the present invention.
図と同一の参照符号は同一性ある構成部分を示している
。２は入力電圧検出回路、４はパルス幅制御回路である
。入力電圧検出回路２は、抵抗２１．２２からなる抵抗
分圧回路が入力側電圧１１１．１１２に接続されて構成
され、電力伝送ラインに供給される入力電圧ＶＩＮを検
出し、検出信号２３をパルス幅制御回路４に供給してい
る。The same reference numerals as in the figures indicate identical components. 2 is an input voltage detection circuit, and 4 is a pulse width control circuit. The input voltage detection circuit 2 is configured by connecting a resistive voltage divider circuit consisting of resistors 21 and 22 to an input voltage 111 and 112, and detects the input voltage VIN supplied to the power transmission line and pulses the detection signal 23. It is supplied to the width control circuit 4.
パルス幅制御回路４は、所定の周波数信号４１１を発生
する信号発生回路４１と、第１パルス幅変調回路（ＰＷ
Ｍ回路）４２１と、第２ＰＷＭ回銘４２２とを含んで構
成さねている。第１ＰＷＭ回路４２１は、信号発生回路
４１０発生ずる周波数信号４１１に同期し、入力電圧検
出回路３から供給される検出信号２３を受け、入力電圧
Ｖ１１１に従った所定のデユーティ比の第１パルス４３
１を、第２スイッチ素子１３に出力する。Ｆｉ２ＰＷＭ
回路４２２は、信号発生回路４１の発生する周波数信号
４１１に同期し、出力電圧検出回路３から供給される検
出化Ｊ＋３３を受け、出力電圧■。The pulse width control circuit 4 includes a signal generation circuit 41 that generates a predetermined frequency signal 411, and a first pulse width modulation circuit (PW
M circuit) 421 and a second PWM circuit 422. The first PWM circuit 421 receives the detection signal 23 supplied from the input voltage detection circuit 3 in synchronization with the frequency signal 411 generated by the signal generation circuit 410, and generates a first pulse 43 with a predetermined duty ratio according to the input voltage V111.
1 is output to the second switch element 13. Fi2PWM
The circuit 422 synchronizes with the frequency signal 411 generated by the signal generation circuit 41, receives the detection signal J+33 supplied from the output voltage detection circuit 3, and outputs the voltage ■.
を−変化するデユーティ比の第２パルス４３２を第１ス
イツヂ素子１１に出力す゛る。A second pulse 432 with a duty ratio that changes - is output to the first switching element 11.
第２図は本発明に係る実施例のＤＣ−ＤＣコ〕ノバータ
の動作を説明する等価回路図である６第１スイッチ素子
１１と第２スイツヂ素子１３は、デユーティ比が個別に
決定さ唱た第２パルスど第１パルスどによりオン・オフ
されるので、動作子−１では４種類ある。図において、
第２図（ａ）に示すモード１は、第１スイツヂ累子１１
がオンで第２スイッチ１３がオンの状態を示し、第２図
（ｂ）に示すギード２は、第１スイッチ１１がオンで第
２スイツナ素子１３がオフの状態を示し、第２図（Ｃ）
に示す（−ド３は、第１スイッチ素子１１がオフで第２
スイッチ素子１３がオフの状態を示し、第２図（ｄ）に
示すモード４は、第１スイッチ集ｆ１１がオフ”で第２
スイツヂ累了１３がオンの状態を示している。FIG. 2 is an equivalent circuit diagram explaining the operation of the DC-DC converter according to the embodiment of the present invention.6 The first switching element 11 and the second switching element 13 have duty ratios determined individually. Since the second pulse and the first pulse are turned on and off, there are four types of actuator-1. In the figure,
In mode 1 shown in FIG. 2(a), the first switchboard 11
is on and the second switch 13 is on, and the gear 2 shown in FIG. 2(b) shows a state where the first switch 11 is on and the second switch 13 is off, and FIG. )
(−3) shows that the first switch element 11 is off and the second switch element 11 is off.
In mode 4 shown in FIG. 2(d), in which the switch element 13 is off, the first switch set f11 is off and the second
The switch 13 is on.
第３図は本発明に係る実施例のＤＣ−ＤＣコンバータの
動作状態を説明する波形図である、図においで、第３図
（ａ）に示す波形は、東１スイッチ素Ｉ”〜１１の端ｆ
電圧の状態を、第３図（ｂ）に示す波形は、第２．スイ
ッチ素子１３の電圧電圧の状態を、第３図（Ｃ）に示す
波形は、チョークコイル１２の電圧電圧の状態を、第３
図（ｔｉ）に示す波形は、チヨ・・−クニコ・イル１２
に清１れる電流の状態を王れぞれ示している。FIG. 3 is a waveform diagram illustrating the operating state of the DC-DC converter according to the embodiment of the present invention. In the diagram, the waveform shown in FIG. end f
The waveform of the voltage state shown in FIG. 3(b) is as follows. The waveform shown in FIG. 3C shows the voltage state of the switch element 13, and the waveform shown in FIG.
The waveform shown in figure (ti) is
Each figure shows the state of the current depending on the condition.
本発明では、第１パルス及び第２パルスのデ：ｒ−−−
５−イ比を適切に選択することにより、ｆ来の１ｊ作モ
ー ドである（−一ド１とモート３との中間に新しいモ
ード２を挿入した構成としバ〔いる。In the present invention, the first pulse and the second pulse are:r---
By appropriately selecting the 5-A ratio, a configuration can be created in which a new mode 2 is inserted between mode 1 and mode 3, which is the 1J operation mode since f.
第２図及び第３図に基づいてＤＣ−ＤＣ：ｆｆンバータ
の動作を説明する。The operation of the DC-DC:ff inverter will be explained based on FIGS. 2 and 3.
モード１について説明する。第２スイッチ素子１３がオ
ンした場合、出力電圧■。はダ・イオ〜ド１５の整流作
用により降昇圧回路１に何ら影響を与えない５このため
、第１スイッチ素子１１がオンすると、チョークコイル
１２は入力電圧ＶＩＮに対抗する銹導起電力を発生ずる
。チョークコイル１２に流れる電流の変化ΔＩＬＬは、
チａ−り′フィル１２の自己インダクタンスをり、ｉ！
スイッヂ素子１１がオン、かつ、第２スイッチ素子１３
がオンとなる時間を丁、とするど、以下のように求めら
れる。Mode 1 will be explained. When the second switch element 13 is turned on, the output voltage is ■. does not have any effect on the buck-boost circuit 1 due to the rectification action of the diode 15. Therefore, when the first switch element 11 is turned on, the choke coil 12 generates a galvanic electromotive force that opposes the input voltage VIN. arise. The change ΔILL in the current flowing through the choke coil 12 is
The self-inductance of the fill 12 is i!
Switch element 11 is on and second switch element 13
Let d be the time when the switch is turned on, and it can be calculated as follows.
△１１、＋＝Ｖ＋Ｎ＝ＴＩ、、’ｔ、 ” Ｈ（１
）モード２について説明する。′８２スイッチ累子１３
がオンになると、入力電圧ｖ１．４と出力電圧■。との
バランスから、チョークコイル１２にはＩＶＩ）１
ｖｏｌの電圧が発生し、チョークコイル１２に流れる電
流の変化△ＩＬ２は、第１スイッヂ素−１′：１．１が
オン、かつ、第２スイッチ素子１３がオフとなるＭ間を
Ｔ２どすると、以下のように求められる。△11, +=V+N=TI,,'t, ”H(1
) Mode 2 will be explained. '82 Switch Yuko 13
When turned on, the input voltage v1.4 and the output voltage ■. From the balance, choke coil 12 has IVI) 1
A voltage of vol is generated and the change in the current flowing through the choke coil 12 is ΔIL2 when T2 is changed between M where the first switch element -1':1.1 is on and the second switch element 13 is off. , is obtained as follows.
△ＩＬ２＝ ｌ ＶＩＮ ｖｏｉ Ｔ２ ／Ｌ ・・
・ （２）モー ド３について説明する。第１スイ−／
１−素子１１がオフになるので、入力電圧ＶＩＮの降Ｅ
圧回路１への影響はなくなる。＄２スイッヂ素子１３が
オフになると、ヂ３−クコイル１２に蓄積されたエネル
ギーが出力側電圧１１３．１１４を介して放出される。△IL2= l VIN voi T2 /L...
・(2) Mode 3 will be explained. 1st suite/
1-Element 11 is turned off, so the input voltage VIN drops E
There is no influence on the pressure circuit 1. When the $2 switch element 13 is turned off, the energy stored in the $2 switch coil 12 is released via the output voltage 113,114.
この時にチョークコイル１２、に発生する電圧は、出力
電圧Ｖ。「等しく、極性が反対どなるので、ラー→・−
クコイル１２に流、れる電流の変化△Ｎ１．３は、第１
スイッチ素子１１がオフ、かつ、第２スイッチ素７−３
３がオフとなる時間なＴ、とするど以下のように求めら
れる。The voltage generated in the choke coil 12 at this time is the output voltage V. “Equal and opposite in polarity, so Ra→・−
The change ΔN1.3 in the current flowing through the coil 12 is the first
Switch element 11 is off, and second switch element 7-3
If T is the time when 3 is turned off, it can be calculated as follows.
△１ ｔ＊＝−ｖｏ ＝Ｔ３ ／ Ｌ ・・・（３
）モード４は、第２スイッチ素ゴ１３がオンであるから
、チョークコイル１２から出力側電圧１１３．１１４へ
のエネルギー伝送は行なわ第１ない。△1 t*=-vo =T3/L...(3
) In mode 4, since the second switch element 13 is on, energy is not transmitted from the choke coil 12 to the output side voltages 113 and 114.
チョークコイル１２に流れる電流は、第１スイッチ素子
１１がオン時間中と、オフ時間中とで一致するので、（
１）〜（３）式より、入力電圧ＶＴＮと出力電圧ｖ０と
の間には以下の関係が成立する。The current flowing through the choke coil 12 is the same when the first switch element 11 is on and off, so (
From equations 1) to (3), the following relationship is established between the input voltage VTN and the output voltage v0.
Ｖ＋ｘ・ＴＩ ／Ｌ＋ Ｉ ＶｒＮ−Ｖｏ Ｉ ・Ｔ
Ｉ ／Ｌ−Ｖｏ −Ｔｓ／Ｌ ・・・ （
４）Ｖｏ ＝（ＴＩ ＋７２）／ （ＴＩ ＋ＴＪ ・
ＶＩＮＶｏ−ＤＩ ／（１−Ｄ２）−ＶＩＮ−−−（５
）但し、Ｄ、＝Ｔ、＋Ｔ、／Ｔ
Ｄ、＝Ｔ、／Ｔ
Ｔ ＝ Ｔ 、＋ ７２ ＋ Ｔ ｓ
このことから、任意の入力電圧ＶＩＮから一定の出力電
圧ｖｏを得るためには、入力電圧ＶＩＮに従ってデユー
ティ比り、 、Ｄ、の値を所定の値に設定すればよい。V+x・TI /L+I VrN−Vo I・T
I /L-Vo-Ts/L... (
4) Vo = (TI +72)/ (TI +TJ ・
VINVo-DI /(1-D2)-VIN---(5
) However, D, = T, +T, /T D, = T, /T T = T, +72 + Ts From this, in order to obtain a constant output voltage vo from any input voltage VIN, the input According to the voltage VIN, the duty ratio and the values of D can be set to predetermined values.
この（５）式の意味するところは、入力電圧Ｖ、Ｎから
出力電圧Ｖ。を得るためのデユーティ比り、、Ｄ、の組
み合せは無数にあり、何れか一方を決定すると、相手方
もそれにつれて一意に定まるということである０本実施
例では、電力伝送効率を最大にして任意の入力電圧から
所定の出力電圧を得るようにデユーティ比り。This equation (5) means that the output voltage V is calculated from the input voltages V and N. There are an infinite number of combinations of duty ratios, , D, to obtain , and when one is determined, the other is also uniquely determined accordingly. The duty ratio is adjusted to obtain the specified output voltage from the input voltage.
を決定し、圧力電圧を一定化するようにデユーティ比Ｄ
１を決定している。デユーティ比ＤＩは第２ＰＷＭＤＯ
ｉ４２２、テｓ −ティ比Ｄ 、 ｉｔ ｉＥ ＩＰＷ
Ｍ回路４２１がそれぞれ決定している。is determined, and the duty ratio D is set so as to keep the pressure voltage constant.
1 has been determined. Duty ratio DI is 2nd PWMDO
i422, test ratio D, it iE IPW
The M circuit 421 determines each.
第３図において斜線で示した部分は、従来のＤＣ−ＤＣ
コンバータにおけるチョークコイル１２に流れる電流波
形である。モード２部分がないので、その分チョークコ
イル１２の電流変化が大きくなっている。The shaded area in Fig. 3 is the conventional DC-DC
This is a current waveform flowing through choke coil 12 in the converter. Since there is no mode 2 portion, the current change in the choke coil 12 increases accordingly.
第４図はパルス幅制御回路４の動作の一例を説明する信
号波形図である。第４図（ａ）に示す波形は、信号発生
回路４１で発生する周波数信号波形４１１である。第４
図（ｂ）に示す波形は、第１ ＰＷＭ回路４２１から第
２スイッチ素子１３に供給される第１パルス波形４３１
である。第４図（ｃ）に示す波形は、第２ ＰＷＭ回路
４２２から第１スイッチ素子１１に供給される第２パル
ス波形４３２である。信号発生回路４１は、周期がＴと
なる鋸状の周波数信号４１１を発生し、第１ＰＷＭ回路
４２１及び第２ＰＷＭ回路４２２に送信する。本実施例
では、周波数信号４１１の周波数は２５０ｋＨｚに設定
しである。FIG. 4 is a signal waveform diagram illustrating an example of the operation of the pulse width control circuit 4. The waveform shown in FIG. 4(a) is a frequency signal waveform 411 generated by the signal generation circuit 41. Fourth
The waveform shown in Figure (b) is the first pulse waveform 431 supplied from the first PWM circuit 421 to the second switch element 13.
It is. The waveform shown in FIG. 4(c) is a second pulse waveform 432 supplied from the second PWM circuit 422 to the first switch element 11. The signal generation circuit 41 generates a sawtooth frequency signal 411 with a period of T, and transmits it to the first PWM circuit 421 and the second PWM circuit 422. In this embodiment, the frequency of the frequency signal 411 is set to 250 kHz.
第１ ＰＷＭ回路４２１は、各入力電圧Ｖ。Ｎから定格
出力電圧ｖ０及び定格出力電圧工。を得るときに、最大
伝送効率で達成するデユーティ比Ｄ２を、関数またはデ
ータの形で有しており、検出信号２３からその最大伝送
効率のデユーティ比Ｄ２を得るべく電圧ＶＰＩを演算し
、周波数信号４１１と比較し、第１パルス４３１を発生
する。ｉ２ＰＷＭ２ＰＷ２２は、検出信号３３から、出
力電圧ｖ０を一定化するためのデユーティ比Ｄ１を得る
べく電圧ＶＰ２を演算し、周波数信号４１１と比較し、
第２パルス４３２を発生する。これによフて、出力電圧
Ｖｏを一定化するために必要な第２パルス４３２が第１
スイッチ素子１１に与えられ、印加させる入力電圧ＶＩ
％Ｉに対して最大の電力伝送効率を得るためのｙｇ１パ
ルス４３１が第２スイッチ素子１３に与えられる。The first PWM circuit 421 receives each input voltage V. From N to rated output voltage v0 and rated output voltage. When obtaining the maximum transmission efficiency, the duty ratio D2 to be achieved with the maximum transmission efficiency is provided in the form of a function or data, and the voltage VPI is calculated from the detection signal 23 to obtain the duty ratio D2 of the maximum transmission efficiency, and the frequency signal 411, and a first pulse 431 is generated. The i2PWM2PW22 calculates a voltage VP2 from the detection signal 33 in order to obtain a duty ratio D1 for making the output voltage v0 constant, and compares it with the frequency signal 411.
A second pulse 432 is generated. As a result, the second pulse 432 necessary to keep the output voltage Vo constant is
Input voltage VI given to and applied to the switch element 11
A yg1 pulse 431 is applied to the second switch element 13 to obtain the maximum power transfer efficiency with respect to %I.
これによって、出力電圧の一定化を図ると共に、入力電
圧の条件を加味した高度なＩＩＪｔｊ７Ｂが可能となる
ＤＣ−ＤＣコンバータが提供できるようになる。As a result, it is possible to provide a DC-DC converter that can stabilize the output voltage and perform advanced IIJtj7B in consideration of input voltage conditions.
第５図は本発明に係る実施例により得られる電力伝送効
率を示す特性図である。第６図はその場合の入力電圧に
対する最大伝送効率を得るためのデユーティ特性図であ
る。！６図に示すデユーティ比のパルスが第１パルスと
して、ｌ４ＥＩ ＰＷＭ回路４２１から第２スイッチ素
子１３に与えられる。FIG. 5 is a characteristic diagram showing the power transmission efficiency obtained by the embodiment according to the present invention. FIG. 6 is a duty characteristic diagram for obtaining the maximum transmission efficiency with respect to the input voltage in that case. ! A pulse having a duty ratio shown in FIG. 6 is applied as a first pulse from the l4EI PWM circuit 421 to the second switch element 13.
本実施例によれば、電力伝送効率は８５％程度まで改善
されており、従来より１０％程、伝送効率を向上させた
ＤＣ−ＤＣコンバータを提供できる。これによって、Ｎ
ｉＣｄ電池等の寿命を延ばすことができる。伝送効率が
改善されているのは、第３図に示すようにチョークコイ
ル１２に流れる電流の変化が小さく抑えられるからであ
る。According to this embodiment, the power transmission efficiency is improved to about 85%, and it is possible to provide a DC-DC converter whose transmission efficiency is improved by about 10% compared to the conventional one. By this, N
The lifespan of iCd batteries etc. can be extended. The transmission efficiency is improved because, as shown in FIG. 3, changes in the current flowing through the choke coil 12 are suppressed to a small level.
第７図は別の実施例に係るＤＣ−ＤＣコンバータの電気
回路図である。第１図の実施例との相遠点は、第１ Ｐ
ＷＭ回路４２１からＳ１パルス４３１をＳ１スイッチ素
子ｉ１に与え、第２ＰＷＭ回路４２２から第２パルス４
３２を第２スイッチ素子１３に−５えるようにしたこと
である。FIG. 7 is an electrical circuit diagram of a DC-DC converter according to another embodiment. The apical point with the embodiment of FIG. 1 is the 1st P
The S1 pulse 431 is applied from the WM circuit 421 to the S1 switch element i1, and the second pulse 4 is applied from the second PWM circuit 422.
32 is added to the second switch element 13 by -5.
′ｓ８図は別の実施例により得られる電力伝送効率を示
す特性図である。第９図はその場合の入力電圧に対する
最大伝送効率を得るためのデフ−ティ特性図である。第
９図に示すデユーティ比のパルスが第１パルスとし、て
、第ｔ ＰＷＭ回路４２１から第１スイッチ累子１１に
与えられる。Figure 's8 is a characteristic diagram showing the power transmission efficiency obtained by another embodiment. FIG. 9 is a duty characteristic diagram for obtaining the maximum transmission efficiency with respect to the input voltage in that case. The pulse having the duty ratio shown in FIG. 9 is the first pulse, and is applied from the t-th PWM circuit 421 to the first switch resistor 11.
この実施例におい′τも、電力伝送効Ｖが８５％程度ま
で改者され°τおり、従来のＤＣ−ＤＣコンバータに対
し′で伝逢効寮を１０％向上させたＤＣ−ＤＣコンバー
タを提供できる。In this embodiment, the power transmission efficiency V has also been improved to about 85%, providing a DC-DC converter with a 10% improvement in power transmission efficiency compared to conventional DC-DC converters. can.
〈発明の効果〉
以］、述べたように、本発明によりば、第１パルス幅変
調回路は、周波数侶唾に同期し５、入力可、圧に従った
所定のデー−ティ比の第１パルスを、例えば、第２スイ
ッチ素子に供給し７、第２パルス幅変調回路は、周波数
信号に同期し、出力電圧を一定化するデユーデイ比の第
２パルスを、例えば、第１ス・イッチ素子に供給するよ
うにしであるので、出力電圧を一定化すると共に、入力
電圧の条件を加味１２だ高度な制飢の可能なりＣ−ＤＣ
コンバータを捏イ共できる。<Effects of the Invention> As described above, according to the present invention, the first pulse width modulation circuit is synchronized with the frequency and the input is possible, and the first pulse width modulation circuit has a predetermined duty ratio according to the pressure. The second pulse width modulation circuit supplies the pulse to, for example, the second switch element 7, and the second pulse width modulation circuit supplies the second pulse to, for example, the first switch element, in synchronization with the frequency signal and having a duty ratio that makes the output voltage constant. Since the output voltage is kept constant and the input voltage conditions are taken into consideration, advanced starvation control is possible.
You can share the converter.
第１図は本発明に係る実施例のＤＣ−ＤＣコ、ノバータ
の電気回路図、第２図（ａ）へ・（ｄ）はそのＤＣ−Ｄ
Ｃコンバータの動作を説明する等価回路図、第３図（ａ
）−（ｄ）は同しくそのＤＣ”−ＤＣｌ、：ｌンバータ
の動作状態を説、明する波形図、第４図（ａ）〜（Ｃ）
はパルス幅制御回路の動作を説明する信号波形図、第５
図は本発明に係る実施例により得られる電力伝送効率を
示す特性図、第６図は入力電圧に対する最大伝送効率を
得るためのデユーティ特性図、第７図は別の実施例に係
るＤＣ−ＤＣコンバータの電気回路図、第８図は別の実
施例にＪ：り得られるτ、カイム送効″ＪＪ′を・乃〈
ず特性図、第９図は人力Ｎ斤に対する最大伝送効率を得
るためのデフ−ティ特性図、第１Ｏ図は従来のチリツバ
型のＤ Ｃ１−ＤＣＣコノパーの電気回路図、第１１図
は従来のＤＣ−ＤＣコンバータの電力伝送効Ｙを刀＼″
ず特性図である。
１・・・聞２圧回路
１１・・・第１スイッチ素子
１２・・・チョークコイル
１３・・・第２スイッチ素子
２・・・入力電圧検出回路
３・・・出力電圧検出回路
４・・・パルス幅制御回路
４１・・・信号発生回路
４２１・・第１パルス［変調回路（ＰＷＭ回路）４２２
・・第２パルス［変調回路
第 １ 図
第２図
ＶＡＮ
第３図
時間
（ｄ）
第４図
第５図
第６図
入力電圧（■）
第７図
第８図
第９図
入力電圧（Ｖ）
第１０図
第１１図
入力電圧（Ｖ）Figure 1 is an electric circuit diagram of the DC-DC converter according to the embodiment of the present invention, and Figure 2 (a) and (d) are the DC-DC
Fig. 3 (a) is an equivalent circuit diagram explaining the operation of the C converter.
)-(d) are waveform diagrams illustrating the operating state of the DC"-DCl, :l inverter, and FIGS. 4(a) to (C)
5 is a signal waveform diagram explaining the operation of the pulse width control circuit.
The figure is a characteristic diagram showing the power transmission efficiency obtained by the embodiment according to the present invention, FIG. 6 is a duty characteristic diagram for obtaining the maximum transmission efficiency with respect to the input voltage, and FIG. 7 is a DC-DC diagram according to another embodiment. The electrical circuit diagram of the converter, FIG.
Fig. 9 is a duty characteristic diagram for obtaining the maximum transmission efficiency against human power N, Fig. 1O is an electrical circuit diagram of a conventional chili brim type D C1-DCC conoper, Fig. 11 is a conventional The power transmission effect Y of the DC-DC converter is a sword\''
This is a characteristic diagram. 1... Bi-voltage circuit 11... First switch element 12... Choke coil 13... Second switch element 2... Input voltage detection circuit 3... Output voltage detection circuit 4... Pulse width control circuit 41... Signal generation circuit 421... First pulse [Modulation circuit (PWM circuit) 422
...2nd pulse [Modulation circuit 1 Figure 2 VAN Figure 3 Time (d) Figure 4 Figure 5 Figure 6 Figure 6 Input voltage (■) Figure 7 Figure 8 Figure 9 Input voltage (V) Figure 10 Figure 11 Input voltage (V)
Claims (3)
出回路と、パルス幅制御回路とを含むＤＣ−ＤＣコンバ
ータであって、 前記降昇圧回路は、電力伝送ラインに直列に入る第１ス
イッチ素子と、前記第１スイッチ素子の出力側において
前記電力伝送ラインに直列に入るチョークコイルと、前
記チョークコイルの出力端側において電力伝送ライン間
に接続された第２スイッチ素子とを含み、前記第１スイ
ッチ素子及び第２のスイッチ素子のデューティ比によっ
て定まる出力電圧を得る回路であり、 前記入力電圧検出回路は、前記電力伝送ラインの入力電
圧を検出し、その検出信号を前記パルス幅制御回路に供
給し、 前記出力電圧検出回路は、前記電力伝送ラインの出力電
圧を検出し、その検出信号を前記パルス幅制御回路に供
給し、 前記パルス幅制御回路は、所定の周波数信号を発生する
信号発生回路と、第１パルス幅変調回路と、第２パルス
幅変調回路とを含み、 前記第１パルス幅変調回路は、前記周波数信号に同期し
、前記入力電圧に従った所定のデューティ比の第１パル
スを、前記第２スイッチ素子または前記第１スイッチ素
子の何れか一方に供給し、 前記第２パルス幅変調回路は、前記周波数信号に同期し
、前記出力電圧を一定化するデューティ比の第２パルス
を、前記第１スイッチ素子または前記第２スイッチ素子
の何れか一方に供給すること を特徴とするＤＣ−ＤＣコンバータ。(1) A DC-DC converter including a buck-boost circuit, an input voltage detection circuit, an output voltage detection circuit, and a pulse width control circuit, wherein the buck-boost circuit includes a first converter connected in series to a power transmission line. a switch element; a choke coil connected in series to the power transmission line on the output side of the first switch element; and a second switch element connected between the power transmission lines on the output side of the choke coil; The circuit obtains an output voltage determined by the duty ratio of the first switch element and the second switch element, and the input voltage detection circuit detects the input voltage of the power transmission line and transmits the detection signal to the pulse width control circuit. The output voltage detection circuit detects the output voltage of the power transmission line and supplies the detection signal to the pulse width control circuit, and the pulse width control circuit generates a signal of a predetermined frequency. a generator circuit, a first pulse width modulation circuit, and a second pulse width modulation circuit, the first pulse width modulation circuit being synchronized with the frequency signal and having a predetermined duty ratio according to the input voltage. 1 pulse to either the second switching element or the first switching element, and the second pulse width modulation circuit synchronizes with the frequency signal and maintains the output voltage at a constant duty ratio. A DC-DC converter characterized in that two pulses are supplied to either the first switching element or the second switching element.
２スイッチ素子に出力し、前記第２パルス幅変調回路は
前記第２パルスを第１スイッチ素子に出力することを特
徴とする請求項１に記載のＤＣ−ＤＣコンバータ。(2) The first pulse width modulation circuit outputs the first pulse to a second switch element, and the second pulse width modulation circuit outputs the second pulse to the first switch element. The DC-DC converter according to item 1.
１スイッチ素子に出力し、前記第２パルス幅変調回路は
前記第２パルスを第２スイッチ素子に出力することを特
徴とする請求項１に記載のＤＣ−ＤＣコンバータ。(3) The first pulse width modulation circuit outputs the first pulse to a first switch element, and the second pulse width modulation circuit outputs the second pulse to a second switch element. The DC-DC converter according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27856190A JPH04156269A (en) | 1990-10-17 | 1990-10-17 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27856190A JPH04156269A (en) | 1990-10-17 | 1990-10-17 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04156269A true JPH04156269A (en) | 1992-05-28 |
Family
ID=17598981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27856190A Pending JPH04156269A (en) | 1990-10-17 | 1990-10-17 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04156269A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677486U (en) * | 1993-04-09 | 1994-10-28 | 東光株式会社 | Buck-boost DC-DC converter |
| JP2003507997A (en) * | 1999-08-03 | 2003-02-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | DC / DC up / down converter |
| JP2017073280A (en) * | 2015-10-07 | 2017-04-13 | 株式会社デンソー | Illumination device |
-
1990
- 1990-10-17 JP JP27856190A patent/JPH04156269A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677486U (en) * | 1993-04-09 | 1994-10-28 | 東光株式会社 | Buck-boost DC-DC converter |
| JP2003507997A (en) * | 1999-08-03 | 2003-02-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | DC / DC up / down converter |
| JP2017073280A (en) * | 2015-10-07 | 2017-04-13 | 株式会社デンソー | Illumination device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10397992B2 (en) | Method and apparatus for calculating an average value of an inaccessible current from an accessible current | |
| US6137274A (en) | Switching DC-to-DC converter and conversion method with current sharing between paralleled channels | |
| EP2564497B1 (en) | Direct current voltage conversion circuit | |
| CN102270430B (en) | Light emitting diode drive device and possess its electronic equipment | |
| US7868603B2 (en) | Method and apparatus to compensate for supply voltage variations in a PWM-based voltage regulator | |
| US7595617B2 (en) | Switching power supply control | |
| US7106035B2 (en) | Inductor current sensing scheme for PWM regulator | |
| EP1632827B1 (en) | Control circuit for current mode buck converter | |
| US7342385B2 (en) | Drive circuit for two switching converter stages in a voltage converter | |
| EP2051363A1 (en) | Power conversion circuit | |
| CN104518660B (en) | A kind of multiphase power converter and its control method | |
| JP2017135812A (en) | Dc/dc converter, control circuit of them, control method, and system power source | |
| CN103053102A (en) | Reducing ripple current in a switched-mode power converter employing a bridge topology | |
| JPH04156269A (en) | Dc-dc converter | |
| KR20150017639A (en) | Power supply device | |
| US9705412B2 (en) | Pulsed feedback switching converter | |
| CN113949267B (en) | Four-switch BUCKBOOST controller based on average current mode | |
| CN112688540B (en) | Switching power converter and boost turn-off time adaptive adjusting unit | |
| KR101813060B1 (en) | Switched-mode power supply | |
| KR20090105229A (en) | Parallel operation of interleaved switching converter circuit | |
| KR20150022161A (en) | Power supply device | |
| Singh et al. | Design and control of two stage battery charger for low voltage electric vehicle using high gain buck-boost pfc ac-dc converter | |
| RU218981U1 (en) | Stabilized current source key control device in a solar battery simulator | |
| KR20180126940A (en) | Buck-boost dc/dc converter | |
| Gammoh et al. | Design and Simulation of a Three-Phase Switching Synchronous Buck Regulator |