JPH04154319A - Encoder/decoder - Google Patents

Encoder/decoder

Info

Publication number
JPH04154319A
JPH04154319A JP27992190A JP27992190A JPH04154319A JP H04154319 A JPH04154319 A JP H04154319A JP 27992190 A JP27992190 A JP 27992190A JP 27992190 A JP27992190 A JP 27992190A JP H04154319 A JPH04154319 A JP H04154319A
Authority
JP
Japan
Prior art keywords
digital
digital filter
circuit
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27992190A
Other languages
Japanese (ja)
Inventor
Yoshitaka Kusano
草野 由貴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27992190A priority Critical patent/JPH04154319A/en
Publication of JPH04154319A publication Critical patent/JPH04154319A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To suppress the influence of noise generated in digital filters of a transmitting side and a receiving side by executing the connection after outputs of the digital filters of the transmitting side and the receiving side are stabilized. CONSTITUTION:While an output of a digital filter 2 is unstable, a gate circuit 3 is turned off, and when its output is stabilized, the gate circuit 3 is turned on and an output signal of the digital filter 2 is transmitted to an output circuit 11. When an output of a digital filter 12 is unstable, a switch circuit 14 opens a switch 15, turns on a switch 16 and sets an internal reference voltage of an output circuit 18. Also, when the output of the digital filter 12 is stabilized, the switch 16 is opened and the switch 15 is connected, and an output of a digital-to-analog converter 13 and the output circuit 18 are connected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号とディジタル信号間の相互変換
を行う符号・復号器に関し、特にディジタルフィルタの
ノイズの影響を抑える符号・復号器に関するものである
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a code/decoder that performs mutual conversion between analog and digital signals, and particularly to a code/decoder that suppresses the influence of noise in digital filters. It is.

〔従来の技術〕[Conventional technology]

従来の符号・復号器では、第3図(a)、 (b)に示
すように、送信側(第3図(a))は、アナログ信号a
inを入力してディジタル信号d x+を出力するディ
ジタル・アナログ変換器(A/D)30と、ディジタル
信号d0を入力してディジタル信号dxzを出力するデ
ィジタルフィルタ31と、ディジタル信号d、xzを入
力してディジタル信号d0..を出力する出力回路(S
、)32とから構成されていた。また、受信側(第3図
う))は、ディジタル信号d inを入力してディジタ
ル信号d、を出力するディジタルフィルタ(Fり33と
、ディジタル信号d。
In the conventional encoder/decoder, as shown in FIGS. 3(a) and 3(b), the transmitting side (FIG. 3(a)) receives an analog signal a.
A digital-to-analog converter (A/D) 30 that inputs in and outputs a digital signal dx+; a digital filter 31 that inputs a digital signal d0 and outputs a digital signal dxz; and digital signal d0. .. Output circuit (S
, )32. Further, on the receiving side (FIG. 3B)), there is a digital filter (F33) which inputs the digital signal d in and outputs the digital signal d.

を入力しアナログ信号al’lを出力するディジタル・
アナログ変換器(D/A)34と、アナログ信号art
を入力しアナログ信号a。、、tを出力する出力回路(
St)35とから構成されていた。通常、符号・復号器
では、消費電力を削減するために、未使用時に、A/D
変換器、D/A変換器及びディジタルフィルタの動作を
停止してパワーダウンを行っている。従って、符号・復
号器を使用するときは、A/D変換器、D/A変換器及
びディジタルフィルタを動作させるためにパワーアップ
を行う。この時、ディジタルフィルタ31.33の出力
が安定するまで数m5ecを要す。この間、ディジタル
フィルタ31.33の出力には、第4図に示すようなノ
イズが発生する。ここで、Tupはパワーアップ時、T
 + 、 T zはディジタルフィルタ31.33の出
力が安定する時間である。従って、従来の符号・復号器
では、上記のディジタルフィルタのノイズの影響を直接
受けており、出力回路の出力からノイズが出力されてい
た。
A digital signal that inputs the signal and outputs the analog signal al'l.
Analog converter (D/A) 34 and analog signal art
Input analog signal a. ,, an output circuit that outputs t (
St) 35. Normally, in encoders/decoders, in order to reduce power consumption, A/D
The converter, D/A converter, and digital filter are stopped to power down. Therefore, when the encoder/decoder is used, the power is increased to operate the A/D converter, D/A converter, and digital filter. At this time, it takes several m5ec until the output of the digital filters 31 and 33 becomes stable. During this time, noise as shown in FIG. 4 occurs in the outputs of the digital filters 31 and 33. Here, Tup is T when powering up.
+, Tz is the time for the output of the digital filter 31.33 to become stable. Therefore, the conventional encoder/decoder is directly affected by the noise of the digital filter, and the noise is output from the output of the output circuit.

[発明が解決しようとする課題] この従来の符号・復号器では、パワーアップ時、送信側
及び受信側のディジタルフィルタの出力が安定するまで
の間、ノイズが発生するため、この影響を受けてノイズ
が出力されるという欠点があった。
[Problems to be Solved by the Invention] In this conventional encoder/decoder, noise is generated during power-up until the outputs of the digital filters on the transmitting side and the receiving side are stabilized. There was a drawback that noise was output.

本発明の目的は、このような欠点を解消し、パワーアッ
プ時においてもディジタルフィルタのノイズの影響を抑
える符号・復号器を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an encoder/decoder that eliminates such drawbacks and suppresses the influence of digital filter noise even during power-up.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、送信側及び受信側に特定の周波数帯域を減衰
させるディジタルフィルタを備え、アナログ信号とディ
ジタル信号間の相互変換を行う符号・復号器において、 送信側に第1のスイッチ回路、受信側に第2のスイッチ
回路を設けることにより、パワーアップ時の送信側及び
受信側ディジタルフィルタの動作が安定するまでの間、
前記第1及び第2のスイ・ンチ回路をオフ状態とするこ
とにより、前記ディジタルフィルタによるノイズの影響
を抑えることを特徴とする。
The present invention provides an encoder/decoder that includes a digital filter that attenuates a specific frequency band on the transmitting side and the receiving side and performs mutual conversion between an analog signal and a digital signal. By providing a second switch circuit in the
The present invention is characterized in that the influence of noise caused by the digital filter is suppressed by turning off the first and second switch circuits.

また、本発明の符号・復号器は、 入力したアナログ信号をディジタル信号に変換するアナ
ログ・ディジタル変換器と、 前記ディジタル信号から特定の周波数帯域を減衰させる
ディジタルフィルタと、 このディジタルフィルタからの信号を接続及び遮断する
ゲート回路と、 このゲート回路からの信号を出力する出力回路とを送信
側に備え、 前記ゲート回路が、前記ディジタルフィルタのパワーア
ップ時の動作が安定するまでの一定時間の間、前記ディ
ジタルフィルタと前記出力回路とを遮断状態とし、前記
ディジタルフィルタの出力が安定すると、前記ディジタ
ルフィルタと前記出力回路とを接続状態にすることによ
り、前記ディジタルフィルタからのノイズの影響を抑え
る。
Further, the encoder/decoder of the present invention includes: an analog/digital converter that converts an input analog signal into a digital signal; a digital filter that attenuates a specific frequency band from the digital signal; and a signal from the digital filter. The transmission side includes a gate circuit that connects and disconnects the digital filter, and an output circuit that outputs the signal from the gate circuit, and the gate circuit operates for a certain period of time until the operation of the digital filter stabilizes when the digital filter is powered up. When the digital filter and the output circuit are cut off and the output of the digital filter is stabilized, the digital filter and the output circuit are brought into a connected state to suppress the influence of noise from the digital filter.

さらに、本発明の符号・復号器は、 入力したディジタル信号から特定の周波数帯域を減衰さ
せるディジタルフィルタと、 このディジタルフィルタからのディジタル信号をアナロ
グ信号に変換するディジタル・アナログ変換器と、 内部基準電圧を有し、スイッチ操作を行うスイッチ回路
と、 このスイッチ回路からの信号を出力する出力回路とを受
信側に備え、 前記スイッチ回路が、前記ディジタルフィルタのパワー
アップ時の動作が安定するまでの一定時間の間、前記内
部基準電圧を前記出力回路に接続するとともに前記ディ
ジタル・アナログ変換器と前記出力回路との接続を遮断
し、前記ディジタルフィルタの出力が安定すると、前記
内部基準電圧と前記出力回路との接続を遮断するととも
に、前記ディジタル・アナログ変換回路と前記出力回路
とを接続することにより、前記ディジタルフィルタから
のノイズの影響を抑える。
Further, the encoder/decoder of the present invention includes: a digital filter that attenuates a specific frequency band from an input digital signal; a digital-to-analog converter that converts the digital signal from the digital filter into an analog signal; and an internal reference voltage. The receiving side includes a switch circuit that performs a switch operation, and an output circuit that outputs a signal from the switch circuit, and the switch circuit operates at a constant rate until the operation of the digital filter stabilizes when the digital filter is powered up. For a period of time, the internal reference voltage is connected to the output circuit and the connection between the digital-to-analog converter and the output circuit is cut off, and when the output of the digital filter becomes stable, the internal reference voltage and the output circuit are connected to each other. By cutting off the connection with the digital filter and connecting the digital-to-analog conversion circuit with the output circuit, the influence of noise from the digital filter is suppressed.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示す回路ブロック図であ
り、(a)は送信側、(b)は受信側である。
FIG. 1 is a circuit block diagram showing an embodiment of the present invention, in which (a) shows the transmitting side and (b) shows the receiving side.

この符号・復号器は、第1図で示すように、送信側には
、アナログ・ディジタル変換器(A/D)1と、ディジ
タルフィルタ(F、)2と、ゲート回路3と、出力回路
(S、)11とを備え、受信側には、ディジタルフィル
タ(F、)12と、ディジタル・アナログ変換器(D/
A)13と、スイッチ回路14と、出力回路(32)1
Bとを備えている。
As shown in Fig. 1, this encoder/decoder includes an analog/digital converter (A/D) 1, a digital filter (F, ) 2, a gate circuit 3, and an output circuit ( S, ) 11, and the receiving side includes a digital filter (F, ) 12 and a digital-to-analog converter (D/
A) 13, switch circuit 14, and output circuit (32) 1
It is equipped with B.

ゲート回路3は、NOT回路4と、NOR回路5と、N
AND回路6と、MOS)ランジスタ(Pチャネル型)
9と、MOS)ランジスタ(Nチャネル型)10とから
成る。入力端子4は、NOT回路5及びNAND回路7
の入力と接続されている。また、ディジタルフィルタ2
の出力は、NAND回路7及びNOR回路6と接続され
ている。
The gate circuit 3 includes a NOT circuit 4, a NOR circuit 5, and an NOR circuit 5.
AND circuit 6 and MOS) transistor (P channel type)
9 and a MOS transistor (N-channel type) 10. The input terminal 4 is connected to a NOT circuit 5 and a NAND circuit 7.
is connected to the input. In addition, digital filter 2
The output of is connected to the NAND circuit 7 and the NOR circuit 6.

NOT回路5の出力はNOR回路6の入力と接続され、
NAND回路7の出力はMOSトランジスタ9のゲート
と接続され、NOR回路6の出力はNチャネル型MOS
)ランジスタのゲートと接続されている。MOSトラン
ジスタ8のドレインは電源側8(+■。Il)と接続さ
れ、ソースはMOSトランジスタ10のドレインと接続
されるとともに出力回路11の一端に接続されている。
The output of the NOT circuit 5 is connected to the input of the NOR circuit 6,
The output of the NAND circuit 7 is connected to the gate of the MOS transistor 9, and the output of the NOR circuit 6 is connected to the gate of the MOS transistor 9.
) is connected to the gate of the transistor. The drain of the MOS transistor 8 is connected to the power supply side 8 (+■.Il), and the source is connected to the drain of the MOS transistor 10 and to one end of the output circuit 11.

またMOSトランジスタ10のソースはアースと接続さ
れている。このゲート回路3は、入力端子4がローレベ
ルのときはオフ状態となり、入力端子4がハイレベルの
ときはオン状態となる。オン状態のときに、ディジタル
フィルタ2からの信号が出力回路11に伝達される。デ
ィジタルフィルタ2の出力が不安定の間はゲート回路3
をオフし、その出力が安定すると、ゲート回路3をオン
してディジタルフィルタ2の出力信号を出力回路11に
伝送する。
Further, the source of the MOS transistor 10 is connected to ground. This gate circuit 3 is in an off state when the input terminal 4 is at a low level, and is in an on state when the input terminal 4 is at a high level. When in the on state, a signal from digital filter 2 is transmitted to output circuit 11 . While the output of digital filter 2 is unstable, gate circuit 3
is turned off, and when its output becomes stable, the gate circuit 3 is turned on and the output signal of the digital filter 2 is transmitted to the output circuit 11.

スイッチ回路14は、スイッチ15.16と、内部基準
電圧(ACM)17とから成る。ディジタル・アナログ
変換器13の出力は、スイッチ15の一端と接続され、
スイッチ15の他端は、スイッチ16の一端及び出力回
路18の一端と接続されている。また、スイッチ16の
他端は、内部基準電圧(ACM)17と接続されている
。スイッチ回路14は、ディジタルフィルタ12の出力
が不安定のとき(ノイズを発生している間)、スイッチ
15を開放しスイッチ16をオンして出力回路18を内
部基準電圧とする。また、ディジタルフィルタ12の出
力が安定すると、スイッチ16を開放してスイッチ15
を接続し、ディジタル・アナログ変換器13の出力と出
力回路18とを接続する。
The switch circuit 14 consists of a switch 15, 16 and an internal reference voltage (ACM) 17. The output of the digital-to-analog converter 13 is connected to one end of the switch 15,
The other end of the switch 15 is connected to one end of the switch 16 and one end of the output circuit 18 . Further, the other end of the switch 16 is connected to an internal reference voltage (ACM) 17. When the output of the digital filter 12 is unstable (while generating noise), the switch circuit 14 opens the switch 15 and turns on the switch 16 to set the output circuit 18 to the internal reference voltage. When the output of the digital filter 12 becomes stable, the switch 16 is opened and the switch 15 is opened.
The output of the digital-to-analog converter 13 and the output circuit 18 are connected.

第2図は、本実施例の動作を示す信号波形図である。次
に、本実施例の送信側、受信側の動作について、第1図
及び第2図を参照して説明する。
FIG. 2 is a signal waveform diagram showing the operation of this embodiment. Next, operations on the transmitting side and receiving side of this embodiment will be explained with reference to FIGS. 1 and 2.

最初に、送信側について説明する。アナログ・ディジタ
ル変換器1に入力されたアナログ信号atfiはディジ
タル信号dxlに変換され、ディジタルフィルタ2で特
定の周波数帯域が減衰させられ、信号dxtが出力され
る。このとき、入力端子4がローのときは、信号d、□
にかかわらず、MOSトランジスタ9.10はオフとな
り、ゲート回路3の出力はハイインピーダンス状態とな
る。また、入力端子4がハイの時は、MOS)ランジス
タ9゜10がオンとなり、ゲート回路3の出力はオンと
なり、信号dxtが出力回路11に入力される。
First, the sending side will be explained. The analog signal atfi input to the analog-to-digital converter 1 is converted into a digital signal dxl, a specific frequency band is attenuated by the digital filter 2, and a signal dxt is output. At this time, when input terminal 4 is low, signal d, □
Regardless, MOS transistors 9 and 10 are turned off, and the output of gate circuit 3 is in a high impedance state. Further, when the input terminal 4 is high, the MOS transistors 9 and 10 are turned on, the output of the gate circuit 3 is turned on, and the signal dxt is input to the output circuit 11.

従って、第2図に示すように、符号・復号器のパワーア
ップ時(Tup)からディジタルフィルタ2の出力が安
定するT、までの間、入力端子4の入力信号をロー(L
)にし、T1から信号をハイ(H)にすると、出力回路
11はディジタルフィルタ2のノイズの影響を受けるこ
となく、安定した入力信号を得ることができる。
Therefore, as shown in FIG. 2, the input signal at the input terminal 4 is kept low (L) from the power-up of the encoder/decoder (Tup) until T when the output of the digital filter 2 becomes stable.
) and the signal from T1 is set high (H), the output circuit 11 is not affected by the noise of the digital filter 2 and can obtain a stable input signal.

次に、受信側について説明する。ディジタルフィルタ1
2に入力されたディジタル信号d1..は、特定の周波
数帯域が減衰され、信号d、が出力され、ディジタル・
アナログ変換器13によりアナログ信号ar+に変換さ
れる。スイッチ回路14では、ディジタルフィルタ12
の出力が安定するまでの間、スイッチ16をオン(ON
) 、スイッチ15をオフ(OFF)L、ディジタルフ
ィルタ12の出力が安定後、スイッチ16をオフ(OF
F)、スイッチ15をオン(ON)する、従って、第2
図に示すように、パワーアップ時Tupからディジタル
フィルタ12の出力が安定するTzまでの間、スイッチ
15をオフ、スイッチ16をオンにして、出力回路18
の出力を内部基準電圧(ACM)17に接続する。ディ
ジタルフィルタ12の出力が安定した後、すなわち、T
2からスイッチ16をオン、スイッチ15をオフにして
、S2の入力をD/A変換器の出力に接続することによ
り、ディジタルフィルタ12のノイズの影響を受けない
安定した入力信号が得られる。
Next, the receiving side will be explained. Digital filter 1
2, the digital signal d1. .. , a specific frequency band is attenuated, a signal d, is output, and a digital signal is output.
It is converted into an analog signal ar+ by an analog converter 13. In the switch circuit 14, the digital filter 12
Switch 16 is turned on until the output of
), switch 15 is turned off (OFF) L, and after the output of the digital filter 12 is stabilized, switch 16 is turned off (OFF).
F), turning on the switch 15 (ON), therefore, the second
As shown in the figure, from Tup at power-up until Tz when the output of the digital filter 12 becomes stable, the switch 15 is turned off and the switch 16 is turned on, and the output circuit 18
The output of is connected to the internal reference voltage (ACM) 17. After the output of the digital filter 12 becomes stable, that is, T
By turning on the switch 16 from 2 and turning off the switch 15, and connecting the input of S2 to the output of the D/A converter, a stable input signal that is not affected by the noise of the digital filter 12 can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、送信側のディジタルフィ
ルタの出力にノイズが発生している間はゲート回路の出
力を遮断し、受信側ディジタルフィルタの出力にノイズ
が発生している間はスイッチ回路の出力をスイッチ回路
の内部基準電圧に接続して出力を遮断することにより、
送信側及び受信側のディジタルフィルタの出力が安定し
てがら接続するため、送信側及び受信側のディジタルフ
ィルタに発生するノイズの影響を抑えるという効果を有
する。
As explained above, the present invention cuts off the output of the gate circuit while noise is generated in the output of the digital filter on the transmitting side, and shuts off the output of the gate circuit while the output of the digital filter on the receiving side generates noise. By connecting the output of the switch circuit to the internal reference voltage of the switch circuit and cutting off the output,
Since the outputs of the digital filters on the transmitting side and the receiving side are connected while being stable, it has the effect of suppressing the influence of noise generated in the digital filters on the transmitting side and the receiving side.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示す回路ブロック図、 第2図は、第1図の実施例における信号波形図、第3図
は、従来の技術の一例を示すブロック図、第4図は、第
3図に示した従来例における信号波形図である。 1・・・・・アナログ・ディジタル変換器2.12・・
・ディジタルフィルタ 3・・・・・ゲート回路 13・・・・・ディジタル・アナログ変換器14・・・
・・スイッチ回路 代理人 弁理士  岩 佐  義 幸 (a) (b) 第 図 (a) (b) 第3図
FIG. 1 is a circuit block diagram showing an embodiment of the present invention, FIG. 2 is a signal waveform diagram in the embodiment of FIG. 1, FIG. 3 is a block diagram showing an example of the conventional technology, and FIG. This figure is a signal waveform diagram in the conventional example shown in FIG. 3. 1...Analog-digital converter 2.12...
・Digital filter 3...Gate circuit 13...Digital-to-analog converter 14...
...Switch circuit agent Patent attorney Yoshiyuki Iwasa (a) (b) Figure (a) (b) Figure 3

Claims (3)

【特許請求の範囲】[Claims] (1)送信側及び受信側に特定の周波数帯域を減衰させ
るディジタルフィルタを備え、アナログ信号とディジタ
ル信号間の相互変換を行う符号・復号器において、 送信側に第1のスイッチ回路、受信側に第2のスイッチ
回路を設けることにより、パワーアップ時の送信側及び
受信側ディジタルフィルタの動作が安定するまでの間、
前記第1及び第2のスイッチ回路をオフ状態とすること
により、前記ディジタルフィルタによるノイズの影響を
抑えることを特徴とする符号・復号器。
(1) In an encoder/decoder that is equipped with a digital filter that attenuates a specific frequency band on the transmitting side and the receiving side and performs mutual conversion between an analog signal and a digital signal, the first switch circuit is on the transmitting side and the first switch circuit is on the receiving side. By providing the second switch circuit, until the operation of the transmitter and receiver digital filters stabilizes at power-up,
An encoder/decoder characterized in that the influence of noise caused by the digital filter is suppressed by turning off the first and second switch circuits.
(2)入力したアナログ信号をディジタル信号に変換す
るアナログ・ディジタル変換器と、 前記ディジタル信号から特定の周波数帯域を減衰させる
ディジタルフィルタと、 このディジタルフィルタからの信号を接続及び遮断する
ゲート回路と、 このゲート回路からの信号を出力する出力回路とを送信
側に備え、 前記ゲート回路が、前記ディジタルフィルタのパワーア
ップ時の動作が安定するまでの一定時間の間、前記ディ
ジタルフィルタと前記出力回路とを遮断状態とし、前記
ディジタルフィルタの出力が安定すると、前記ディジタ
ルフィルタと前記出力回路とを接続状態にすることによ
り、前記ディジタルフィルタからのノイズの影響を抑え
る符号・復号器。
(2) an analog-to-digital converter that converts an input analog signal into a digital signal; a digital filter that attenuates a specific frequency band from the digital signal; and a gate circuit that connects and cuts off the signal from the digital filter; An output circuit for outputting a signal from the gate circuit is provided on the transmitting side, and the gate circuit outputs the signal from the digital filter and the output circuit for a certain period of time until the operation of the digital filter becomes stable upon power-up. An encoder/decoder that suppresses the influence of noise from the digital filter by placing the digital filter in a cut-off state and, when the output of the digital filter becomes stable, connecting the digital filter and the output circuit.
(3)入力したディジタル信号から特定の周波数帯域を
減衰させるディジタルフィルタと、 このディジタルフィルタからのディジタル信号をアナロ
グ信号に変換するディジタル・アナログ変換器と、 内部基準電圧を有し、スイッチ操作を行うスイッチ回路
と、 このスイッチ回路からの信号を出力する出力回路とを受
信側に備え、 前記スイッチ回路が、前記ディジタルフィルタのパワー
アップ時の動作が安定するまでの一定時間の間、前記内
部基準電圧を前記出力回路に接続するとともに前記ディ
ジタル・アナログ変換器と前記出力回路との接続を遮断
し、前記ディジタルフィルタの出力が安定すると、前記
内部基準電圧と前記出力回路との接続を遮断するととも
に、前記ディジタル・アナログ変換回路と前記出力回路
とを接続することにより、前記ディジタルフィルタから
のノイズの影響を抑える符号・復号器。
(3) It has a digital filter that attenuates a specific frequency band from the input digital signal, a digital-to-analog converter that converts the digital signal from this digital filter into an analog signal, and an internal reference voltage, and performs switch operation. A receiving side includes a switch circuit and an output circuit that outputs a signal from the switch circuit, and the switch circuit outputs the internal reference voltage for a certain period of time until the operation of the digital filter stabilizes upon power-up. is connected to the output circuit and the connection between the digital-to-analog converter and the output circuit is cut off, and when the output of the digital filter becomes stable, the connection between the internal reference voltage and the output circuit is cut off, An encoder/decoder that suppresses the influence of noise from the digital filter by connecting the digital-to-analog conversion circuit and the output circuit.
JP27992190A 1990-10-18 1990-10-18 Encoder/decoder Pending JPH04154319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27992190A JPH04154319A (en) 1990-10-18 1990-10-18 Encoder/decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27992190A JPH04154319A (en) 1990-10-18 1990-10-18 Encoder/decoder

Publications (1)

Publication Number Publication Date
JPH04154319A true JPH04154319A (en) 1992-05-27

Family

ID=17617766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27992190A Pending JPH04154319A (en) 1990-10-18 1990-10-18 Encoder/decoder

Country Status (1)

Country Link
JP (1) JPH04154319A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191216A (en) * 2005-01-04 2006-07-20 Nec Electronics Corp Oversampling a/d conversion circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191216A (en) * 2005-01-04 2006-07-20 Nec Electronics Corp Oversampling a/d conversion circuit

Similar Documents

Publication Publication Date Title
EP1058384A3 (en) Circuit for dual band tuning
EP0328069A3 (en) Radio fax transmission
US5373249A (en) Complementary cascode push-pull amplifier
SE9201806L (en) PCM SUBCOD COMMUNICATION TECHNIQUES BETWEEN A REGIONAL RADIO TRANSMITTER / RECEIVER AND A REGIONAL CHANGE
JPH04154319A (en) Encoder/decoder
JP3013563B2 (en) Digital mobile radio
US6088601A (en) Sound encoder/decoder circuit and mobile communication device using same
WO1997033369A3 (en) Reduced complexity signal converter
ATE315308T1 (en) COMMUNICATION TERMINAL WITH BANDWIDTH EXTENSION AND ECHO COMPENSATION
JP3949817B2 (en) Audio mute unit
JPS6224539U (en)
KR0147489B1 (en) Voltage gain amplifier converting single input into differential output
US20040037426A1 (en) Apparatus for converting to six-channel outputs from two-channel
JPS6224993Y2 (en)
JPH0438606Y2 (en)
JP2551330B2 (en) Mixer circuit
JPH11284515A (en) Analog-to-digital converter
TW355889B (en) Circuit arrangement for line adaptation and echo suppression
JPS6217900B2 (en)
JPH036108A (en) Frequency conversion circuit
JP2607301B2 (en) Semiconductor integrated circuit
JPS6316186Y2 (en)
JPH02253707A (en) Isolation circuit
JPS6459397A (en) Recorder/reproducer
JPS6473827A (en) Digital-analog conversion circuit