JPH0415328U - - Google Patents
Info
- Publication number
- JPH0415328U JPH0415328U JP5521290U JP5521290U JPH0415328U JP H0415328 U JPH0415328 U JP H0415328U JP 5521290 U JP5521290 U JP 5521290U JP 5521290 U JP5521290 U JP 5521290U JP H0415328 U JPH0415328 U JP H0415328U
- Authority
- JP
- Japan
- Prior art keywords
- modulator
- output terminal
- booster
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
第1図はこの考案の一実施例のブースタ付きR
Fモジユレータ回路をブロツク図で示したもので
ある。第2図はこの考案の一実施例の信号減衰手
段をブロツク図に加えて示したものである。第3
図は従来のブースタ付きRFモジユレータ回路の
ブロツク図である。
Fモジユレータ回路をブロツク図で示したもので
ある。第2図はこの考案の一実施例の信号減衰手
段をブロツク図に加えて示したものである。第3
図は従来のブースタ付きRFモジユレータ回路の
ブロツク図である。
Claims (1)
- RF入力端子と、第一のRF出力端子を含む複
数のRF出力端子と、信号を高周波変調して前記
第1のRF出力端子へ出力するRFモジユレータ
と、前記RF入力端子と前記第1のRF出力端子
の間に配したブースタアンプを有するブースタ付
きRFモジユレータにおいて、前記RF入力端子
と前記第1のRF出力端子の間に前記RFモジユ
レータの動作に応動する信号の減衰手段もしくは
阻止手段を設けたことを特徴とするブースタ付き
RFモジユレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5521290U JPH0415328U (ja) | 1990-05-25 | 1990-05-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5521290U JPH0415328U (ja) | 1990-05-25 | 1990-05-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0415328U true JPH0415328U (ja) | 1992-02-07 |
Family
ID=31577961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5521290U Pending JPH0415328U (ja) | 1990-05-25 | 1990-05-25 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0415328U (ja) |
-
1990
- 1990-05-25 JP JP5521290U patent/JPH0415328U/ja active Pending