JPH0414680A - Rearrangement circuit - Google Patents

Rearrangement circuit

Info

Publication number
JPH0414680A
JPH0414680A JP2117136A JP11713690A JPH0414680A JP H0414680 A JPH0414680 A JP H0414680A JP 2117136 A JP2117136 A JP 2117136A JP 11713690 A JP11713690 A JP 11713690A JP H0414680 A JPH0414680 A JP H0414680A
Authority
JP
Japan
Prior art keywords
memory
circuit
frame
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2117136A
Other languages
Japanese (ja)
Inventor
Shusuke Hoshi
秀典 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2117136A priority Critical patent/JPH0414680A/en
Publication of JPH0414680A publication Critical patent/JPH0414680A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To avoid read from getting far ahead of write and to attain recording and reproduction with high quality by writing an input data to at least two memory means alternately and reading a storage data from a memory means with no write mode set thereto. CONSTITUTION:A signal recorded on a magnetic tape 50 is subject to electromagnetic conversion by a magnetic head 52, demodulated by a demodulation circuit 54, separated into a synchronization code and an ID code by a Sync ID separation circuit 56, subject to error correction by an error correction circuit 58 and the result is fed to a memory device 60. The memory 60 has a memory capacity at least twice that of an interleave sequence and an output of the circuit 58 is written in frame memories 60-1, 60-2 alternately for each frame. A deinterleave circuit 62 reads a storage memory with no write implemented thereto in the memories 60-1, 60-2 synchronously with a reproduction system frame signal 63.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インターリーブ及びディンタリーブなどのよ
うなデータ並び換えを行なう回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit that performs data rearrangement such as interleaving and dinterleaving.

[従来の技術] ヘリカル・スキャン方式でディジタル信号を磁気テープ
に記録する記録再生装置が知られているか、通常再生時
のバーストやドロップアウト、及び特殊再生時の再生不
能領域なとに対する画質改善の目的で、所定規則の下で
インターリーブ記録する記録方式も知られている(例え
ば、昭和63年特許出願公開第306504号)。
[Prior Art] Is there a known recording/reproducing device that records digital signals on a magnetic tape using a helical scan method? For this purpose, a recording method in which interleaved recording is performed under predetermined rules is also known (for example, Patent Application Publication No. 306504 of 1988).

第3A図は、そのようなディジタル記録再生装置の回転
ドラムの平面図、第3B図は当該回転ドラムの展開図を
示す。10は回転トラム、12A12B、14A、14
Bは記録又は再生用に磁気ヘット、16は磁気テープで
ある。ヘット12A714Aはプラス・アジマス、ヘッ
ト12B、14Bはマイナス・アジマスであり、ヘット
12A14Aはヘッド12B、14Bに対して回転ドラ
ムの周方向で小角度θだけ離れて配置され、また、ヘッ
ド12A  12Bはヘッド14A  14Bに対して
、回転トラム10の周方向で180°離れて配置されて
いる。記録又は再生には、ヘット12A、12Bの対と
、ヘット14A、14Bの対とを交互に使用する。
FIG. 3A shows a plan view of a rotating drum of such a digital recording/reproducing apparatus, and FIG. 3B shows a developed view of the rotating drum. 10 is a rotating tram, 12A12B, 14A, 14
B is a magnetic head for recording or reproducing, and 16 is a magnetic tape. The head 12A 714A has a positive azimuth, and the heads 12B and 14B have a negative azimuth. 14A and 14B are arranged 180 degrees apart in the circumferential direction of the rotary tram 10. For recording or reproduction, the pair of heads 12A, 12B and the pair of heads 14A, 14B are used alternately.

第4図は、映像信号をディジタル記録する場合の、イン
ターリーブ記録パターンを示す。各トラツクは、本来磁
気テープに対して傾斜しているか、第4図では、図示及
び理解を容易にするために、各トラックを立てて図示し
ている。各トラ・ツクの個別のブロック内のn−mは、
nがフィールド番号、mかそのフィールド内の走査線番
号を示す。
FIG. 4 shows an interleave recording pattern when digitally recording a video signal. Each track may originally be inclined with respect to the magnetic tape, but in FIG. 4 each track is shown standing up for ease of illustration and understanding. n−m within the individual blocks of each truck is
n indicates the field number, and m indicates the scanning line number within that field.

ここでは、第5図に示すような実画面イメージの映像信
号(有効走査線数1056本)を取り扱っており、12
本のトラックで1フレームの映像データを記録し、フレ
ーム・シーケンスのインターリーブを行なっている。従
って、フィールド#0の時間内(即ちトラック#1〜6
)には、フィールド#1の画像データも含まれ、同様に
、フィールド#1の時間内(即ちトラック#7〜12)
には、フィールド#0の画像データも含まれる。
Here, the video signal of the real screen image (1056 effective scanning lines) as shown in Fig. 5 is handled, and 12
One frame of video data is recorded on a book track, and the frame sequence is interleaved. Therefore, within the time of field #0 (i.e. tracks #1-6)
) also includes the image data of field #1, and similarly, the image data within field #1 (i.e., tracks #7 to #12)
also includes the image data of field #0.

このようなインターリーブ及びデインターリーブのため
のデータ並べ換えは、フレーム・メモリのアドレスを制
御することにより行なわれていた。
Such data rearrangement for interleaving and deinterleaving has been performed by controlling addresses in the frame memory.

第6図は、記録時、即ちインターリーブのためのメモリ
・リード/ライト・アドレッシングの簡易状態図、第7
図は、デインターリーブのためのメモリ・リード/ライ
ト・アドレッシングの簡易状態図である。但し、第6図
はAチャンネル(ヘット12A、14A)のみを図示し
ている。
FIG. 6 is a simplified state diagram of memory read/write addressing during recording, that is, for interleaving;
The figure is a simplified state diagram of memory read/write addressing for deinterleaving. However, FIG. 6 shows only the A channel (heads 12A, 14A).

インターリーブでは、第6図に示すように、メモリ書き
込みの際には、書き込みアドレスを走査線単位で一定量
ずつ変化させ、メモリ読み出しの際には直線18で示す
ように、アドレスを直線的に変化させる。これにより、
第4図に図示したように、各トラックに各走査線のデー
タが分散配置される。
In interleaving, as shown in FIG. 6, when writing to memory, the write address is changed by a fixed amount in units of scanning lines, and when reading from memory, the address is changed linearly as shown by the straight line 18. let This results in
As shown in FIG. 4, the data of each scanning line is distributed in each track.

また、デインターリーブでは、第7図に示すように、メ
モリ書き込みの際には、書き込みアドレスを再生データ
・ブロック単位で一定量ずつ変化させる。これにより、
各走査線がアドレスの順序に対応してメモリに格納され
る。従って、メモリ読み出しの際には直線19て示すよ
うにアドレスを直線的に変化させればよい。
Furthermore, in deinterleaving, as shown in FIG. 7, when writing to memory, the write address is changed by a fixed amount in units of reproduced data blocks. This results in
Each scan line is stored in memory in accordance with the order of addresses. Therefore, when reading from the memory, it is sufficient to change the address linearly as shown by a straight line 19.

[発明が解決しようとする課題] しかし、このようなアドレン%制御でインターリーブ及
びデインターリーブでは、未だiき込まれていないデー
タ部分(又は前画像のデータ部分)を読み出すという追
越し現象が発生し、そうすると、記録画像の不良や再生
画像の画質劣化か起こる。
[Problems to be Solved by the Invention] However, in interleaving and deinterleaving using such adren% control, an overtaking phenomenon occurs in which a data portion (or a data portion of the previous image) that has not yet been written is read out. This may cause defects in recorded images or deterioration in the quality of reproduced images.

そこで本発明は、このような問題点を解決した並び換え
回路を提示することを目的とする。
Therefore, an object of the present invention is to provide a rearrangement circuit that solves these problems.

[課題を解決するための手段] 本発明に係る並び換え回路は、入力データを所定規則の
順序に並べ換える回路であって、並べ換え単位量のデー
タを収容できる少なくとも2つのメモリ手段を具備し、
当該少なくとも2つのメモリ手段に交互に入力データを
書き込み、書き込みをしていないメモリ手段から記憶デ
ータを読み出すことを特徴とする。
[Means for Solving the Problems] A sorting circuit according to the present invention is a circuit that sorts input data in an order according to a predetermined rule, and includes at least two memory means capable of accommodating a unit amount of data to be sorted,
The present invention is characterized in that input data is written alternately into the at least two memory means, and stored data is read from the memory means to which no writing is being performed.

[作用コ 上記手段により、未だ書き込まれていない領域又は、先
の入力データか残存する領域を読み出すことか無くなり
、従って、信号品質の劣化は起こらない。
[Operation] By the above means, there is no need to read an area that has not yet been written or an area where previous input data remains, so that no deterioration of signal quality occurs.

[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

第1A図は本発明をディジタル記録装置のインターリー
ブ処理に適用した一実施例の構成ブロック図を示す。3
0はアナログ映像信号の入力端子であり、A/D変換器
32はそれをディジタル信号に変換してメモリ装置34
に供給する。メモリ装置34はインターリーブ・シーケ
ンスの少なくとも2倍のメモリ容量(例えばフレーム・
シーケンスの場合には2つのフレーム・メモリ34−1
34−2)を具備する。
FIG. 1A shows a block diagram of an embodiment in which the present invention is applied to interleave processing in a digital recording apparatus. 3
0 is an input terminal for an analog video signal, and the A/D converter 32 converts it into a digital signal and sends it to the memory device 34.
supply to. Memory device 34 has at least twice the memory capacity of the interleaved sequence (e.g., frame
two frame memories 34-1 in the case of sequences;
34-2).

インターリーブ回路36はフレーム信号37に従って、
メモリ装置34に記憶される画像データをインターリー
ブする。本実施例ではメモリ読み出しかメモリ書き込み
を追い越すのを避けるために、メモリ装置34の一方の
フレーム・メモリ(例えば34−1)に書き込みを行な
っているときには、別のフレーム・メモリ(例えば34
−2)から読み出しを行ない、書き込みを行なうフレー
ム・メモリをフレーム毎に切り換えるようにした。
According to the frame signal 37, the interleaving circuit 36
Image data stored in memory device 34 is interleaved. In this embodiment, in order to avoid overtaking memory reads and memory writes, when writing to one frame memory (e.g. 34-1) of memory device 34, writing to another frame memory (e.g. 34-1)
-2) The frame memory to be read from and written to is switched for each frame.

書き込み及び読み出しのアドレス制御目体は、従来例と
同しである。第2図は、メモリ装置34の書き込み/読
み出しアドレッシングの簡易状態図を示す。
Address control elements for writing and reading are the same as in the conventional example. FIG. 2 shows a simplified state diagram of write/read addressing of memory device 34.

メモリ装置34から読み出された画像データは誤り訂正
符号付加回路38により誤り訂正符号を付加され、5y
nc−ID付加回路40により同期ブロックの5ync
コート及びIDコートを付加され、変調回路42により
変調されて磁気ヘンド44により磁気テープ46に記録
される。磁気テープ46には、第4図に示すようなパタ
ーンで画像データか記録される。
The image data read out from the memory device 34 is added with an error correction code by the error correction code addition circuit 38, and the 5y
5sync of the synchronization block by the nc-ID addition circuit 40
The data is coated with a coat and an ID coat, modulated by a modulation circuit 42, and recorded on a magnetic tape 46 by a magnetic head 44. Image data is recorded on the magnetic tape 46 in a pattern as shown in FIG.

第1B図は、本発明を再生装置に適用した場合の一実施
例の構成ブロック図である。第4図に示すようなインタ
ーリーブで磁気テープ50に記録された信号は、磁気ヘ
ッド52により電磁変換され、復調回路54により復調
され、5ync・ID分離回路56により同期コート及
びIDコートを分離され、誤り訂正回路58により誤り
を訂正されてメモリ装置60に供給される。メモリ装置
60はメモリ装置34と同様に、インターリーブ・シー
ケンスの少なくとも2倍のメモリ容量(例えばフレーム
・シーケンスの場合には2つのフレーム・メモリ60−
1.6O−2)を具備し、誤り訂正回路58の出力はフ
レーム毎に交互にフレーム・メモリ60−1.60−2
に書き込まれる。デインターリーブ回路62は、再生系
フレーム信号63に同期して、フレーム・メモリ60−
1,602の内、書き込みか行なわれていないフレーム
・メモリから記憶データを読み出す。フレーム・メモリ
60−1.60−2の書き込み及び読み出しのアドレッ
シング自体は、従来例と同してあり、この書き込み及び
読み出しによりデインターリンブが行なわれる。書き込
みの終了したフレーム・メモリから読み出しを行なうの
で、読み出しか書き込みを追い越すことはない。
FIG. 1B is a configuration block diagram of an embodiment in which the present invention is applied to a playback device. The signals recorded on the magnetic tape 50 in an interleaved manner as shown in FIG. The error is corrected by the error correction circuit 58 and the signal is supplied to the memory device 60 . Memory device 60, like memory device 34, has at least twice the memory capacity of the interleaved sequence (e.g. two frame memories 60- for a frame sequence).
1.6O-2), and the output of the error correction circuit 58 is alternately sent to the frame memory 60-1.60-2 for each frame.
will be written to. The deinterleave circuit 62 synchronizes with the reproduction frame signal 63 and outputs the frame memory 60-
1,602, the stored data is read from the frame memory to which only writing has been performed. Addressing for writing and reading frame memories 60-1 and 60-2 is the same as in the conventional example, and deinterlimbing is performed by this writing and reading. Since reading is performed from the frame memory for which writing has been completed, reading does not overtake writing.

メモリ装置60から読み出された画像データはD/A変
換器64によりアナログ化され、アナログ映像信号とし
て出力端子66から出力される。
The image data read from the memory device 60 is converted into an analog signal by a D/A converter 64 and outputted from an output terminal 66 as an analog video signal.

通常再生の場合を説明したか、勿論、通常再生速度より
速い高速再生の場合にも適用でき、また、磁気テープ以
外の記録媒体を使用する装置にも適用できる。更には、
ここで説明したインターリーブ・シーケンス以外のイン
ターリーブにも適用できることはいうまでもない。
Although the case of normal playback has been described, it is of course applicable to high-speed playback that is faster than the normal playback speed, and can also be applied to devices using recording media other than magnetic tape. Furthermore,
It goes without saying that interleaving other than the interleaving sequence described here can also be applied.

[発明の効果] 以上の説明から容易に理解できるように、本発明によれ
ば、インターリーブ又はデインターリンブのためのメモ
リ・アクセスで読ろ出しが書き込みを追い越すことがな
くなり、高品質の信号記録及び再生を行なえる。
[Effects of the Invention] As can be easily understood from the above explanation, according to the present invention, reading does not overtake writing in memory access for interleaving or deinterlimbing, and high quality signals can be obtained. Can record and play.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図は本発明の一実施例である記録装置の構成ブロ
ック図、第1B図は本発明の別の実施例である再生装置
の構成ブロック図、第2図は第1A図のアドレッシング
簡易状態図、第3A図は回転ドラムのヘット配置の平面
図、第3B図は回転ドラムのヘッド配置展開図、第4図
は記録パターン図、第5図は画面イメージ図、第6図は
インターリーブのメモリ・アドレッシング簡易状態図、
第7図はデインターリーブのメモリ・アドレッシング簡
易状態図である。
FIG. 1A is a block diagram of the configuration of a recording device that is an embodiment of the present invention, FIG. 1B is a block diagram of the configuration of a playback device that is another embodiment of the invention, and FIG. 2 is a simplified addressing state of FIG. 1A. Figure 3A is a plan view of the head arrangement of the rotating drum, Figure 3B is a developed view of the head arrangement of the rotating drum, Figure 4 is a recording pattern diagram, Figure 5 is a screen image diagram, and Figure 6 is an interleave memory/memory diagram. Addressing simplified state diagram,
FIG. 7 is a simplified state diagram of memory addressing for deinterleaving.

Claims (1)

【特許請求の範囲】[Claims] 入力データを所定規則の順序に並べ換える回路であって
、並べ換え単位量のデータを収容できる少なくとも2つ
のメモリ手段を具備し、当該少なくとも2つのメモリ手
段に交互に入力データを書き込み、書き込みをしていな
いメモリ手段から記憶データを読み出すことを特徴とす
る並び換え回路。
A circuit for rearranging input data in an order according to a predetermined rule, comprising at least two memory means capable of accommodating a rearranged unit amount of data, and writing input data alternately into the at least two memory means. A sorting circuit characterized in that it reads stored data from a memory means that is not used.
JP2117136A 1990-05-07 1990-05-07 Rearrangement circuit Pending JPH0414680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2117136A JPH0414680A (en) 1990-05-07 1990-05-07 Rearrangement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2117136A JPH0414680A (en) 1990-05-07 1990-05-07 Rearrangement circuit

Publications (1)

Publication Number Publication Date
JPH0414680A true JPH0414680A (en) 1992-01-20

Family

ID=14704345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117136A Pending JPH0414680A (en) 1990-05-07 1990-05-07 Rearrangement circuit

Country Status (1)

Country Link
JP (1) JPH0414680A (en)

Similar Documents

Publication Publication Date Title
KR900006566B1 (en) Pcm signal recording and reproducing apparatus
JPH0564512B2 (en)
JP2916162B2 (en) Recording and playback device
JP3287875B2 (en) Video tape recorder
JPH0414680A (en) Rearrangement circuit
JP3231121B2 (en) Non-tracking type playback device
JP3120533B2 (en) Image recognition improvement circuit
JP2615766B2 (en) Playback video signal processing device
JPH0552589B2 (en)
JP3528877B2 (en) Magnetic recording / reproducing device
JPH04263588A (en) Digital vtr
JP2620947B2 (en) Video signal recording and reproducing device
JP2703935B2 (en) Video data playback device
EP0325256A2 (en) Apparatus for reproducing digital video signal
JPH0258986A (en) Picture recording and reproducing device
US6621981B1 (en) Video signal recording/reproducing apparatus and reproducing apparatus
JPH043714B2 (en)
JPH066755A (en) Image recorder
JPH0614726B2 (en) Video signal recording / reproducing device
JPH01205709A (en) Recording and/or reproducing device
JPH02224484A (en) Video signal recorder
JPH01288078A (en) Magnetic recording and reproducing device
JPS63128882A (en) Video signal recording and reproducing device
JPS62137703A (en) Video signal recording device
JPS61247181A (en) Digital vtr