JPH04140861A - Address converting system - Google Patents
Address converting systemInfo
- Publication number
- JPH04140861A JPH04140861A JP2264402A JP26440290A JPH04140861A JP H04140861 A JPH04140861 A JP H04140861A JP 2264402 A JP2264402 A JP 2264402A JP 26440290 A JP26440290 A JP 26440290A JP H04140861 A JPH04140861 A JP H04140861A
- Authority
- JP
- Japan
- Prior art keywords
- address
- segment
- descriptor
- segment descriptor
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000012536 storage buffer Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアドレス変換方式、特に逐次に論理アドレスを
物理アドレスへ変換しつつ、主記憶アクセスを行なう入
出力処理装置のアドレス変換方式%式%
〔従来の技術〕
従来、入出力処理装置において、論理アドレスを物理ア
ドレスへ変換するアドレス変換動作は、まず、論理アド
レス空間の単位であるセグメントを実記憶の管理単位で
あるページ分割し、両者の対応・関連を表わすセグメン
ト表表示語、セグメント記述子及びページ記述子を、論
理アドレスを基に連続参照することにより物理アドレス
を計算していた。また、このアドレス変換に要する時間
を短縮するために変換対を大規模且つ高速なハードウェ
アで実現していた。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an address conversion method, particularly an address conversion method for an input/output processing device that accesses main memory while sequentially converting logical addresses to physical addresses. [Prior Art] Conventionally, in an input/output processing device, an address conversion operation for converting a logical address into a physical address first divides a segment, which is a unit of logical address space, into pages, which are a unit of management of real memory, and divides both segments into pages. The physical address was calculated by continuously referencing the segment table display words, segment descriptors, and page descriptors representing correspondence/relationships based on the logical address. Furthermore, in order to reduce the time required for this address conversion, conversion pairs have been implemented using large-scale and high-speed hardware.
上述した従来の入出力処理装置におけるアドレス変換方
式では、論理アドレスを物理アドレスへ変換する際、必
ず主記憶上に用意されたセグメント表表示語、セグメン
ト記述子及びページ記述子を索引しなければならないた
め時間がかかるという欠点がある。In the address conversion method in the conventional input/output processing device described above, when converting a logical address to a physical address, it is necessary to index the segment table display word, segment descriptor, and page descriptor prepared in main memory. The disadvantage is that it takes time.
また、アドレス変換に要する時間を短縮するべく、アド
レス変換対を設け、そこへ予め論理アドレスに対応する
物理アドレスを登録しておき、その後は変換処理を必要
とせず物理アドレスを得る方式があるが、アドレス変換
対に大規模且つ高速なハードウェアを必要とする欠点が
ある。In addition, in order to reduce the time required for address translation, there is a method in which an address translation pair is provided, in which the physical address corresponding to the logical address is registered in advance, and then the physical address is obtained without the need for translation processing. However, there is a drawback that the address translation pair requires large-scale and high-speed hardware.
〔課題を解決するための手段〕
、本発明のアドレス変換方式は、それぞれが複数のペー
ジから成る複数のセングメントから成るアドレス空間と
、
前記ページの制御情報を保持するページ記述子から構成
されるページ表と前記セグメントの制御情報を保持する
セグメント記述子から構成されるセグメント表と、
前記セグメント表に関する情報を保持するセグメント表
表示語とを記憶する主記憶装置と、前記主記憶装置上に
記憶された前記セグメント表表示語と前記セグメント記
述子と前記ページ記述子とを論理アドレスより索引し物
理アドレスへ変換しつつ主記憶アクセスを行なう入出力
処理装置とを有するデータ処理装置におけるアドレス変
換方式において、
前記入出力処理装置は、論理アドレスから物理アドレス
への変換過程で得られた前記セグメント記述子を物理チ
ャネルごとに登録するセグメント記述子格納手段を有し
、ある物理チャネル上の入出力動作が前記格納されたセ
グメント記述子が示すセグメントへのアクセスである場
合には、前記セグメント記述子格納手段に登録したセグ
メント記述子に基づきアドレス変換を行ない物理アドレ
スを得るようにしたことを特徴とする。[Means for Solving the Problems] The address translation method of the present invention includes: an address space made up of a plurality of segments each made up of a plurality of pages; and a page made up of a page descriptor that holds control information for the page. a main storage device that stores a segment table composed of a table and a segment descriptor that holds control information of the segment; and a segment table display word that holds information about the segment table; In an address conversion method in a data processing device, the data processing device has an input/output processing device that performs main memory access while indexing the segment table display word, the segment descriptor, and the page descriptor from a logical address and converting the same into a physical address, The input/output processing device has segment descriptor storage means for registering the segment descriptor obtained in the process of converting a logical address into a physical address for each physical channel, and the input/output processing device on a certain physical channel In the case of accessing a segment indicated by a stored segment descriptor, an address conversion is performed based on the segment descriptor registered in the segment descriptor storage means to obtain a physical address.
次に本発明について図面を参照し説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は、本発明の一実施例の構成を示すブロック図で
ある0図において本実施例は、物理チャネル対応にセグ
メント記述子を格納するセグメント記述子格納バッファ
1.論理アドレス格納レジスタ2.アドレス変換に際し
て参照される各種アドレス変換テーブルが格納されるア
ドレス変換テーブル格納レジスタ3.アドレス演算回路
4、物理アドレス格納レジスタ5.共通バス6゜セグメ
ント記述子格納バッファ内の格納位置を指す物理チャネ
ル番号7及びアドレス変換におけるソフトウェアノイズ
エラー検出回路8から構成される。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. 1, this embodiment has a segment descriptor storage buffer 1.0 that stores segment descriptors corresponding to physical channels. Logical address storage register 2. Address conversion table storage register 3 in which various address conversion tables referred to during address conversion are stored. Address calculation circuit 4, physical address storage register 5. The common bus consists of a physical channel number 7 indicating a storage location in a 6° segment descriptor storage buffer and a software noise error detection circuit 8 in address conversion.
アドレス変換動作では、まず、アドレス変換の基となる
論理アドレスを論理アドレス格納レジス°り2へ、アド
レス空間表示語をアドレス変換テーブル格納レジスタ3
へ各々共通バス6を介して格納し、セグメント表表示語
配列を指す所望の物理アドレスがアドレス演算回路4に
より計算し、物理アドレス格納レジスタ5へ格納する。In the address conversion operation, first, the logical address that is the basis of address conversion is placed in the logical address storage register 2, and the address space display word is placed in the address conversion table storage register 3.
A desired physical address pointing to the segment table display word array is calculated by the address arithmetic circuit 4 and stored in the physical address storage register 5.
本物理アドレスにより主記憶アクセスを行ない、セグメ
ント表表示語が取出される。ここで取出されたセグメン
ト表表示語は、次に索引されるべきセグメント記述子取
出しのために、共通バス6を介しアドレス変換テーブル
格納レジスタ3へ格納され、同様の手順によりセグメン
ト表の所望物理アドレスが得られ、セグメント記述子が
主記憶より取出される。以降、セグメント記述子により
ページ表物理アドレスが生成され、ページ記述子取出し
と続けられる。Main memory access is performed using this physical address, and the segment table display word is retrieved. The segment table display word extracted here is stored in the address conversion table storage register 3 via the common bus 6 in order to extract the segment descriptor to be indexed next, and the desired physical address of the segment table is stored in the same manner. is obtained and the segment descriptor is retrieved from main memory. Thereafter, a page table physical address is generated using the segment descriptor, and page descriptor retrieval continues.
このように次テーブル索引のために、そこで得られた主
記憶情報が新たな、アドレス演算の入力とされ、順次、
アドレス変換テーブルの取出しが繰り返えされ、最終的
に与えられた論理アドレスに対応する物理アドレスが生
成され、物理アドレス格納レジスタ5へ格納される。In this way, for the next table index, the main memory information obtained there is used as a new input for address calculation, and sequentially,
The extraction of the address conversion table is repeated, and finally a physical address corresponding to the given logical address is generated and stored in the physical address storage register 5.
この一連のアドレス変換動作中、セグメント記述子取出
しが行なわれた場合に、該記述子をアドレス変換テーブ
ル格納レジスタ3へ格納すると同時に、物理チャネル対
応のセグメント記述子格納バッファ1への格納も実行さ
れる。このセグメント記述子格納バッファ1により物理
チャネル上においてセグメント切り換えか発生しない限
り、登録されているセグメント記述子が参照され、セグ
メント記述子よりアドレス変換動作を行なわれる。During this series of address translation operations, when a segment descriptor is taken out, the descriptor is stored in the address translation table storage register 3 and at the same time, storage in the segment descriptor storage buffer 1 corresponding to the physical channel is also executed. Ru. With this segment descriptor storage buffer 1, unless segment switching occurs on the physical channel, the registered segment descriptor is referenced and address conversion is performed from the segment descriptor.
以上の動作は、マイクロプログラムにより制御される、
第2図は、アドレス変換における論理アドレスと各種ア
ドレス変換テーブルとの関連図である。The above operations are controlled by a microprogram. FIG. 2 is a diagram showing the relationship between logical addresses and various address translation tables in address translation.
以上説明したように本発明は、逐次論理アドレスを物理
アドレスへ変換しつつ主記憶アクセスを行なう入出力処
理装置において、そのアドレス変換過程で得られたセグ
メント記述子を物理チャネルごとのセグメント記述子格
納手段に格納することにより、簡略なハードウェアによ
り、効率良くアドレス変換を行なうことができる効果が
ある。As explained above, in an input/output processing device that performs main memory access while sequentially converting logical addresses into physical addresses, segment descriptors obtained in the address conversion process are stored as segment descriptors for each physical channel. By storing the information in the means, there is an effect that address translation can be efficiently performed using simple hardware.
第1図は本発明の一実施例の構成を示すブロック図、第
2図はアドレス変換における論理アドレスと各種アドレ
ス変換テーブルとの関連図である。
1・・セグメント記述子格納バッファ、2・・・論理ア
ドレス格納レジスタ、3・・アドレス変換テーブル格納
レジスタ、4・・・アドレス演算回路、5・・・物理ア
ドレス格納レジスタ、6・・・共通バス、7・・・物理
チャネル番号、8・・・ソフトウェアエラー検出回路。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a diagram showing the relationship between logical addresses and various address conversion tables in address conversion. 1... Segment descriptor storage buffer, 2... Logical address storage register, 3... Address conversion table storage register, 4... Address calculation circuit, 5... Physical address storage register, 6... Common bus , 7... Physical channel number, 8... Software error detection circuit.
Claims (1)
ら成るアドレス空間と、 前記ページの制御情報を保持するページ記述子から構成
されるページ表と前記セグメントの制御情報を保持する
セグメント記述子から構成されるセグメント表と、 前記セグメント表に関する情報を保持するセグメント表
表示語とを記憶する主記憶装置と、前記主記憶装置上に
記憶された前記セグメント表表示語と前記セグメント記
述子と前記ページ記述子とを論理アドレスより索引し物
理アドレスへ変換しつつ主記憶アクセスを行なう入出力
処理装置とを有するデータ処理装置におけるアドレス変
換方式において、 前記入出力処理装置は、論理アドレスから物理アドレス
への変換過程で得られた前記セグメント記述子を物理チ
ャネルごとに登録するセグメント記述子格納手段を有し
、ある物理チャネル上の入出力動作が前記格納されたセ
グメント記述子が示すセグメントへのアクセスである場
合には、前記セグメント記述子格納手段に登録したセグ
メント記述子に基づきアドレス変換を行ない物理アドレ
スを得るようにしたことを特徴とするアドレス変換方式
。[Scope of Claims] An address space consisting of a plurality of segments each consisting of a plurality of pages, a page table consisting of a page descriptor holding control information of the page, and a segment description holding control information of the segment. a main storage device that stores a segment table composed of children; a segment table display word that holds information regarding the segment table; and a main storage device that stores the segment table display word and the segment descriptor stored on the main storage device; In an address conversion method in a data processing device, the input/output processing device has an input/output processing device that performs main memory access while indexing the page descriptor from a logical address and converting it to a physical address, wherein the input/output processing device converts a logical address to a physical address. The segment descriptor storage means registers the segment descriptor obtained in the conversion process for each physical channel, and input/output operations on a certain physical channel access the segment indicated by the stored segment descriptor. In this case, the address conversion method is characterized in that the address conversion is performed based on the segment descriptor registered in the segment descriptor storage means to obtain a physical address.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2264402A JPH04140861A (en) | 1990-10-01 | 1990-10-01 | Address converting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2264402A JPH04140861A (en) | 1990-10-01 | 1990-10-01 | Address converting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04140861A true JPH04140861A (en) | 1992-05-14 |
Family
ID=17402666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2264402A Pending JPH04140861A (en) | 1990-10-01 | 1990-10-01 | Address converting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04140861A (en) |
-
1990
- 1990-10-01 JP JP2264402A patent/JPH04140861A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3760369A (en) | Distributed microprogram control in an information handling system | |
CN102663051B (en) | Method and system for searching content addressable memory | |
JPH04140861A (en) | Address converting system | |
CN114547086A (en) | Data processing method, device, equipment and computer readable storage medium | |
US20050010628A1 (en) | In-place memory management for FFT | |
KR930007674B1 (en) | Device for converting address | |
CN112395008A (en) | Operation method, operation device, computer equipment and storage medium | |
CN112395009A (en) | Operation method, operation device, computer equipment and storage medium | |
Lavington | Manchester computer architectures, 1948-75 | |
GB1046357A (en) | Word "selecting system" for data storage arrangement | |
SU737952A1 (en) | Buffer storage control device | |
JP2895892B2 (en) | Data processing device | |
Healy | A character-oriented context-addressed segment-sequential storage | |
JPH03168853A (en) | Input/output processor | |
JPS631196A (en) | Data index system | |
SU1008752A1 (en) | Data search device | |
SU734686A1 (en) | Command shaping device | |
JP2735255B2 (en) | Hatching treatment method | |
CN115269602A (en) | Data storage address query method, device, equipment and medium | |
JPH04277846A (en) | High-speed address converting system | |
JPS6234231A (en) | File data processor | |
SU726533A1 (en) | Device for command sampling | |
JPH04101272A (en) | Data element retrieving method | |
JPH02157933A (en) | Variable length data processor | |
JPS63189955A (en) | Data transferring and processing system in virtual computer system |