JPH04138774A - Synchronizing signal separation circuit - Google Patents
Synchronizing signal separation circuitInfo
- Publication number
- JPH04138774A JPH04138774A JP26251690A JP26251690A JPH04138774A JP H04138774 A JPH04138774 A JP H04138774A JP 26251690 A JP26251690 A JP 26251690A JP 26251690 A JP26251690 A JP 26251690A JP H04138774 A JPH04138774 A JP H04138774A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- input terminal
- voltage
- output
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 title claims abstract description 28
- 230000008878 coupling Effects 0.000 claims abstract description 14
- 238000010168 coupling process Methods 0.000 claims abstract description 14
- 238000005859 coupling reaction Methods 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、複合映像信号に含まれる同期信号を抽出する
同期信号分離回路に関し、特にＭＯ５ＬＳｌへの搭載に
適した同期信号分離回路に関する。DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to a synchronization signal separation circuit for extracting a synchronization signal contained in a composite video signal, and particularly to a synchronization signal separation circuit suitable for mounting on MO5LS1.
（ロ）従来の技術
同期信号分離回路は、複合映像信号に含まれる映像信号
と同期信号とに振幅の差があることを利用し、トランジ
スタのカットオフ特性または非線形性を使って同期信号
を分離（振幅分離）する回路である。(b) Conventional technology Synchronization signal separation circuits take advantage of the difference in amplitude between the video signal and synchronization signal included in a composite video signal, and separate the synchronization signal using the cutoff characteristics or nonlinearity of the transistor. (amplitude separation) circuit.
ところで、従来テレビ等の映像信号処理回路は一般にア
ナログ回路で構成されてきたが、近年ＭＯＳデバイスの
高集積性及び高速性を生かしてこれらの分野にもＭＯＳ
デバイスが用いられる様になってきている。By the way, conventional video signal processing circuits for televisions and other devices have generally been constructed of analog circuits, but in recent years MOS devices have been used in these fields as well, taking advantage of the high integration and high speed of MOS devices.
devices are increasingly being used.
この様な状況下において、例えば、第４図に示すような
ＭＯＳ型の同期信号分離回路が考えられた。Under such circumstances, for example, a MOS type synchronization signal separation circuit as shown in FIG. 4 has been considered.
この回路では、入力端子（１１）に図示したような複合
映像２号Ｓ１が入力されると、同期信号期間Ｔ、ではコ
ンパレータ（１２）の出力がロウレベルとなり、Ｐチャ
ンネルトランジスタＱ、がオンし電源電圧ｖｃｃから抵
抗Ｒ１を通してＩＣの外部に設けられたカップリングコ
ンデンサＣが充電される。一方、映像信号期間Ｔ０では
コンパレータ（１２）の出力がハイレベルとなり、Ｎｆ
ヤンネルトランジスタＱＮがオンし抵抗Ｒ３を通してカ
ップリングコンデンサＣが放電される。In this circuit, when composite video No. 2 S1 as shown in the figure is input to the input terminal (11), the output of the comparator (12) becomes low level during the synchronization signal period T, the P-channel transistor Q is turned on, and the power is turned on. A coupling capacitor C provided outside the IC is charged from the voltage vcc through the resistor R1. On the other hand, in the video signal period T0, the output of the comparator (12) becomes high level, and Nf
Jannel transistor QN is turned on and coupling capacitor C is discharged through resistor R3.
このようにして、コンパレータ（１２）の出力が入力さ
れたインバータの出力端子（１３）より図示したような
同期信号Ｓ、を得るようにしている。In this way, the synchronization signal S as shown is obtained from the output terminal (13) of the inverter to which the output of the comparator (12) is input.
ここで同期信号期間Ｔ５において、上述の充Ｔによって
抵抗Ｒ３の両端に第５図（Ａ）に示すような分離レベル
を決めるスライス電圧ΔＶＳが生じる。なお図において
Ｖ ｒｅｆはコンパレータ（１２）のマイナス側入力端
に印加される基準電圧である。In the synchronizing signal period T5, the above-described charge T generates a slice voltage ΔVS across the resistor R3 that determines the separation level as shown in FIG. 5(A). Note that in the figure, V ref is a reference voltage applied to the negative input terminal of the comparator (12).
そして、映像信号を第５図（Ａ）に示すようなパルス波
形と考え、基準電圧Ｖｒｅｆからの振幅をＶａとすると
、カップリングコンデンサＣにて充放電される電荷量は
等しいので次式が成立する。Then, assuming that the video signal has a pulse waveform as shown in Figure 5 (A) and the amplitude from the reference voltage Vref is Va, the amount of charge charged and discharged in the coupling capacitor C is equal, so the following equation holds true. do.
（Δｖｓ／ Ｒ１） ・Ｔｓ＝ （Ｖａ／Ｒ，） ＠
Ｔｏ−−−・＝（ａ）したがって、
ΔＶｓ ＝ Ｖａ ・（Ｒ１／ Ｒ２） ・（Ｔｏ／
Ｌ） −−・＝ −（ｂ）式（ｂ）より、スライス電圧
ΔＶ、は映像信号の振幅Ｖａに依存することがわかる。(Δvs/R1) ・Ts= (Va/R,) @
To---・=(a) Therefore, ΔVs = Va ・(R1/R2) ・(To/
L) --.=-(b) From equation (b), it can be seen that the slice voltage ΔV depends on the amplitude Va of the video signal.
くハ）発明が解決しようとする課題
ところで式（ｂ）から明らかなように、同期信号の先端
レベルと映像信号の先端レベルの差ＡＦＬが大きくなる
と、Ｖａもそれに従って大きくなるので、スライス電圧
ΔＶ、が変動してしまう。C) Problems to be Solved by the Invention As is clear from equation (b), as the difference AFL between the leading edge level of the synchronizing signal and the leading edge level of the video signal increases, Va also increases accordingly, so that the slice voltage ΔV , will fluctuate.
（第５図（Ａ） 、 （Ｂ） 、に）参照）このため、
複合映像信号の内容によっては同期分離が不安定になっ
たり、第５図（Ｃ）のような極端にＡＦＬが大きい場合
には同期分離が全く不可能となるという問題があった。(See Figure 5 (A), (B),)) For this reason,
There is a problem in that synchronization separation becomes unstable depending on the content of the composite video signal, and in cases where the AFL is extremely large as shown in FIG. 5(C), synchronization separation becomes completely impossible.
本発明は斯上した従来の問題に鑑みて創作されたもので
あり、ＡＦＬの大小によるスライス電圧ΔＶ、の変動を
少なくし安定した同期分離を可能とすると共にスライス
電圧ΔＶ、の設定を容易に行えるようにした同期信号分
離回路を提供することを目的としている。The present invention was created in view of the above-mentioned conventional problems, and it reduces fluctuations in the slice voltage ΔV due to the size of the AFL, enables stable synchronization separation, and facilitates the setting of the slice voltage ΔV. The purpose of the present invention is to provide a synchronization signal separation circuit that can perform the following steps.
（ニ）課題を解決するための手段
本発明は第１図に示すように、複合映像信号の直流成分
を遮断するカップリングコンデンサＣかマイナス側の入
力端に接続きれ、基準電圧Ｖ ｒｅｆがプラス側の入力
端に接続されたコンパレータ（２）と、前記基準電圧Ｖ
ｒｅｆと同一の電圧を発生する定電圧源（３）と、前記
定電圧源（３）と前記マイナス側の入力端の間に接読さ
れ、前記コンパレータ（２）の出力によって制御された
アナログスイッチ（４）と、前記マイナス側の入力端か
ら接地電圧ｖＳｓへ定電流を流すための定電流源（５）
とを具備することを特徴としている。(d) Means for Solving the Problems As shown in FIG. 1, the present invention is such that the coupling capacitor C that blocks the DC component of the composite video signal is connected to the input terminal on the negative side, so that the reference voltage V ref becomes positive. A comparator (2) connected to the side input terminal and the reference voltage V
a constant voltage source (3) that generates the same voltage as ref; and an analog switch connected between the constant voltage source (3) and the negative input terminal and controlled by the output of the comparator (2). (4), and a constant current source (5) for flowing a constant current from the negative input terminal to the ground voltage vSs.
It is characterized by having the following.
（＊）作用
上述の手段によれば、同期信号期間’Ｔｓにおいてコン
パレータ（２）の出力がハイレベルとなり、これを受け
てアナログスイッチ（４）がオンしカップリングコンデ
ンサＣ８が定電圧源（３）によって充電される。一方、
映像信号期間Ｔ、においてはコンパレータ（２）の出力
がロウレベルとなり、これを受けてアナログスイッチ（
４）がオフしカップリングコンデンサＣ５が定電流源（
５）の定電流Ｔ、によって放電される。ここで同期信号
期間Ｔ、において、スライス電圧ΔＶ、は定電圧源（３
）の出力とコンパレータ（２）のマイナス側入力端に生
じる。(*) Effect According to the above means, the output of the comparator (2) becomes high level during the synchronization signal period 'Ts, and in response, the analog switch (4) is turned on, and the coupling capacitor C8 is connected to the constant voltage source (3). ) is charged by on the other hand,
During the video signal period T, the output of the comparator (2) becomes low level, and in response, the analog switch (
4) is turned off and coupling capacitor C5 becomes a constant current source (
5) is discharged by the constant current T. Here, in the synchronization signal period T, the slice voltage ΔV is a constant voltage source (3
) and the negative input terminal of comparator (2).
したがって、カップリングコンデンサＣにて充放電され
る電荷量が等しいことから次式が成り立つ。Therefore, since the amounts of charge charged and discharged in the coupling capacitor C are equal, the following equation holds true.
（Δｖｓ／ Ｒ−） ・Ｔｓ ＝ Ｉ。・（Ｔ、十丁、
）・・・・旧・・・・・（ｃ）ここでＲｏは次式で与え
られる。(Δvs/R-) ・Ts = I.・(T, Jucho,
)... Old... (c) Here, Ro is given by the following formula.
Ｒ，＝Ｒ＋アナログスイッチ＜４）のオン抵抗＋定蒐圧
Ｒ（３）の出力抵抗 ・・・・・・・・・（ｄ）したが
って、
Δｖ、＝１゜Ｒｏ・ （丁。＋ｒｓ）／Ｔｓ ・
・・・・・・・・・・・・・・（ｅ）式（ｅ）より明ら
かなように、スライス電圧ΔＶ、はＡＰＬ、Ｖａ等に依
存しないので安定な同期分離が可能となる。また、■、
またはＲｏを適当な値に設計することによってスライス
電圧Δｖｓの設定を容易に行うことができる。R, = R + on-resistance of analog switch < 4) + output resistance of constant pressure R (3) ・・・・・・・・・(d) Therefore, Δv, = 1°Ro・(d.+rs)/ Ts・
. . . (e) As is clear from equation (e), the slice voltage ΔV does not depend on APL, Va, etc., so stable synchronous separation is possible. Also, ■,
Alternatively, the slice voltage Δvs can be easily set by designing Ro to an appropriate value.
（へ）実施例
第１図は本発明に係る同期信号分離回路を説明するため
の回路図である。(F) Embodiment FIG. 1 is a circuit diagram for explaining a synchronization signal separation circuit according to the present invention.
図において、入力端子（１）に複合映像信号が入力され
、直流成分を遮断するためのカップリングコンデンサＣ
Ｉを介してコンパレータ（２）のマイナス側の入力端に
印加されている。前記コンパレータ（２）のプラス側の
入力端には基準電圧Ｖ ｒｅｆが印加されている。そし
て基準電圧Ｖ ｒｅｆを安定化するため、基準電圧Ｖ
ｒｅｆと同一の電圧を発生する定電圧源（３） （Ｖｒ
ｅｆ’ ＝ Ｖｒｅｆ ）が設けられ、該定電圧Ｒ（３
）とコンパレータ（２）のマイナス側の入力端の間にア
ナログスイッチ（４）が接続され、コンパレータ（２）
の出力がロウレベルのときにオンし、ハイレベルのとき
にオフするように制御されている。Ｒはアナログスイッ
チ（４）とコンパレータ（２）のマイナス側の入力端の
間に挿入された抵抗である。In the figure, a composite video signal is input to the input terminal (1), and a coupling capacitor C is used to block the DC component.
It is applied to the negative input terminal of the comparator (2) via I. A reference voltage V ref is applied to the positive input terminal of the comparator (2). In order to stabilize the reference voltage V ref, the reference voltage V ref is
Constant voltage source (3) that generates the same voltage as ref (Vr
ef' = Vref) is provided, and the constant voltage R(3
) and the negative input terminal of the comparator (2), an analog switch (4) is connected between the comparator (2)
It is controlled to turn on when the output is low level and turn off when the output is high level. R is a resistor inserted between the analog switch (4) and the negative input terminal of the comparator (2).
さらに、前記マイナス側の入力端から接地電圧Ｖ ｓｓ
へ定電波１．を流すための定電流源（５）が設けられて
いる。Further, a ground voltage V ss is applied from the input terminal on the negative side.
Constant radio wave 1. A constant current source (5) for flowing the current is provided.
なお、図において破線で示したように、定電流源（５）
のインピーダンスを無視できるように定電圧源（３）と
接地電圧Ｖ ｓｓの間にコンデンサＣ２を付加してもよ
い。In addition, as shown by the broken line in the figure, the constant current source (5)
A capacitor C2 may be added between the constant voltage source (3) and the ground voltage Vss so that the impedance can be ignored.
次に第１図及び第２図を参照しながらこの回路の動作を
説明する。入力端子（１）に正極性の複合映像信号が入
力されると、同期信号期間ＴＳにおいては基準電圧Ｖｒ
ｅｆとの比較に基づいてコンパレータ（２）の出力がロ
ウレベルとなり、これを受（すてアナログスイッチ（４
）がオンし、カップリングコンデンサＣ１が定電圧源（
３）によって充！される。一方、映像信号期間Ｔ０にお
いてはコンパレータ（２）の出力がハイレベルとなり、
これを受（すでアナログスイッチ（４）がオフし、カッ
プリングコンデンサＣ１が定電流源（５）によって放電
される。Next, the operation of this circuit will be explained with reference to FIGS. 1 and 2. When a composite video signal of positive polarity is input to the input terminal (1), the reference voltage Vr rises during the synchronization signal period TS.
Based on the comparison with ef, the output of the comparator (2) becomes low level, which is received by the analog switch (4).
) turns on, and coupling capacitor C1 turns on as a constant voltage source (
3) Full by! be done. On the other hand, during the video signal period T0, the output of the comparator (2) becomes high level,
Upon receiving this, the analog switch (4) is turned off, and the coupling capacitor C1 is discharged by the constant current source (5).
このようにして、出力端子（６）より同期信号を得るよ
うにしている。In this way, a synchronizing signal is obtained from the output terminal (6).
この回路では、放電される電荷量は定マ流工。In this circuit, the amount of charge discharged is constant.
によって決まるので映像信号のＡＰＬ、Ｖａ等のパラメ
ータには依存しないという特徴を有している。It has the characteristic that it does not depend on parameters such as APL and Va of the video signal.
したがって式（ｅ）からも明らかなように、スライス電
圧Δ■、はＡＦＬ、Ｖａ等に依存しない一定の値となり
、安定な同期分離が可能となるのである。Therefore, as is clear from equation (e), the slice voltage Δ■ is a constant value that does not depend on AFL, Va, etc., and stable synchronous separation is possible.
またこの回路では基準電圧Ｖ ｒｅｆと同一の電圧を発
生する定電圧源（３）をアナログスイッチ（４）とコン
パレータ（２）のプラス側の入力端の間に設けているの
で、アナログスイッチの切換ノイズ及び充電時における
基準電圧Ｖ ｒｅｆの変動を小さくし、同期分離動作の
安定化を図っている。In addition, in this circuit, a constant voltage source (3) that generates the same voltage as the reference voltage V ref is provided between the analog switch (4) and the positive input terminal of the comparator (2), so that the switching of the analog switch is The noise and fluctuations in the reference voltage V ref during charging are reduced to stabilize the synchronization separation operation.
第３図は本発明の同期信号分離回路の具体例を示す回路
図である。なお図において同一符号は第１図と同一部分
を示すものである。FIG. 3 is a circuit diagram showing a specific example of the synchronization signal separation circuit of the present invention. In the drawings, the same reference numerals indicate the same parts as in FIG. 1.
定電圧源（３）は電圧フォロアー型のオペアンプで構成
することにより基準電圧Ｖ ｒｅｆと同一の電圧を発生
しく Ｖ ｒｅｆ ’ ＝ Ｖｒｅｆ ）、かつ低出力
インピーダンス化を図り、基準電圧Ｖ ｒｅｆの変動を
小キくシている。また、定電流源〈５）はＮチャンネル
のＭｏＳトランジスタＱ Ｎｌ ｌ Ｑ Ｎｔを図示し
たように接続して構成している。すなわち、ＭＯＳトラ
ンジスタＱＮ！はゲートとドレインが短絡されているの
で負荷抵抗ＲＬを大きくすると該短絡点はしきい値電圧
Ｖｔよりやや高い電圧に設定される。この電圧をＭＯＳ
トランジスタＱ８□のゲートに印加することにより、Ｍ
ｏＳトランジスタＱＮＩは飽和領域で動作するので定を
流１．が供給される。そして、基準電圧Ｖｒｅｆは電源
電圧Ｖ。０と接地電圧Ｖ ｓｓ間に接続されたラダー抵
抗から取り出している。The constant voltage source (3) is configured with a voltage follower type operational amplifier to generate the same voltage as the reference voltage V ref (V ref ' = V ref ), and has a low output impedance to suppress fluctuations in the reference voltage V ref. It's small and tight. Further, the constant current source <5) is constructed by connecting N-channel MoS transistors Q Nl l Q Nt as shown. That is, the MOS transistor QN! Since the gate and drain are short-circuited, when the load resistance RL is increased, the short-circuit point is set to a voltage slightly higher than the threshold voltage Vt. This voltage is MOS
By applying it to the gate of transistor Q8□, M
Since the oS transistor QNI operates in the saturation region, it has a constant current 1. is supplied. The reference voltage Vref is the power supply voltage V. It is taken out from a ladder resistor connected between 0 and ground voltage Vss.
このように、本発明の同期信号分離回路は、全てＭＯＳ
デバイスによって構成することが可能であり、上述の説
明の通り安定した同期分離動作を実現するものである。In this way, the synchronization signal separation circuit of the present invention is entirely MOS
It can be configured by a device, and as explained above, it realizes stable synchronization separation operation.
（ト）発明の詳細
な説明したように、本発明によればＡＰＬの大きな複合
映像信号に対してもスライス電圧ΔＶ、の変動を小さく
し安定した同期分離を可能とすると共にスライス電圧Δ
Ｖ、の設定を容易に行うことができる。特に映像信号を
処理するＭＯ５ＬＳＩに搭載する同期信号分離回路とし
て好適である。(g) As described in detail, according to the present invention, even for a composite video signal with a large APL, fluctuations in the slice voltage ΔV can be reduced to enable stable synchronization separation, and the slice voltage ΔV can be stably separated.
V can be easily set. It is particularly suitable as a synchronization signal separation circuit installed in MO5LSI that processes video signals.
第１図は本発明に係る同期信号分離回路を説明するため
の回路図、第２図は本発明に係る同期信号分離回路の動
作を説明するための映像信号波形図、第３図は本発明に
係る同期信号分離回路の具体例を示す回路図、第４図は
従来例に係る同期信号分離回路の回路図、第５図は従来
例に係る同期信号分離回路の動作を説明するための映像
信号波形図である。
（１）・・・入力端子、（２）・・・コンパレータ、（
３）・・・定電圧源、 （４）・・・アナログスイッチ
、 （５）・・・定電流源、 （６）・・・出力端子、
Ｃ１・・・カップリングコンデンサ、Ｃ２・・・コン
デンサ、 Ｒ４ＲＬ・・・抵抗、 Ｖ ｃｃ・・・％
Ｅｉｔ圧、 ＶＳＳ・・・接地電圧、■。・・・定１１
Ｌ流、 Ｖｒｅｆ・・・基準電圧、 Ｔ、・・・同期
信号期間、 Ｔ１１・・・映像信号期間、 ΔＶ５・・
・スライス電圧。
呂願人
三洋電機株式会社FIG. 1 is a circuit diagram for explaining the synchronization signal separation circuit according to the present invention, FIG. 2 is a video signal waveform diagram for explaining the operation of the synchronization signal separation circuit according to the present invention, and FIG. 3 is a circuit diagram for explaining the operation of the synchronization signal separation circuit according to the present invention. 4 is a circuit diagram showing a specific example of the synchronous signal separation circuit according to the conventional example, and FIG. 5 is a video for explaining the operation of the synchronous signal separation circuit according to the conventional example. It is a signal waveform diagram. (1)...Input terminal, (2)...Comparator, (
3)...constant voltage source, (4)...analog switch, (5)...constant current source, (6)...output terminal,
C1...Coupling capacitor, C2...Capacitor, R4RL...Resistor, V cc...%
Eit pressure, VSS...ground voltage, ■.・・・Status 11
L current, Vref...Reference voltage, T...Synchronizing signal period, T11...Video signal period, ΔV5...
・Slice voltage. Roganjin Sanyo Electric Co., Ltd.
Claims (2)
コンデンサが一方の入力端に接続され、基準電圧が他方
の入力端に接続されたコンパレータと、 前記基準電圧と同一の電圧を発生する定電圧源と、 前記定電圧源と前記一方の入力端の間に接続され、前記
コンパレータの出力によって制御されたアナログスイッ
チと、 前記一方の入力端から接地電位へ定電流を流すための定
電流源とを具備することを特徴とする同期信号分離回路
。(1) A comparator with a coupling capacitor that blocks the DC component of the composite video signal connected to one input end, a reference voltage connected to the other input end, and a constant voltage that generates the same voltage as the reference voltage. an analog switch connected between the constant voltage source and the one input terminal and controlled by the output of the comparator; and a constant current source for flowing a constant current from the one input terminal to ground potential. A synchronous signal separation circuit comprising:
とを特徴とする請求項第１項記載の同期信号分離回路。(2) The synchronizing signal separation circuit according to claim 1, further comprising a capacitor added between the constant voltage source and ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262516A JPH0744649B2 (en) | 1990-09-28 | 1990-09-28 | Sync signal separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262516A JPH0744649B2 (en) | 1990-09-28 | 1990-09-28 | Sync signal separation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04138774A true JPH04138774A (en) | 1992-05-13 |
| JPH0744649B2 JPH0744649B2 (en) | 1995-05-15 |
Family
ID=17376892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2262516A Expired - Fee Related JPH0744649B2 (en) | 1990-09-28 | 1990-09-28 | Sync signal separation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744649B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479575A (en) * | 1990-07-19 | 1992-03-12 | Nec Corp | Synchronizing separator circuit |
-
1990
- 1990-09-28 JP JP2262516A patent/JPH0744649B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479575A (en) * | 1990-07-19 | 1992-03-12 | Nec Corp | Synchronizing separator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744649B2 (en) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050195676A1 (en) | Level shift circuit and semiconductor device | |
| US6329872B1 (en) | Charge pump circuit for a phase locked loop | |
| JPH06153493A (en) | Charge pump circuit | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| US6518901B2 (en) | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| US20040232895A1 (en) | Low noise fast stable voltage regulator circuit | |
| US9877104B2 (en) | Audio switch circuit with slow turn-on | |
| US6696884B1 (en) | Method and apparatus to achieve long time constants with a small MOS gate capacitor | |
| US5477186A (en) | Chopper type differential amplifier using MOS gate capacitors | |
| JP2793390B2 (en) | Sync separation circuit | |
| US6833753B2 (en) | Method and system for signal dependent boosting in sampling circuits | |
| EP0404125A2 (en) | Booster circuit | |
| JPH04138774A (en) | Synchronizing signal separation circuit | |
| JPH0413305A (en) | Delay circuit | |
| US5065056A (en) | Clamping circuit | |
| US4546276A (en) | Full output voltage driver circuit using bootstrap capacitor and controlled delay circuitry | |
| JP3384045B2 (en) | Sync tip clamp / sync separation circuit | |
| US6566938B2 (en) | System for a constant current source | |
| JPH01161913A (en) | Clock driver circuit | |
| JPH03131916A (en) | Constant voltage circuit | |
| US7176985B2 (en) | Clamping circuit for video signals | |
| JPH0314864Y2 (en) | ||
| KR960015319B1 (en) | Semiconductor memory device of voltage conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |